La famille x86. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Transcription

1 La famille x86 Laboratoire de Systèmes Logiques

2 Désavantages de l architecture x86 Très vieille architecture: basée sur le 8080 (commercialisé en 1974, transistors et 8 registres) Le premier 8086 fut commercialisé en 1978, conçu par deux ingénieurs en 3 semaines ( transistors et 8 registres) Seulement 8 registres pour les entiers et 8 pour les réels (et ces derniers sont organisés dans une pile). Plutôt que des registres généraux, c est des registres spécialisés (extended accumulator) Bus 16 bits pour les données et pour les adresses Adressage segmenté (registres 16 bits) Longueur variable des instructions (1-17 bytes) Difficile d expliquer, impossible d aimer Page 2

3 10 M Processeurs d Intel Pentium Pro Exécution désordonné Nombre de transistors 1 M 100 K 10 K 286 Mode protégé 24 bits d adresse 8086 Premier processeur x Pipeline 386 Extensions 32 bits Pentium Superscalar 8080 Registres de base bits bits 1 K Date de commercialisation Page 3

4 Processeur Date MHz Transistors Mémoire Caractéristique / Premier microprocesseur / KB Premier micro 8 bits / KB Premier CPU général / MB Premier micro 16 bits / MB Utilisé par IBM PC / MB Protection de mémoire / GB Premier micro 32 bits / M 4GB Mémoire cache interne (8K) Pentium 3/ M 4GB Deux pipelines Pentium Pro 3/ M 4GB Deux niveaux de cache interne Pentium II 5/ M 4GB MMX Page 4

5 Registres EAX AX AH AL Accumulator ECX CX CH CL Count reg: string, loop EDX DX DH DL Data reg: multiply, divide EBX BX BH BL Base addr reg ESP SP Stack pointer EBP BP Base ptr (for base of stack reg) ESI SI Index reg, string source ptr EDI DI Index reg, string dest ptr EIP IP Instruction ptr (PC) EFLAGS FLAGS Condition codes Page 5

6 15 0 CS Code segment ptr SS Stack segment ptr (top of stack) DS Data segment ptr ES Extra data segment ptr FS Data segment ptr 2 (80386) GS Data segment ptr 3 (80386) Pour la partie virgule flottante: 8 registres à 80 bits (FPR0..FPR7) et un registre status à 16 bits (également stack pointer des 8 registres FPR) Page 6

7 Registre de flags: OF DF IF TF SF ZF AF PF CF Conditions: CF carry ZF zero SF sign OF overflow AF auxiliary PF parity Bits de contrôle: DF direction IF interrupt TF trace Page 7

8 Segmentation de la mémoire Mode réel (8086) adresse logique segment offset x adresse physique Page 8

9 Mode protégé (80286) adresse logique segment offset segmentation adresse physique Page 9

10 Mode protégé (80386, 80486, Pentium) segment offset adresse linéaire segmentation paging adresse physique Page 10

11 Types d opérande Source/destination Seconde source registre registre registre constante registre mémoire mémoire registre mémoire constante Les constantes peuvent être à 8, 16 ou 32 bits Le registre peut être choisi parmi les 14 registres principaux (tous sauf IP et FLAGS) Page 11

12 Modes d adressage Absolute Register indirect Registres en mode 16 bits: BX, SI, DI Registres en mode 32 bits: EAX, ECX, EDX, EBX, ESI, EDI Based Registres en mode 16 bits: BP, BX, SI, DI Registres en mode 32 bits: EAX, ECX, EDX, EBX, ESI, EDI Le déplacement peut être en 8, 16 ou 32 bits (ce dernier seulement en mode 32 bits) Indexed L adresse est donnée par la somme de deux registres: BX+SI, BX+DI, BP+SI, BP+DI Page 12

13 Based indexed with displacement L adresse est donnée par un déplacement plus le contenu de deux registres (les mêmes combinaisons que pour le mode indexed) Based with scaled indexed Cet adressage existe uniquement en mode 32 bits. L adresse est donnée par: (registre base) + 2 scale (registre index) où scale peut valoir 0, 1, 2 ou 3; le registre index peut être n importe lequel des 8 registres généraux, à l exception de ESP; le registre base peut être n importe lequel des 8 registre généraux Based with scaled indexed and displacement L adresse est donnée par la somme d un déplacement plus l expression du mode précédent Page 13

14 Pour tous les modes d adressage, l instruction devrait spécifier le registre de segment à utiliser. Afin de simplifier les instructions, les registres de segment sont choisis automatiquement, en fonction du registre d adresse utilisé: les références aux instructions (IP) utilisent CS (code segment register) les références à la pile (BP ou SP) utilisent SS (stack segment register) pour tous les autres cas, le registre segment par défaut est DS (data segment register) Page 14

15 Types d instruction Les opérations du 8086 se font sur des bytes ou des mots (16 bits). Le a introduit les opérations sur les double-mots (32 bits) Les instructions sur les entiers peuvent être classées en quatre grands groupes: transfert de données (move, push, pop) instructions arithmétiques et logiques contrôle de séquence (sauts conditionnels et inconditionnels, call, return) instructions sur les chaînes Les sauts peuvent se faire dans le même segment (near) ou dans un autre segment (far). Seulement les sauts inconditionnels peuvent changer de segment: en mode 16 bits: deux valeurs 16 bits suivent l opcode. L un sera le nouveau segment (à charger dans CS) et l autre le nouveau IP en mode 32 bits: on donne le nouveau IP sur 32 bits Page 15

16 Les instructions call et return sont également de type near et far. Dans le cas near, le call stocke dans la pile le IP et le segment. Il faut faire attention d utiliser le même type de call et de return à chaque fois Exemples d instruction: JE adr if equal(cc) then IP adr IP-128 ÿ adr < IP+128 JMP adr IP adr CALL adr,seg SP SP-2; M[SS:SP] IP+5; SP SP-2; M[SS:SP] CS; IP adr; CS seg MOVW BX,[DI+45] BX M[DS:DI+45] PUSH SI SP SP-2; M[SS:SP] SI POP DI DI M[SS:SP]; SP SP+2 ADD AX,#6765 AX AX+6765 TEST DX,#42 set CC flags with (DX and 42) MOVSB M[ES:DI] M[DS:SI]; DI DI+1; SI SI+1 Page 16

17 Instructions à virgule flottante Les registres en virgule flottante sont organisés sous la forme d une pile: les opérations load et store sont équivalentes à des push et des pop; les opérations sont faites sur les deux opérandes au sommet de la pile Mais il est également possible de réaliser des opérations entre une position de mémoire et un registre FPR quelconque. Toutefois, les load et store opèrent uniquement avec le sommet de la pile Le sommet de la pile est ST. Le I-nième registre au-dessous du sommet est ST(i) Les donnés en mémoire peuvent être à 32 bits (single precision) ou 64 bits (extended precision). Mais, dans les registres, les données sont toujours stockées sur 80 bits Page 17

18 Format des instructions Une instruction peut avoir de 1 jusqu à 17 bytes: Repeat Lock Seg. override Addr. override Size override Opcode Opcode ext. mod, reg, r/m sc, index, base Disp8 Disp16 Disp24 Disp32 Imm8 Imm16 Imm24 Imm32 Prefixes Opcode Address specifiers Displacement Immediat Page 18

19 Exemples: JE cond displ JE PC+displacement CALLF offset segment number CALLF MOV d/ w r-m postbyte 8 displ MOV BX,[DI+45] 5 3 PUSH reg PUSH SI ADD reg w constant ADD AX,# SHL v/ w SHL BX, TEST w postbyte 8 immediat TEST DX,#42 Page 19

20 Marché des microprocesseurs en 1997 Millions d unités vendues x86 (9) i960 (9) ARM (10) SuperH (23.5) MIPS (44.0) 68K (79.3) SPARC (1.5) 29K (2.3) ST20 (2.3) PowerPC (3.9) PCs Macintosh Workstations 20 0 Page 20

21 Marché des microprocesseurs x86 en 1997 Intel: profit record de 6.9 KM $ 80 millions de pièces vendues 15% de Pentium II ou Pro AMD: pertes de 21 M $ Cyrix: acheté par National pertes de 6 M $ les 6 mois avant son achat Page 21