La famille x86. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "La famille x86. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne"

Transcription

1 La famille x86 Laboratoire de Systèmes Logiques

2 Désavantages de l architecture x86 Très vieille architecture: basée sur le 8080 (commercialisé en 1974, transistors et 8 registres) Le premier 8086 fut commercialisé en 1978, conçu par deux ingénieurs en 3 semaines ( transistors et 8 registres) Seulement 8 registres pour les entiers et 8 pour les réels (et ces derniers sont organisés dans une pile). Plutôt que des registres généraux, c est des registres spécialisés (extended accumulator) Bus 16 bits pour les données et pour les adresses Adressage segmenté (registres 16 bits) Longueur variable des instructions (1-17 bytes) Difficile d expliquer, impossible d aimer Page 2

3 10 M Processeurs d Intel Pentium Pro Exécution désordonné Nombre de transistors 1 M 100 K 10 K 286 Mode protégé 24 bits d adresse 8086 Premier processeur x Pipeline 386 Extensions 32 bits Pentium Superscalar 8080 Registres de base bits bits 1 K Date de commercialisation Page 3

4 Processeur Date MHz Transistors Mémoire Caractéristique / Premier microprocesseur / KB Premier micro 8 bits / KB Premier CPU général / MB Premier micro 16 bits / MB Utilisé par IBM PC / MB Protection de mémoire / GB Premier micro 32 bits / M 4GB Mémoire cache interne (8K) Pentium 3/ M 4GB Deux pipelines Pentium Pro 3/ M 4GB Deux niveaux de cache interne Pentium II 5/ M 4GB MMX Page 4

5 Registres EAX AX AH AL Accumulator ECX CX CH CL Count reg: string, loop EDX DX DH DL Data reg: multiply, divide EBX BX BH BL Base addr reg ESP SP Stack pointer EBP BP Base ptr (for base of stack reg) ESI SI Index reg, string source ptr EDI DI Index reg, string dest ptr EIP IP Instruction ptr (PC) EFLAGS FLAGS Condition codes Page 5

6 15 0 CS Code segment ptr SS Stack segment ptr (top of stack) DS Data segment ptr ES Extra data segment ptr FS Data segment ptr 2 (80386) GS Data segment ptr 3 (80386) Pour la partie virgule flottante: 8 registres à 80 bits (FPR0..FPR7) et un registre status à 16 bits (également stack pointer des 8 registres FPR) Page 6

7 Registre de flags: OF DF IF TF SF ZF AF PF CF Conditions: CF carry ZF zero SF sign OF overflow AF auxiliary PF parity Bits de contrôle: DF direction IF interrupt TF trace Page 7

8 Segmentation de la mémoire Mode réel (8086) adresse logique segment offset x adresse physique Page 8

9 Mode protégé (80286) adresse logique segment offset segmentation adresse physique Page 9

10 Mode protégé (80386, 80486, Pentium) segment offset adresse linéaire segmentation paging adresse physique Page 10

11 Types d opérande Source/destination Seconde source registre registre registre constante registre mémoire mémoire registre mémoire constante Les constantes peuvent être à 8, 16 ou 32 bits Le registre peut être choisi parmi les 14 registres principaux (tous sauf IP et FLAGS) Page 11

12 Modes d adressage Absolute Register indirect Registres en mode 16 bits: BX, SI, DI Registres en mode 32 bits: EAX, ECX, EDX, EBX, ESI, EDI Based Registres en mode 16 bits: BP, BX, SI, DI Registres en mode 32 bits: EAX, ECX, EDX, EBX, ESI, EDI Le déplacement peut être en 8, 16 ou 32 bits (ce dernier seulement en mode 32 bits) Indexed L adresse est donnée par la somme de deux registres: BX+SI, BX+DI, BP+SI, BP+DI Page 12

13 Based indexed with displacement L adresse est donnée par un déplacement plus le contenu de deux registres (les mêmes combinaisons que pour le mode indexed) Based with scaled indexed Cet adressage existe uniquement en mode 32 bits. L adresse est donnée par: (registre base) + 2 scale (registre index) où scale peut valoir 0, 1, 2 ou 3; le registre index peut être n importe lequel des 8 registres généraux, à l exception de ESP; le registre base peut être n importe lequel des 8 registre généraux Based with scaled indexed and displacement L adresse est donnée par la somme d un déplacement plus l expression du mode précédent Page 13

14 Pour tous les modes d adressage, l instruction devrait spécifier le registre de segment à utiliser. Afin de simplifier les instructions, les registres de segment sont choisis automatiquement, en fonction du registre d adresse utilisé: les références aux instructions (IP) utilisent CS (code segment register) les références à la pile (BP ou SP) utilisent SS (stack segment register) pour tous les autres cas, le registre segment par défaut est DS (data segment register) Page 14

15 Types d instruction Les opérations du 8086 se font sur des bytes ou des mots (16 bits). Le a introduit les opérations sur les double-mots (32 bits) Les instructions sur les entiers peuvent être classées en quatre grands groupes: transfert de données (move, push, pop) instructions arithmétiques et logiques contrôle de séquence (sauts conditionnels et inconditionnels, call, return) instructions sur les chaînes Les sauts peuvent se faire dans le même segment (near) ou dans un autre segment (far). Seulement les sauts inconditionnels peuvent changer de segment: en mode 16 bits: deux valeurs 16 bits suivent l opcode. L un sera le nouveau segment (à charger dans CS) et l autre le nouveau IP en mode 32 bits: on donne le nouveau IP sur 32 bits Page 15

16 Les instructions call et return sont également de type near et far. Dans le cas near, le call stocke dans la pile le IP et le segment. Il faut faire attention d utiliser le même type de call et de return à chaque fois Exemples d instruction: JE adr if equal(cc) then IP adr IP-128 ÿ adr < IP+128 JMP adr IP adr CALL adr,seg SP SP-2; M[SS:SP] IP+5; SP SP-2; M[SS:SP] CS; IP adr; CS seg MOVW BX,[DI+45] BX M[DS:DI+45] PUSH SI SP SP-2; M[SS:SP] SI POP DI DI M[SS:SP]; SP SP+2 ADD AX,#6765 AX AX+6765 TEST DX,#42 set CC flags with (DX and 42) MOVSB M[ES:DI] M[DS:SI]; DI DI+1; SI SI+1 Page 16

17 Instructions à virgule flottante Les registres en virgule flottante sont organisés sous la forme d une pile: les opérations load et store sont équivalentes à des push et des pop; les opérations sont faites sur les deux opérandes au sommet de la pile Mais il est également possible de réaliser des opérations entre une position de mémoire et un registre FPR quelconque. Toutefois, les load et store opèrent uniquement avec le sommet de la pile Le sommet de la pile est ST. Le I-nième registre au-dessous du sommet est ST(i) Les donnés en mémoire peuvent être à 32 bits (single precision) ou 64 bits (extended precision). Mais, dans les registres, les données sont toujours stockées sur 80 bits Page 17

18 Format des instructions Une instruction peut avoir de 1 jusqu à 17 bytes: Repeat Lock Seg. override Addr. override Size override Opcode Opcode ext. mod, reg, r/m sc, index, base Disp8 Disp16 Disp24 Disp32 Imm8 Imm16 Imm24 Imm32 Prefixes Opcode Address specifiers Displacement Immediat Page 18

19 Exemples: JE cond displ JE PC+displacement CALLF offset segment number CALLF MOV d/ w r-m postbyte 8 displ MOV BX,[DI+45] 5 3 PUSH reg PUSH SI ADD reg w constant ADD AX,# SHL v/ w SHL BX, TEST w postbyte 8 immediat TEST DX,#42 Page 19

20 Marché des microprocesseurs en 1997 Millions d unités vendues x86 (9) i960 (9) ARM (10) SuperH (23.5) MIPS (44.0) 68K (79.3) SPARC (1.5) 29K (2.3) ST20 (2.3) PowerPC (3.9) PCs Macintosh Workstations 20 0 Page 20

21 Marché des microprocesseurs x86 en 1997 Intel: profit record de 6.9 KM $ 80 millions de pièces vendues 15% de Pentium II ou Pro AMD: pertes de 21 M $ Cyrix: acheté par National pertes de 6 M $ les 6 mois avant son achat Page 21

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

La couche ISA (Instruction Set Architecture)

La couche ISA (Instruction Set Architecture) Architecture des ordinateurs Cours 5 La couche ISA (Instruction Set Architecture) 19 novembre 2012 Rappel : architecture en couches Archi 1/21 RISC vs. CISC Archi 2/21 5. Langages haut niveau Compilation

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 5 19 novembre 2012 Archi 1/21 La couche ISA (Instruction Set Architecture) Archi 2/21 Rappel : architecture en couches 5. Langages haut niveau Compilation 4. Langage

Plus en détail

Assembleur x86. Eric Cariou. Université de Pau et des Pays de l'adour Département Informatique. Eric.Cariou@univ-pau.fr

Assembleur x86. Eric Cariou. Université de Pau et des Pays de l'adour Département Informatique. Eric.Cariou@univ-pau.fr Assembleur x86 Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Niveaux de programmation Du plus bas niveau (1) au plus abstrait (6) 1) Impulsions

Plus en détail

Programmation assembleur sur l architecture x86

Programmation assembleur sur l architecture x86 Mini-projet système : développement d un noyau de système d exploitation Responsable : Christophe Rippert Christophe.Rippert@Grenoble-INP.fr Introduction Programmation assembleur sur l architecture x86

Plus en détail

Le Langage Assembleur (80 86)

Le Langage Assembleur (80 86) Introduction Le Langage Assembleur (80 86) L Assembleur Le langage machine se compose d instructions binaire tel qu on les trouve en mémoire au moment de l exécution d un programme. En effet, les premiers

Plus en détail

Architecture des systèmes Module INFO-TC-ASR2 Fonctionnement des ordinateurs. Cours n 1. Description d'un microprocesseur : le 386

Architecture des systèmes Module INFO-TC-ASR2 Fonctionnement des ordinateurs. Cours n 1. Description d'un microprocesseur : le 386 Architecture des systèmes Module INFO-TC-ASR2 Fonctionnement des ordinateurs Cours n 1 Description d'un microprocesseur : le 386 1 Introduction Un système informatique classique possède l'architecture

Plus en détail

Unité 5a: Architecture du Pentium. Unité 5a: Architecture du Pentium

Unité 5a: Architecture du Pentium. Unité 5a: Architecture du Pentium Objectifs : À la fin de cette unité vous connaîtrez l'architecture du Pentium du point de vue du programmeur. Pour y arriver, vous devrez avoir atteint les objectifs suivants : - énumérer les registres

Plus en détail

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l architecture ARM GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Rappel: TP1: dû mardi prochain atelier: TP1 + micro-instructions Processeurs

Plus en détail

Cours Assembleur 8086

Cours Assembleur 8086 Cours Assembleur 8086 Pierre-Nicolas Clauss Laboratoire Lorrain de Recherche en Informatique et ses Applications 12 mars 2008 pierre-nicolas.clauss@loria.fr (LORIA) Cours Assembleur 8086 12 mars 2008 1

Plus en détail

Fonctionnement d un processeur. Fonctionnement d un processeur. Assembleur x86. Mémoire centrale et adresse

Fonctionnement d un processeur. Fonctionnement d un processeur. Assembleur x86. Mémoire centrale et adresse Mémoire centrale et adresse Assembleur x86 Comment est organisée la mémoire centrale? La mémoire est composée d'une suite d'emplacements numérotés séquentiellement, et pouvant contenir un nombre codé sur

Plus en détail

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement Objectifs : À la fin de cette unité, vous connaîtrez le fonctionnement de l'unité centrale de traitement d'un ordinateur. Pour y arriver, vous devrez atteindre les objectifs suivants : - décrire les différentes

Plus en détail

Instructions assembleur

Instructions assembleur Instructions assembleur 0001011011110110 0001011101101101 10001001 Instruction vue par le programmeur assembleur ou instruction élémentaire cible d'un compilateur Réalise une modification de l'état interne

Plus en détail

Le rôle de la couche ISA

Le rôle de la couche ISA Jeu d instruction Le rôle de la couche ISA Programme en Fortran compilation Programme en C compilation Couche ISA Logiciel (software) Matériel (hardware) Matériel Exécution du programme ISA Par matériel

Plus en détail

Assembleur x86. P. Ezéquel

Assembleur x86. P. Ezéquel Assembleur x86 P. Ezéquel 1 TABLE DES MATIÈRES 2 Table des matières 1 Introduction 3 2 Anatomie du x86 3 2.1 Registres généraux.......................... 4 2.2 Registres de base de segments....................

Plus en détail

Jeu d instruction et Pipeline NSY 104

Jeu d instruction et Pipeline NSY 104 Jeu d instruction et Pipeline NSY 104 Les jeux d instructions Définitions Partie de l architecture avec laquelle le programmeur ou le concepteur de compilateur est en contact. Ensemble des instructions

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

PLAN PLAN 30/01/2016. Introduction. Introduction. Déclaration des constantes. Déclaration des constantes. Déclarations des variables

PLAN PLAN 30/01/2016. Introduction. Introduction. Déclaration des constantes. Déclaration des constantes. Déclarations des variables DÉCLARATION DES DONNÉES & MODES D ADRESSAGES Par : Khaled.hassine@fsg.rnu.tn 23/08/2010 1 30/01/2016 2 30/01/2016 3 30/01/2016 4 1 30/01/2016 5 30/01/2016 6 Syntaxe : EQU

Plus en détail

Conception et exploitation des processeurs

Conception et exploitation des processeurs Chargés de cours : Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 au VHDL aux langages d'assemblage pour les ISA x86 et MIPS Conventions pour les appels

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 4 Le langage assembleur : Introduction et Présentation de l assembleur du 8086 3ème année Niveaux de programmation (rappel) MUX... 0/1 Unité

Plus en détail

INFORMATIQUE INDUSTRIELLE

INFORMATIQUE INDUSTRIELLE INFORMATIQUE INDUSTRIELLE TR 1. 1 0. Préambule INFORMATIQUE INDUSTRIELLE : INFORMATIQUE AVEC CONTRAINTE DE TEMPS INFORMATIQUE AVEC PERIPHERIQUES D E/S INFORMATIQUE AVEC CONTRAINTE DE TEMPS Intervention

Plus en détail

Unité A7 : La pile. Unité A7 : La pile

Unité A7 : La pile. Unité A7 : La pile Objectifs À la fin de cette unité vous saurez comment la pile est utilisée pour passer les paramètres aux sous-programmes, effectuer l'allocation dynamique des variables locales de ces sous-programmes

Plus en détail

CM Architecture Avancée Jeu d'instruction - ISA. Laurent Rodriguez Benoît Miramond

CM Architecture Avancée Jeu d'instruction - ISA. Laurent Rodriguez Benoît Miramond CM Architecture Avancée Jeu d'instruction - ISA Laurent Rodriguez Benoît Miramond Le rôle de la couche ISA Programme en Fortran Programme en C compilation compilation Couche ISA Logiciel (software) Matériel

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 5 Le langage assembleur (2): Pile, Procédures. Les Interruptions 3ème année L assembleur 8086 : la pile = structure de «rangement» de données

Plus en détail

L assembleur x86 32 bits. Plan. Plan. Architecture des ordinateurs. L excellent PC Assembly Language de Paul A. Carter http ://www.drpaulcarter.

L assembleur x86 32 bits. Plan. Plan. Architecture des ordinateurs. L excellent PC Assembly Language de Paul A. Carter http ://www.drpaulcarter. Généralité Langage Assembleur Programmation assembleur Généralité Langage Assembleur Programmation assembleur Références L assembleur x86 32 bits Architecture des ordinateurs Guillaume Blin IGM-LabInfo

Plus en détail

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG. Première année

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG. Première année Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) ENSIMAG Première année Année 2009 X. Rousset de Pina Sommaire 1. Introduction......1 2. L architecture

Plus en détail

L assembleur avec GCC

L assembleur avec GCC L assembleur avec GCC informaticienzero 27/09/2014 Connaissez-vous les fonctions inline? On les utilise pour optimiser un code, puisque l appel de la fonction est remplacé par le corps de la fonction elle-même.

Plus en détail

Programmation assembleur : aperçu

Programmation assembleur : aperçu Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal

Plus en détail

Cours 1 Microprocesseurs

Cours 1 Microprocesseurs Cours 1 Microprocesseurs Jalil Boukhobza LC 206 boukhobza@univ-brest.fr 02 98 01 69 73 Jalil Boukhobza 1 But de ce cours Comprendre le fonctionnement de base d un microprocesseur séquentiel simple (non

Plus en détail

Architecture de Processeur

Architecture de Processeur Mise à jour: Février 2012 Architecture et Programmation [Archi/Lycée] Architecture logicielle Applications 2 Nicolas Bredèche Maître de Conférences Université Paris-Sud bredeche@lri.fr Ressources bibliographiques

Plus en détail

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures -

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - DUT Informatique Architecture des ordinateurs Année 2012/2013 - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - NOM, prénom : Dans tous les exercices, vous pouvez utiliser les fonctions

Plus en détail

Systèmes à processeurs

Systèmes à processeurs Systèmes à processeurs II2 - Cours : Systèmes à processeurs J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2012-2013 1/31

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles).

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles). MICROPROCESSEUR Le cerveau d un ordinateur est le microprocesseur, parfois appelé CPU ou tout simplement processeur. Le processeur effectue les calculs nécessaires au fonctionnement de l ordinateur et

Plus en détail

Jeux d instructions. Les jeux d instructions

Jeux d instructions. Les jeux d instructions Jeux d instructions Daniel Etiemble de@lri.fr Les jeux d instructions Ensemble des instructions d un processeur Format d instructions Lié au modèle (n,m) Longueur fixe ou longueur variable Accès aux données

Plus en détail

Logiciel de Base : examen de première session

Logiciel de Base : examen de première session Logiciel de Base : examen de première session ENSIMAG 1A Année scolaire 2008 2009 Consignes générales : Durée : 2h. Tous documents et calculatrices autorisés. Le barème est donné à titre indicatif. Les

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

MICROPROCESSEUR 16 BITS (LE 8086 DE INTEL)

MICROPROCESSEUR 16 BITS (LE 8086 DE INTEL) MICROPROCEEUR 16 BITS (LE 8086 DE INTEL) 1 Objectifs - Architecture générale - Cycle d accès au bus - Organisation de la mémoire - Modes d adressages 2 Caractéristiques générales du 8086 - Microprocesseur

Plus en détail

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro)

Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) Programmation en assembleur Gnu sur des microprocesseurs de la gamme Intel (du 80386 au Pentium-Pro) Ensimag et Section Télécom commune à l Ensimag et l Erg Première année. Brouillon : vendredi 13 octobre

Plus en détail

Une introduction à l'assembleur

Une introduction à l'assembleur Une introduction à l'assembleur 1. Introduction générale L'assembleur permet de contrôler directement la CPU. Cela permet d'avoir une total maîtrise du système et surtout permet de faire des programmes

Plus en détail

Apple - QuickTime Player Déréférence Arbitraire de Pointeur

Apple - QuickTime Player Déréférence Arbitraire de Pointeur Apple - QuickTime Player Déréférence Arbitraire de Pointeur Fournisseur: Apple Système affecté : QuickTime Player v715 for Windows QuickTime Player v72 for Windows QuickTime Player v73 for Windows Chronologie

Plus en détail

Architecture et Système

Architecture et Système Architecture et Système Stefan Schwoon Cours L3, 2014/15, ENS Cachan Rappels Quelques éléments qu on a pu construire à partir des transistors (et une horloge): fonctions arithmétiques et logiques multiplexeur,

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Groupe Eyrolles, 2005, ISBN : 2-212-11635-7

Groupe Eyrolles, 2005, ISBN : 2-212-11635-7 Groupe Eyrolles, 2005, ISBN : 2-212-11635-7 Processeurs et jeux d instructions CHAPITRE 4 159 Introduction au langage assembleur Dans le cadre de notre démarche ascendante, nous allons maintenant aborder

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Rappel: cycle d instructions Que fait le microprocesseur? 1.

Plus en détail

II - Généralités sur les microprocesseurs

II - Généralités sur les microprocesseurs II - Généralités sur les microprocesseurs 2.1 Rôle des microprocesseurs Remplacement des logiques câblées La logique câblée est étudiée et réalisée une fois pour toutes sur un schéma donné: les fonctions

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 7 17 décembre 2012 Archi 1/1 Fonctions, suite et fin Archi 2/1 Rappel Forme générale d un sous-programme (fonction) : etiquette sousprogramme: push ebp ; empile la valeur

Plus en détail

Le matériel : architecture des ordinateurs

Le matériel : architecture des ordinateurs Chapitre 6 Le matériel : architecture des ordinateurs Von Neumann rédige en 1945 un texte d une dizaine de pages dans lequel il décrit les plans d une nouvelle machine, l EDVAC (Electronic Discrete Variable

Plus en détail

Le langage Assembleur

Le langage Assembleur Université de Tunis El-Manar Faculté des Sciences de Tunis Département des Sciences de l Informatique Année Universitaire 2011/2012 Sections : IF3 Module : Systèmes d Exploitation Le langage Assembleur

Plus en détail

Structure d un programme

Structure d un programme Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé

Plus en détail

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008 Compilation Introduction & architecture MIPS Sandrine Blazy (d après le cours de François Pottier) - 2 e année 20 octobre 2008 S.Blazy (www.ensiie.fr/ blazy) Compilation 20 octobre 2008 1 / 49 1 Introduction

Plus en détail

Les grandes classes de système

Les grandes classes de système Introduction Daniel Etiemble de@lri.fr Les grandes classes de système Caractéristique Ordinateur de bureau Serveur Enfoui/embarqué Prix du microprocesseur 100 à 1000 200 à 2000 par processeur 0,20 à 200

Plus en détail

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs Chapitre 2 Assembleur MIPS Sommaire 2.1 Présentation de l architecture de la machine MIPS R2000.............. 1 2.1.1 Généralités sur les processeurs.......................... 1 2.1.2 Le MIPS R2000...................................

Plus en détail

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96 Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.

Plus en détail

Jeu d instructions NIOS II

Jeu d instructions NIOS II Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur

Plus en détail

Travaux Pratiques n o 1

Travaux Pratiques n o 1 Travaux Pratiques n o 1 Architecture des ordinateurs. IR 1 Avant la séance de travaux pratiques suivante, vous enverrez une archive contenant les fichiers sources ainsi qu un rapport au format pdf à votre

Plus en détail

Apprendre l'assembleur

Apprendre l'assembleur A S S E M B L E U R Apprendre l'assembleur (INTEL - DOS 16 bits) Par Benoît-M Ce document a été téléchargé depuis http://benoit-m.developpez.com/assembleur/tutoriel Dernière modification du contenu le

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles UNIVERSITE Joseph FOURIER, Grenoble Licence de Sciences et technologie - Parcours MIN, INF, BIN et MIN international Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles Première

Plus en détail

Organisation des ordinateurs

Organisation des ordinateurs Organisation des ordinateurs Répétition 7 18 mai 2016 Université de Liège Exercice 1 Exercice 1 Les instructions suivantes effectuent des transferts de 16 bits de données. On demande de décomposer chacune

Plus en détail

Les processeurs. Les entrées-sorties

Les processeurs. Les entrées-sorties Les entrées-sorties La problématique des entrées sorties est la suivante : - Le processeur va vite, plus vite que des éléments mécaniques tel que l on trouve dans une imprimante, une souris, un clavier.

Plus en détail

Architecture des ordinateurs TD 1

Architecture des ordinateurs TD 1 Architecture des ordinateurs TD 1 ENSIMAG 1 re année April 29, 2008 Imprimer pour chaque étudiant le listing des instructions (page 36 de la doc, ou page 2 du chapitre 7). Pas la peine de tout imprimer.

Plus en détail

Etapes d'exécution des instructions

Etapes d'exécution des instructions 4. 1 Recherche instruction Recherche opérandes Exécution Ecriture résultat 4. 2 1. Cycle d'exécution des instructions Modèle de Von Neuman Le CPU fait une boucle sans fin pour exécuter le programme chargé

Plus en détail

Élaboration d une représentation intermédiaire pour l exécution concolique et le marquage de données sous Windows

Élaboration d une représentation intermédiaire pour l exécution concolique et le marquage de données sous Windows Élaboration d une représentation intermédiaire pour l exécution concolique et le marquage de données sous Windows Sébastien LECOMTE cyberaware@laposte.net SSTIC 06 juin 2014 Plan 1 Introduction 2 Représentation

Plus en détail

Machines virtuelles. Brique ASC. Samuel Tardieu sam@rfc1149.net. Samuel Tardieu (ENST) Machines virtuelles 1 / 40

Machines virtuelles. Brique ASC. Samuel Tardieu sam@rfc1149.net. Samuel Tardieu (ENST) Machines virtuelles 1 / 40 Machines virtuelles Brique ASC Samuel Tardieu sam@rfc1149.net École Nationale Supérieure des Télécommunications Samuel Tardieu (ENST) Machines virtuelles 1 / 40 Machines virtuelles La compilation peut

Plus en détail

CHAPITRE IV INSTRUCTIONS ET

CHAPITRE IV INSTRUCTIONS ET CHAPITRE IV INSTRUCTIONS ET ADRESSAGE Par : Khaled Hassine Khaled.hassine@fsg.rnu.tn 1 2 PLAN Introduction Jeu d instructions Les modes d adressage Codage des instructions Bilan PLAN Introduction Jeu d

Plus en détail

Centre De Formation **HBM Corporation** Programmation Et Interfaçage De Microprocesseur Support de cours

Centre De Formation **HBM Corporation** Programmation Et Interfaçage De Microprocesseur Support de cours Centre De Formation **HBM Corporation** Programmation Et Interfaçage De Microprocesseur 8086 Support de cours Pour les étudiants : 4 ème Electronique et automatique. 5 ème Electronique. 2 et 3 ème Informatique.

Plus en détail

Programmation Assembleur NASM

Programmation Assembleur NASM Programmation Assembleur NASM Résumé 1 Contents 1 Les bases de programmation en NASM X86 3 1.1 Ce dont vous avez besoin.................................... 3 1.1.1 Télécharger le compilateur...............................

Plus en détail

Durand Guillaume 1997-1998 Année spéciale informatique REVERSE ENGINEERING

Durand Guillaume 1997-1998 Année spéciale informatique REVERSE ENGINEERING Durand Guillaume 1997-1998 Année spéciale informatique REVERSE ENGINEERING 2 REMERCIEMENTS Tous mes remerciements à Serge Rouveyrol qui m a donné le goût de la bidouille en assembleur. Remerciements également

Plus en détail

PLAN PLAN 21/02/2016. Les composantes principales. Les composantes principales. Les registres. Les registres. L Unité de commande. L Unité de commande

PLAN PLAN 21/02/2016. Les composantes principales. Les composantes principales. Les registres. Les registres. L Unité de commande. L Unité de commande CHAPITRE III LE PROCESSEUR VISION STATIQUE Par : Khaled Hassine Khaled.hassine@fsg.rnu.tn 1 2 PLAN Les composantes principales L Unité arithmétique et logique L Unité de commande Cas particulier du 80x86

Plus en détail

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU.

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU. principale Structure Fonctionnement Accès MÉMOIRE PRINCIPALE BUS SYSTÈME DD Instructions MMU TLB Unité de de Unité de de Traitement Données Décodeur PC ALU Unité Flottante Registres Von Neumann vs. Harvard

Plus en détail

Chap V : Jeu d instruction

Chap V : Jeu d instruction Chap V : Jeu d instruction Dans cette partie du cours, nous allons étudier la programmation en langage machine et en assembleur d un microprocesseur. L étude complète d un processeur réel, comme le 80486

Plus en détail

Architecture et Langage Assembleur

Architecture et Langage Assembleur Architecture et Langage Assembleur Eric Ramat ramat@lisic.univ-littoral.fr Université du Littoral - Côte d'opale Eric Ramat ramat@lisic.univ-littoral.fr ()Architecture et Langage Assembleur Université

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes On utilise le jeu d instructions ARM. ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes PROGRAMMATION ASSEMBLEUR PREMIERE PARTIE Soit

Plus en détail

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 1 : Processeur et unité centrale de traitement Sylvain Martel - INF6500 2 Instructions Pipeline Type d instructions RISC CISC (Hybride)

Plus en détail

Programmation en assembleur

Programmation en assembleur Programmation en assembleur Architecture des Ordinateurs Module M14 Semestre 4 Printemps 2008 Coordinateur du module M14: Younès EL Amrani Formats d'opérandes en assembleur IA32 Modes d'adressage Type

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

Architecture des ordinateurs. Architecture de von Neumann processeur simplifié ordinateur simplifié

Architecture des ordinateurs. Architecture de von Neumann processeur simplifié ordinateur simplifié Architecture des ordinateurs Architecture de von Neumann processeur simplifié ordinateur simplifié 91 Architecture de von Neumann! Séparation du stockage et du traitement Mémoire principale écriture résultat

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Séance 6 : couche jeu d instructions/instruction Set Architecture (ISA) Programme 2 Notion de microarchitecture Les choix d organisation du chemin de données forment ce que l on appelle la microarchitecture

Plus en détail

ARCHITECTURE DES ORDINATEURS

ARCHITECTURE DES ORDINATEURS ARCHITECTURE DES ORDINATEURS Filière : InfoTronique Chap. 3 : Mémoire Dr. Abdelhakim Khouas Email : sm5_archi@hotmail.fr Département de Physique Faculté des Sciences Objectif de ce chapitre Comprendre

Plus en détail

ASSEMBLEUR. Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI. Module N 3 BTS DSI

ASSEMBLEUR. Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI. Module N 3 BTS DSI Lycée lissan eddine ibn_elkhatib laayoune Filière BTS DSI ASSEMBLEUR Module N 3 BTS DSI 1 Pr H.LAARAJ haslaaraj@gmail.com http://lewebpedagogique.com/laarajbts 2015/2016 L OBJECTIF DE CE COURS L objectif

Plus en détail

Compilation (INF 564)

Compilation (INF 564) Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation

Plus en détail

Comment concevoir un ordinateur? Quelques questions à considérer

Comment concevoir un ordinateur? Quelques questions à considérer Comment concevoir un ordinateur? Quelques questions à considérer Unité d entrée Unité de traitement Unité de sortie Comment coder les données Entiers, réels, caractères Comment restituer les résultats

Plus en détail

Le 8086 est équipé d'un bus multiplexé de 20lignes Le bus de données est constitué de 16 lignes D 15 D 0

Le 8086 est équipé d'un bus multiplexé de 20lignes Le bus de données est constitué de 16 lignes D 15 D 0 I ) Introduction : Le processeur 8086 d'intel Le microprocesseur Intel 8086 est un microprocesseur 16 bits, développé par Intel en juin 1978. C est le premier microprocesseur de la famille Intel 80x86

Plus en détail

Cours Architecture des Ordinateurs Programmation Assembleur

Cours Architecture des Ordinateurs Programmation Assembleur Cours Architecture des Ordinateurs Programmation Assembleur Jean-Claude Bajard IUT - université Montpellier 2 Présentation du http://developer.intel.com/design/pentium4/manuals/ Première année IUT informatique

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

CHAPITRE III LE PROCESSEUR VISION STATIQUE

CHAPITRE III LE PROCESSEUR VISION STATIQUE CHAPITRE III LE PROCESSEUR VISION STATIQUE Par : Khaled Hassine Khaled.hassine@fsg.rnu.tn 1 2 PLAN Les composantes principales L Unité arithmétique et logique L Unité de commande Cas particulier du 80x86

Plus en détail

L'évolution des processeurs

L'évolution des processeurs L'évolution des processeurs Historique 1968 Création d'intel Corporation par Gordon Moore et Robert Noyce. 1971 Intel 4004, premier microprocesseur de l'histoire, 4 bits plutôt pour calculatrices. 60.000

Plus en détail

Systèmes Informatiques I Partie I: Assembleur

Systèmes Informatiques I Partie I: Assembleur Systèmes Informatiques I Partie I: Assembleur Jürgen Harms juergen.harms@cui.unige.ch http://cui.unige.ch Page de couverture Table des matières 1. Introduction 2. L architecture du CPU Intel 8086 3. Principes

Plus en détail

ELE542 Systèmes ordinés en temps réel

ELE542 Systèmes ordinés en temps réel Département de génie électrique Professeur : Jean-Marc Beaulieu ELE542 Systèmes ordinés en temps réel Exercice du Chapitre 4 Aspects matériels Numéro 1 Révision Questions de révision Vrai ou faux a) Le

Plus en détail

L ASSEMBLEUR INTEL. Institut Universitaire de Technologie d Amiens Support de cours, 1999/2000 L Assembleur INTEL. Cyril CAUCHOIS

L ASSEMBLEUR INTEL. Institut Universitaire de Technologie d Amiens Support de cours, 1999/2000 L Assembleur INTEL. Cyril CAUCHOIS L ASSEMBLEUR INTEL Institut Universitaire de Technologie d Amiens Support de cours, 1999/2000 L Assembleur INTEL Cyril CAUCHOIS Table des matières Table des matières Chapitre 1 1 1 RAPPEL : LES SYSTÈMES

Plus en détail

Programmation 1, leçon 2

Programmation 1, leçon 2 Programmation 1, leçon 2 Jean Goubault-Larrecq ENS Cachan goubault@lsv.ens-cachan.fr 24 septembre 2013 1 Architecture et assembleur Nous allons maintenant regarder un peu plus en profondeur encore comment

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs GTR 1999-2000 Emmanuel Viennet IUT de Villetaneuse Département GTR viennet@lipn.univ-paris13.fr Licence Copyright c 1995-2001 par Emmanuel Viennet. Ce document peut être librement

Plus en détail