Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet Guiroux Hugo Laboratoire SLS - TIMA
|
|
- Geoffrey Aubé
- il y a 8 ans
- Total affichages :
Transcription
1 Ajout du support du MicroBlaze dans DNA-OS Stage d excellence Juin-Juillet 2012 Guiroux Hugo Laboratoire SLS - TIMA 24 juillet 2012
2 Table des matières 1 Introduction 3 2 Présentation Précédents travaux Apes : Application Elements for SoCs DNA-OS : Système d exploitation soft-core Processeur Xilinx MicroBlaze Plateforme FPGA Virtex Travaux Description du HAL Validation de l implantation État des lieux et objectifs Mono-processeur Simulation QEmu FPGA : premier acte Multiprocesseurs FPGA : le retour Validation et problèmes Conclusion 11 Bibliographie 11 A Patch GDB 12 B Chaine compilation Apes 13 C Composant Apes 14 D Modules 15 1
3 Remerciements Je souhaite tout d abord remercier Nicolas Fournel, mon tuteur, pour m avoir accepté en tant que stagiaire et m avoir entrouvert les portes du domaine de la recherche. Son sujet m a permis d apprendre énormément tout au long de ces deux mois et d acquérir des connaissances et des compétences qui me serviront tout le long de mes études. Je remercie Frédéric Pétrot pour m avoir accueilli dans son laboratoire ainsi que Olivier Muller pour ses multiples explications et aides précieuses. Un remerciement au DLST de l UJF qui m a donné la possibilité de faire ce stage d excellence. Enfin je remercie toute l équipe SLS, pour m avoir accueilli et permis de passer un agréable stage ainsi que de bons moments de convivialité. 2
4 Chapitre 1 Introduction L informatique embarquée est de plus en plus présente dans notre vie quotidienne. Que ce soit dans nos smart-phones, nos tablettes ou encore nos voitures. Elle est aussi utilisée dans le monde industriel, dans des domaines tels que l aviation, les satellites, les centrales nucléaires, etc. Selon la loi de Moore, le nombre de transistors sur un circuit double tous les deux ans. Ce qui permet de multiplier la puissance ainsi que le nombre de processeurs disponibles à un coût constant. La multiplication de ces processeurs impose la création de nouveaux outils autant matériels que logiciels afin de s adapter aux ressources disponibles. Le laboratoire SLS s applique à la création de ces outils logiciels dans le but de créer et de simuler ces systèmes multiprocesseurs sur circuit (ou MpSoc). Durant ces deux mois de stage j ai eu l occasion de travailler sur DNA-OS, un système d exploitation léger conçu pour les MpSoc, notamment sur l ajout d un modèle de processeur en particulier : le MicroBlaze de Xilinx. L idée était d ajouter le support de ce type de processeur à cet OS tout en proposant une méthode de validation du travail de manière rétroactive, permettant d être certain de la justesse du travail. Dans une première partie je présenterai certains travaux antérieurs, l OS en particulier et le Microblaze. Je parlerai aussi de la plateforme matérielle ayant servi aux différents tests. Je parlerai ensuite de mon avancées et du travail effectué via le logiciel de simulation QEmu puis sur la plateforme matérielle. 3
5 Chapitre 2 Présentation 2.1 Précédents travaux Je ne suis pas le premier à travailler sur l implantation du MicroBlaze dans DNA-OS. En effet, Xavier Guerrin, l auteur initial de DNA, a proposé une implantation du HAL pour la version 8.1 du processeur [?]. Cette version a semble t-il été utilisée comme base par deux autres stagiaires (Mingault et Nesta[?]). Ce travail sur le portage du HAL est à ce jour le plus avancé. C est sur ce dernier que je me suis basé. Le contenu de ce travail sera décrit plus tard. Il est à noter que l idée derrière ce travail est de proposer un système de validation de l implantation via une application lançant des tests (unitaires ou non) pour ce HAL. Enfin concernant le support de la plateforme, Eynard Charles a mis à disposition le code pour les différents composants et drivers. Bien que ce travail soit assez avancé, j ai pu rencontrer quelques soucis dans ce que proposait mes prédécesseurs et qu il m a fallu corriger. Il restait encore plusieurs aspects à traiter (évoqués plus bas) ainsi que différents composants à intégrer. 2.2 Apes : Application Elements for SoCs APES (Application Elements for SoCs) est un framework logiciel pensé pour faciliter le développement d applications visant les MpSoCs (multi-processors system on chip). Il est utilisé ici comme base pour développer les différents composants : l OS, la gestion de la mémoire, les drivers de la plateforme, le HAL (hardware abstraction layer) du MicroBlaze ainsi que différents autres composants (C) (liste des composants disponibles [?]). Différents HAL sont déjà proposés : celui de l ARM ou du MIPS par exemple. Le framework est flexible et met à disposition différents outils pour accélérer le développement (B). Il gère seul les dépendances, permettant ainsi de se concentrer sur l essentiel. 4
6 2.3 DNA-OS : Système d exploitation soft-core DNA-OS est un système d exploitation léger, rapide, créé pour des systèmes MpSoC. Il est un composant à part entière d APES et est basé sur un HAL simplifié, permettant le portage vers différentes plateformes et processeurs faciles. Il ne contient que le strict minimum, avec notamment un ordonnanceur et un support natif des threads POSIX. Les processus sont lancés en mode noyau, et il n y a pas de support de mémoire virtuelle. L OS est en fait séparé en plusieurs composants distincts : Le Core : contenant l ordonnanceur, les threads, de mutex/semaphores, de la communication inter-processeur. La Gestion Mémoire : de type WorstFit. Son rôle étant de garder une cohérence dans les zones attribuées aux différents threads ; ainsi que l allocation et la libération de l espace. Le Système de Fichiers Virtuels : se basant sur la FHS (Filesystem Hierarchy Standard). Permet un accès propre à certains périphériques (tty par exemple) ainsi que potentiellement à un espace disque. Les Outils : proposent quelques fonctions utilisées par le Core telles que la gestion de queue, des chaînes, de logging, etc. La Plateforme : ici un FPGA de Xilinx, mais peut très bien être une plateforme SocLib, Atmel,... Le HAL : différents sont déjà disponibles (ARM, Mips, Nios entre autres). Ici le travail est d adapter le MicroBlaze de Xilinx. D autres composants : de part la flexibilité d APES, d autres composants peuvent être ajoutés : drivers Ethernet, FrameBuffer, etc. 5
7 2.4 Processeur Xilinx MicroBlaze Le MicroBlaze[?] est un processeur soft-core (processeur implémenté sur un FPGA) 32 bits, à jeu d instructions RISC basé sur une architecture Harvard conçu par la société Xilinx. Il est hautement configurable avec pas moins de 70 options permettant de spécifier entre autre le niveau de pipeline, l utilisation d une FPU, d un barrel shifter, d un cache ou encore d une logique de débug. Sa principale utilisation se trouve dans les FPGA (field programmable gate array), permettant la conception de système correspondant aux besoins de l utilisateur, notamment lors de la phase de conception. Le processeur utilisé ici est la version Cette version pouvant atteindre une fréquence de 210 MhZ. Plusieurs OS supportent ce type de processeur, comme le noyau Linux, Xilinx MicroKernel, uclinux (linux pour micro-contrôleurs), FreeRTOS (système en temps réel). 2.5 Plateforme FPGA Virtex-5 Le MicroBlaze n est pas dissociable du FPGA (field programmable gate array). C est un circuit logique dont le principal intérêt est de pouvoir être reprogrammé après sa fabrication. Il est composé de blocs logiques contenants principalement une table de correspondances (LUT). Il s agit d une table servant à implanter des fonctions logiques booléennes à plusieurs entrées et donnant un résultat en sortie. Cela permet une grande souplesse et permet d adapter le matériel à un algorithme particulier lui permettant de s exécuter dans un temps plus court. Les FPGA sont généralement contenus sur des cartes regroupant plusieurs composants divers. Une carte Xupv5-LX110t de Xilinx était à ma disposition avec un port Ethernet, un port serial, un port dvi/vga, des LED, switchs et boutons push, un mémoire SRAM, DDR2,... [?] Le FPGA est entièrement programmable grace à la suite d outils proposée par Xilinx nommée EDK (Embedded Development Kit). 6
8 Chapitre 3 Travaux 3.1 Description du HAL Mon travail est la continuité du travail précédent[?]. L idée, en plus de l implantation du HAL pour le MicroBlaze, était de proposer une suite de tests unitaires et d intégrations pour valider le code. Le travail est divisé en huit parties : Alimentation : En réalité, le MicroBlaze n a pas d instruction pour la gestion d alimentation. Timer : Un composant du FPGA permet de configurer des horloges nécessaires à l ordonnanceur. Contextes : Il est nécessaire de faire une gestion du contexte d exécution (registres) lors d un changement de thread ou de son initialisation. Interruptions : Différents composants (timers, uart, mailbox) avertissent le processeur de leur activité en envoyant des interruptions à ce dernier, exécutant un code approprié pour les traiter. Dans certaines parties critiques du noyau, aucune interruption ne doit être traitée pour éviter des comportements non désirés. Synchronisation : Dans un environnement multiprocesseurs, certaines ressources peuvent être accédées en même temps (typiquement de la mémoire). Il faut alors mettre en place des mécanismes de protections et de synchronisations (appelés Sémaphores) permettant d assurer l intégrité de ces ressources. Multiprocesseur : Toujours dans un environnement multiprocesseurs, ces derniers ont besoin de communiquer entre-eux. Le cas typique est lorsque le thread contenant l ordonnanceur décide de demander à un autre processeur d exécuter une tâche. Cache : Le MicroBlaze intègre un système de cache d instructions ainsi qu un cache de données. Ce dernier permet d améliorer les performances en réduisant le nombre d accès à la mémoire, moins rapide. Intégration : Cette partie contient principalement des tests faisant tourner des mini-applications utilisant toutes les parties du HAL. 7
9 3.2 Validation de l implantation Comme dit précédemment, en plus de l implantation du HAL, le but était aussi de le valider. Pour cela chaque partie énoncée au-dessus a bénéficié d un certain nombre de tests unitaires, chacun étant décrit dans les sources en commentaires. De plus, deux tests globaux ont été ajoutés : un test pour l ordonnanceur, appelant toutes les parties du HAL, et le célèbre test du dîner des philosophes[?], proposé par Dijkstra en État des lieux et objectifs Bien que le travail ait été bien avancé, il manquait tout ce qui concernait la synchronisation, le multiprocesseurs et le cache. Ce sur quoi je me suis interessé. L ajout d autres tests pour les timers, les contextes et les interruptions ont permis de mettre à jour des soucis que mes prédécesseurs n avaient pas observé. Enfin la réécriture d un léger framework pour les tests a été faite. Concernant les différentes plateformes ayant servi, il a fallu adapter le ldscript (fichier décrivant le mappage mémoire dans l application) à chaque cas. Enfin différents fichiers d automatisation et de configuration ont été créés, notamment avec l EDK de Xilinx. 8
10 3.4 Mono-processeur Simulation QEmu Avant de commencer à travailler sur une carte FPGA directement, la machine virtuelle QEmu a été utilisée. QEmu est un logiciel qui permet d exécuter des systèmes d exploitations sur un autre système déjà installé sur la machine hôte. Elle permet d émuler un certain type de matériel et de faire croire au système virtualisé qu il tourne sur une configuration spéciale. Les systèmes d - exploitations tournant sous QEmu n ont donc pas conscience d être virtualisés. Cela permet d éviter d adapter un système à QEmu. Le matériel simulé ici correspond à une carte Spartan 3a dsp. Les parties timer, contexte, cache et interruptions ont été développées, testées et validées sous QEmu. Le principal avantage étant la vitesse de lancement, le plus long étant la compilation du binaire final. Aucun problème particulier n a été remarqué dans l implantation de cette plateforme dans QEmu. La seule astuce utilisée était au niveau du timer : QEmu ne stop pas le timer une fois désactivé, il faut lui mettre un timeout de zéro FPGA : premier acte Une fois les tests sous QEmu validés, l utilisation de la carte XupV5 de Xilinx s est imposée. La configuration de cette carte s est faite via le XPS. Les composants ajoutés sont : Un Processeur MicroBlaze Une BRAM Un contrôleur d interruptions Un timer Un UART pour le port serial Une SRAM de 1MO Un composant pour le débogueur La lecture des informations se fait via le port serial. Un module (mdm) permet de déboguer la plateforme via le logiciel XDM qui permet de lancer un serveur gdb sur chaque processeur. Différents scripts ont été développés pour permettre facilement d initialiser la plateforme avec le binaire. Des modifications à GDB ont aussi étaient apportées pour l utilisation avec ce type de plateforme (A). 9
11 3.5 Multiprocesseurs FPGA : le retour Après quelques recherches, il apparait qu il n existe pas de solution logicielle pour simuler une plateforme multi-microblaze. L utilisation de la carte a donc été immédiate. Concernant la partie matérielle, les principaux changements sont l emploi d un composant appelé MailBox. Il permet la communication inter-processeur, primordiale pour un système comme DNA. Le second changement a été l utilisation du composant DRAM-DDR2. En effet, il était beaucoup plus simple d utiliser ce composant conçu pour un accès multiprocesseurs à la mémoire alors que le composant SRAM ne l était pas et aurait imposé de nombreuses configurations hasardeuses. Il a fallu modifier certaines options dans la configuration de base qui ne correspondait pas exactement à la XupV5. 1 Les parties synchronisation et multiprocesseur ont été ajoutées. Les tests ont été aussi ajoutés. On peut considérer que l implantation du HAL est complète, même si plusieurs problèmes restent à régler. Ils sont énoncés plus bas. Une astuce à noter est l utilisation des registres spéciaux PVR* dont un permet de rentrer une valeur lors de la configuration de la plateforme. Il est utilisé pour connaître l ID du processeur (il doit être différent pour chaque MicroBlaze et commence à 0). 3.6 Validation et problèmes Après avoir lancé de nombreux tests unitaires il est apparu plusieurs problèmes qui restent à corriger : Fin thread sur multiprocesseurs : Il semble que le code généré par GCC ne soit pas correct concernant l argument d une certaine fonction. Au moment où un thread a fini d être exécuté sur un processeur autre que le principal, lorsqu il est censé être réordonnancé pour lancer le thread idle, la fonction scheduler_dispatch appelée dans thread_exit ne prend pas bien l argument thread. Ce qui fait que le processeur part dans les limbes de la mémoire. Cohérence de cache : Après quelques recherches, il a été surprenant d apprendre que le MicroBlaze ou aucun composant mémoire ne propose de protocole de cohérence de cache matériel. Cela est vraiment problématique. Lorsqu un processeur met à jour une donnée en mémoire, il n a aucun moyen de prévenir les autres processeurs que cette donnée a été modifiée. Ces derniers utilisant une vieille version de cette valeur. Il faudrait alors développer un protocole logiciel de cohérence de cache, de préférence dans le HAL. Voilà les deux principaux problèmes rencontrés. Tout le reste est considéré comme valide. Ces problèmes ne ce sont pas manifestés sur une plateforme mono-processeur, ce qui parait logique html 10
12 Chapitre 4 Conclusion Tout au long de ce stage j ai pu acquérir de nombreuses connaissances et compétences telles que le fonctionnement d un système d exploitation, de différents composants ou encore d une carte FPGA (chose que je connaissais pas avant). J ai ainsi pu mettre en pratique et approfondir certains de mes enseignements. Ce stage m a aussi permis de découvrir le monde de la recherche ainsi que le travail en laboratoire. Une poursuite possible de mon travail serait l extension du processus de validation à d autres processeurs tel que l ARM ou le MIPS. L implantation d un protocole logiciel de cohérence de cache est aussi nécessaire pour utiliser pleinement le cache. Une autre possibilité serait d adapter Parallel MJPEG, une application embarquée, au MicroBlaze. 11
13 Annexe A Patch GDB diff --git a/gdb/microblaze-tdep.c b/gdb/microblaze-tdep.c index ca6d129..a2af4c a/gdb/microblaze-tdep.c ,7 static const char *microblaze_register_names[] = "rpc", "rmsr", "rear", "resr", "rfsr", "rbtr", "rpvr0", "rpvr1", "rpvr2", "rpvr3", "rpvr4", "rpvr5", "rpvr6", "rpvr7", "rpvr8", "rpvr9", "rpvr10", "rpvr11", - "redr", "rpid", "rzpr", "rtlbx", "rtlbsx", "rtlblo", "rtlbhi" + "redr", "rpid", "rzpr", "rtlbx", "rtlbsx", "rtlblo", "rtlbhi", + "rjunk", "rjunk2" }; #define MICROBLAZE_NUM_REGS ARRAY_SIZE (microblaze_register_names) diff --git a/gdb/microblaze-tdep.h b/gdb/microblaze-tdep.h index b0362b1..4afd a/gdb/microblaze-tdep.h ,7 struct microblaze_frame_cache int fp_regnum; /* Offsets to saved registers. */ - int register_offsets[57]; /* Must match MICROBLAZE_NUM_REGS. */ + int register_offsets[59]; /* Must match MICROBLAZE_NUM_REGS. */ /* Table of saved registers. */ struct trad_frame_saved_reg -107,7 enum microblaze_regnum MICROBLAZE_RTLBX_REGNUM, MICROBLAZE_RTLBSX_REGNUM, MICROBLAZE_RTLBLO_REGNUM, - MICROBLAZE_RTLBHI_REGNUM + MICROBLAZE_RTLBHI_REGNUM, + MICROBLAZE_RJUNK1_REGNUM, + MICROBLAZE_RJUNK2_REGNUM 12
14 }; /* All registers are 32 bits. */ 13
15 Annexe B Chaine compilation Apes 14
16 Annexe C Composant Apes 15
17 Annexe D Modules 16
1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailThème 3 Conception et vérification d architectures de systèmes sur puce
Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur
Plus en détailModélisation des interfaces matériel/logiciel
Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET
Plus en détailMAC-TC: programmation d un plate forme DSP-FPGA
MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/17 Plan Partie 1: le système Lyrtech Introduction
Plus en détailGCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1
sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 Pourquoi aller vers les processeurs standard? Considérations
Plus en détailInitiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Plus en détailREALISATION d'un. ORDONNANCEUR à ECHEANCES
REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6
Plus en détailTAI049 Utiliser la virtualisation en assistance et en dépannage informatique TABLE DES MATIERES
TAI049 Utiliser la virtualisation en assistance et en dépannage informatique TABLE DES MATIERES 1 DECOUVERTE DE LA VIRTUALISATION... 2 1.1 1.2 CONCEPTS, PRINCIPES...2 UTILISATION...2 1.2.1 Formation...2
Plus en détailLes avantages de la virtualisation sont multiples. On peut citer:
1 Les mécanismes de virtualisation ont été introduits il y a fort longtemps dans les années 60 par IBM avec leur système CP/CMS. La motivation première de la virtualisation est la possibilité d'isoler
Plus en détailST50 Projet de fin d études Noyau Linux et multi-processeur pour une plateforme embarquée
Mitsubishi Electric ITE-TCL 1, allée de Beaulieu CS 10806 35708 Rennes CEDEX 7 France Tel. +33 (0) 2 23 45 58 58 ST50 Projet de fin d études Noyau Linux et multi-processeur pour une plateforme embarquée
Plus en détailRTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com
RTDS G3 Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un AGL pour le développement des applications temps réel et embarquées. Réseau de partenaires: Formations, Service,
Plus en détailIntroduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr
Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans
Plus en détailPotentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés
Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur
Plus en détailAtelier : Virtualisation avec Xen
Virtualisation et Cloud Computing Atelier : Virtualisation avec Xen Plan Présentation de Xen Architecture de Xen Le réseau Gestion des domaines DomU dans Xen Installation de Xen Virt. & Cloud 12/13 2 Xen
Plus en détailMétriques de performance pour les algorithmes et programmes parallèles
Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and
Plus en détailModule : Virtualisation à l aide du rôle Hyper-V
Windows Server 2008 pour l'enseignement Module : Virtualisation à l aide du rôle Hyper-V Agenda du module Présentation d Hyper-V Installation d Hyper-V Configuration d Hyper-V Administration des machines
Plus en détailUtilisation de matériels industriels avec des outils de virtualisation open source. Open Source dans le monde industriel
Utilisation de matériels industriels avec des outils de virtualisation open source Open Source dans le monde industriel Christophe Sauthier Ancien Président de Ubuntu fr Développeur Ubuntu Officiel Développeur
Plus en détailSystèmes d exploitation
Systèmes d exploitation Virtualisation, Sécurité et Gestion des périphériques Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT Novembre 2009 Gérard Padiou Systèmes d exploitation
Plus en détailGenDbg : un débogueur générique. Didier Eymery Jean-Marie Borello Jean-Marie Fraygefond Odile Eymery Philippe Bion
GenDbg : un débogueur générique Didier Eymery Jean-Marie Borello Jean-Marie Fraygefond Odile Eymery Philippe Bion 2008 Qui sommes nous? Centre d électronique de l Armement (CELAR) Maîtrise et protection
Plus en détailmachine cible machine hôte architecture cible différente de la machine hôte
1 Les émulateurs jouent un rôle fondamentale dans le développement de logiciel bas niveau pour les systèmes embarqués. Ils permettent de debugger aisément les premières instructions qui s'exécutent lors
Plus en détailExécutif temps réel Pierre-Yves Duval (cppm)
Exécutif temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 Plan Exécutif Tâches Evénements et synchronisation Partage de ressources Communications
Plus en détailLa gestion du poste de travail en 2011 : Panorama des technologies
La gestion du poste de travail en 2011 : Panorama des technologies François Clémence C.R.I Université Paul Verlaine Metz UFR Sciences Humaines et Arts clemence@univ-metz.fr Olivier Mathieu C.R.I Université
Plus en détailPRESENTATION RESSOURCES. Christian Dupaty BTS Systèmes Numériques Lycée Fourcade Gardanne Académie d Aix Marseille
PRESENTATION RESSOURCES Christian Dupaty BTS Systèmes Numériques Lycée Fourcade Gardanne Académie d Aix Marseille 1) Introduction, Objectifs et Intentions Le BTS SN (Systèmes Numériques) intègre la formation
Plus en détailLes systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon
Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d
Plus en détailConfiguration système requise pour les grandes et moyennes entreprises
Configuration système requise pour les grandes et moyennes entreprises Trend Micro Incorporated se réserve le droit de modifier sans préavis ce document et les produits décrits dans ce document. Avant
Plus en détailUne méthode de conception de systèmes sur puce
École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG
Plus en détailVulgarisation Java EE Java EE, c est quoi?
Paris, le 1 Février 2012 Vulgarisation Java EE Java EE, c est quoi? Sommaire Qu est ce que Java? Types d applications Java Environnements Java Versions de Java Java EE, c est quoi finalement? Standards
Plus en détailVers du matériel libre
Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les
Plus en détailQuoi de neuf en LabVIEW FPGA 2010?
Quoi de neuf en LabVIEW FPGA 2010? Yannick DEGLA Ingénieur d Application Fonctionnalités de LabVIEW FPGA 2010 Nœud d intégration d IP - Importer directement des fichiers.xco de Xilinx ou vos propres VHDL
Plus en détailPrésentation d HyperV
Virtualisation sous Windows 2008 Présentation d HyperV Agenda du module Présentation d Hyper-V Installation d Hyper-V Configuration d Hyper-V Administration des machines virtuelles Offre de virtualisation
Plus en détailModélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire
Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne
Plus en détailTsoft et Groupe Eyrolles, 2005, ISBN : 2-212-11623-3
Tsoft et Groupe Eyrolles, 2005, ISBN : 2-212-11623-3 Configuration requise ForestPrep DomainPrep Installation interactive 5 Installation sans surveillance Module 5 : Installation d Exchange Server 2003
Plus en détailLA RECONNAISSANCE VOCALE INTEGREE
Fiche produit LA RECONNAISSANCE VOCALE INTEGREE 360 SpeechMagic SDK Capturer l information médicale grâce à la reconnaissance vocale DÉFI : Comment optimiser la création des comptes rendus et la capture
Plus en détailSRS DAY: Problématique liée à la virtualisation
SRS DAY: Problématique liée à la virtualisation Anthony GUDUSZEIT Franck CURO gudusz_a curo_f Introduction Sommaire Définition Contexte Avantages / inconvénients Fonctionnement et problématique Techniques
Plus en détailPROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN
PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN 1. DÉVELOPPEMENT D'APPLICATION (CONCEPTEUR ANALYSTE) 1.1 ARCHITECTURE MATÉRIELLE DU SYSTÈME INFORMATIQUE 1.1.1 Architecture d'un ordinateur Processeur,
Plus en détailVirtualisation open source État de l'art
Virtualisation open source État de l'art Jean Charles Delépine Université de Picardie Direction des Infrastructures et des systèmes d'information Une jungle d'acronymes Xen QEMU
Plus en détailIV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
Plus en détailUE Programmation Impérative Licence 2ème Année 2014 2015
UE Programmation Impérative Licence 2 ème Année 2014 2015 Informations pratiques Équipe Pédagogique Florence Cloppet Neilze Dorta Nicolas Loménie prenom.nom@mi.parisdescartes.fr 2 Programmation Impérative
Plus en détailQuoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?
Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées
Plus en détailen version SAN ou NAS
tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de l'entreprise. Parmi
Plus en détailFICHE PRODUIT 360 SPEECHMAGIC SDK
Development FICHE PRODUIT 360 SPEECHMAGIC SDK PRINCIPAUX AVANTAGES Réduction du temps de traitement des comptes rendus Réduction des frais de transcription Amélioration des soins au patient grâce à un
Plus en détailEPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Plus en détailLinux embarqué: une alternative à Windows CE?
embarqué: une alternative à Windows CE? : une alternative à Windows CE Présentation Mangrove Systems Distribution embarqué Perspective WinCe / Questions Mangrove systems Créé en 2001 Soutien Soutien Ministère
Plus en détailBut de cette présentation. Bac à sable (Sandbox) Principes. Principes. Hainaut P. 2013 - www.coursonline.be 1
Bac à sable (Sandbox) But de cette présentation Vous permettre d installer, de configurer et d utiliser un environnement virtuel pour vos manipulations pratiques Hainaut Patrick 2013 Hainaut P. 2013 -
Plus en détailRapport de stage. Développement d un logiciel de vidéoconférence : Enjeux 3. Guillaume DOTT 2009
Rapport de stage Développement d un logiciel de vidéoconférence : Enjeux 3 Guillaume DOTT 2009 Maître de stage : Louis Poulette Tutrice : Marie-Paule Muller Remerciements Je tiens à remercier toute l équipe
Plus en détailCommunications performantes par passage de message entre machines virtuelles co-hébergées
Communications performantes par passage de message entre machines virtuelles co-hébergées François Diakhaté1,2 1 CEA/DAM Île de France 2 INRIA Bordeaux Sud Ouest, équipe RUNTIME Renpar 2009 1 Plan Introduction
Plus en détailVirtualisation sous Linux L'age de raison. Daniel Veillard veillard@redhat.com
Virtualisation sous Linux L'age de raison Daniel Veillard veillard@redhat.com Solution Linux 2009 Une jungle d'acronymes Xen UML VServer VMWare VirtualBox lguest QEmu KVM VirtualIron OpenVZ LXC Définition
Plus en détailWindows serveur 2008 installer hyperv
Windows serveur 2008 installer hyperv 1 Description Voici la description fournit par le site Microsoft. «Windows Server 2008 Hyper-V est le moteur de virtualisation (hyperviseur) fourni dans Windows Server
Plus en détailIntel Corporation Nicolas Biguet Business Development Manager Intel France
Les serveurs pour l Entreprise Intel Corporation Nicolas Biguet Business Development Manager Intel France 1 Les orientations stratégiques Clients Réseaux Serveurs Fournir les les éléments de de base des
Plus en détailLes nouveautés d AppliDis Fusion 4 Service Pack 3
Les nouveautés d AppliDis Fusion 4 Service Pack 3 Systancia Publication : Novembre 2013 Résumé La nouvelle version AppliDis Fusion 4 Service Pack 3 ajoute des fonctionnalités nouvelles au produit AppliDis.
Plus en détailMI03 TP. Objectifs du TP 1ère séance. 2ème séance. Construction d'un système linux embarqué complet
MI03 TP Objectifs du TP 1ère séance Construction d'un système linux embarqué complet 2ème séance Mise en place d'un environnement de développement croisé Intégration de l'extension temps réél Xenomai La
Plus en détailRetrouver de vieux programmes et jouer sur VirtualBox
CHAPITRE 3 Retrouver de vieux programmes et jouer sur VirtualBox Ce chapitre présente des notions avancées de VirtualBox. Elles permettront de réaliser des configurations spécifiques pour évaluer des systèmes
Plus en détailSystèmes embarqués D.Rossier
D.Rossier Manuel IEM (v0.2) Manuel d'utilisation pour les laboratoires IEM Auteur: G. Boutillier / C. Bardet Objectif Cette documentation donne de brèves explications sur l'utilisation des différents outils,
Plus en détailRéseau Global MIDI Note applicative
Réseau Global MIDI Note applicative 1 But du manuel Le but de cette note applicative est de démystifié l utilisation du MIDI transporté dans un Réseau Global MIDI. Ce réseau virtuel offre sans aucune restriction,
Plus en détailEN Télécom & Réseau S Utiliser VMWARE
EN Télécom & Réseau S Utiliser VMWARE Utiliser les machines virtuelles VMWARE Nom : Prénom : Classe : Date : Appréciation : Note : Objectif : Être capable de créer et configurer une machine virtuelle Configuration
Plus en détailModules du DUT Informatique proposés pour des DCCE en 2014/2015
Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Résumé de l offre : Parmi les 5500 heures d enseignement informatique dispensées au département informatique de l IUT (avec 2880 heures de
Plus en détailArchitecture distribuée
Architecture distribuée Conception et développement d algorithmes distribués pour le moteur Baboukweb Jean-Christophe DALLEAU Département de Mathématiques et Informatique Université de La Réunion 26 juin
Plus en détailChapitre 1 Windows Server 2008 11
Chapitre 1 Windows Server 2008 11 1.1. Les fondations du système... 15 1.2. La virtualisation... 16 1.3. La sécurité... 18 1.4. Le Web... 20 1.5. Fonctionnalité disponible dans Windows Server 2008... 21
Plus en détail10 tâches d administration simplifiées grâce à Windows Server 2008 R2. 1. Migration des systèmes virtuels sans interruption de service
10 tâches d administration simplifiées grâce à Windows Server 2008 R2 Faire plus avec moins. C est l obsession depuis plusieurs années de tous les administrateurs de serveurs mais cette quête prend encore
Plus en détailExchange 2007 : Améliorations et nouvelles fonctionnalités Atelier 136. Société GRICS
Exchange 2007 : Améliorations et nouvelles fonctionnalités Atelier 136 Par : Paul Boucher Société GRICS Plan de la présentation Historique Nouveautés Prérequis Installation et migration Outils d administration
Plus en détailVirtualisation CITRIX, MICROSOFT, VMWARE OLIVIER D.
2013 Virtualisation CITRIX, MICROSOFT, VMWARE OLIVIER D. Table des matières 1 Introduction (Historique / définition)... 3 2 But de la virtualisation... 4 3 Théorie : bases et typologie des solutions techniques...
Plus en détailvbladecenter S! tout-en-un en version SAN ou NAS
vbladecenter S! tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de
Plus en détailSeance 2: En respectant la méthode de programmation par contrat, implémentez les autres fonctions de jeu.
Seance 2: Complétion du code de jeu. (durée max: 2h) Mot clé const et pointeurs: En respectant la méthode de programmation par contrat, implémentez les autres fonctions de jeu. Implémentez jeu_recupere_piece
Plus en détailArchitecture matérielle des systèmes informatiques
Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par
Plus en détailVMware ESX/ESXi. 1. Les composants d ESX. VMware ESX4 est le cœur de l infrastructure vsphere 4.
VMware ESX/ESXi 1. Les composants d ESX VMware ESX4 est le cœur de l infrastructure vsphere 4. C est un hyperviseur, c est à dire une couche de virtualisation qui permet de faire tourner plusieurs systèmes
Plus en détailMODULE I1. Plan. Introduction. Introduction. Historique. Historique avant 1969. R&T 1ère année. Sylvain MERCHEZ
MODULE I1 Plan Chapitre 1 Qu'est ce qu'un S.E? Introduction Historique Présentation d'un S.E Les principaux S.E R&T 1ère année Votre environnement Sylvain MERCHEZ Introduction Introduction Rôles et fonctions
Plus en détailExécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Plus en détailMaster (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS)
Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Responsables: Tanguy Risset & Marine Minier Tanguy.Risset@insa-lyon.fr Marine.minier@insa-lyon.fr http://master-info.univ-lyon1.fr/m2rts/
Plus en détailPPE BTS SIO Jourson - Attard Ascenzi Mancini GEP Marseille - 06/11/2014
PPE BTS SIO Jourson - Attard Ascenzi Mancini GEP Marseille - 06/11/2014 Sommaire Choix du PC.. 2-3 Pourquoi ce choix?.. 4 Solutions logicielles choisies.. 5-6 Cloud Computing 7 La solution du VPN Nomade..
Plus en détail<Insert Picture Here> Solaris pour la base de donnés Oracle
Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs
Plus en détailTests de performance du matériel
3 Tests de performance du matériel Après toute la théorie du dernier chapitre, vous vous demandez certainement quelles sont les performances réelles de votre propre système. En fait, il y a plusieurs raisons
Plus en détailLA VIRTUALISATION. Etude de la virtualisation, ses concepts et ses apports dans les infrastructures informatiques. 18/01/2010.
Guillaume ANSEL M2 ISIDIS 2009-2010 / ULCO Dossier d étude sur la virtualisation LA VIRTUALISATION 18/01/2010 Etude de la virtualisation, ses concepts et ses apports dans les infrastructures informatiques.
Plus en détailChapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping
Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager
Plus en détailIntroduction à la programmation concurrente
Introduction à la programmation concurrente Moniteurs Yann Thoma Reconfigurable and Embedded Digital Systems Institute Haute Ecole d Ingénierie et de Gestion du Canton de Vaud This work is licensed under
Plus en détailCahier des charges. driver WIFI pour chipset Ralink RT2571W. sur hardware ARM7
Cahier des charges driver WIFI pour chipset Ralink RT2571W sur hardware ARM7 RevA 13/03/2006 Création du document Sylvain Huet RevB 16/03/2006 Fusion des fonctions ARP et IP. SH Modification des milestones
Plus en détailBien architecturer une application REST
Olivier Gutknecht Bien architecturer une application REST Avec la contribution de Jean Zundel Ce livre traite exactement du sujet suivant : comment faire pour que les services web et les programmes qui
Plus en détailVMWare Infrastructure 3
Ingénieurs 2000 Filière Informatique et réseaux Université de Marne-la-Vallée VMWare Infrastructure 3 Exposé système et nouvelles technologies réseau. Christophe KELLER Sommaire Sommaire... 2 Introduction...
Plus en détailSans trop entrer dans les détails, la démarche IO Model consiste à : Pour cela, Microsoft découpe la maîtrise de l infrastructure en quatre niveaux :
Windows Server 2008 Les fondations du système... 15 La virtualisation... 16 La sécurité... 18 Le Web... 20 Fonctionnalité disponible dans... 21 Installation et configuration... 22 Installer... 23 Les services
Plus en détailXen. Quelques notes autour de Xen
notes autour de œuvre de Le noyau Jérôme Castang, Etudiant Master Informatique, Université Bordeaux1 Philippe Depouilly, IMB UMR5251, CNRS-Université Bordeaux1 Le œuvre de Nous allons tenter de découvrir
Plus en détailImplémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable
Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université
Plus en détailWindows 8 Installation et configuration
Editions ENI Windows 8 Installation et configuration Collection Ressources Informatiques Table des matières Table des matières 1 Avant-propos Chapitre 1 Installation du client Windows 8 1. Introduction.............................................
Plus en détailContexte et motivations Les techniques envisagées Evolution des processus Conclusion
Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and
Plus en détailLe Ro le Hyper V Premie re Partie Configuration et Prise en main du gestionnaire Hyper-V
Le Ro le Hyper V Premie re Partie Configuration et Prise en main du gestionnaire Hyper-V Microsoft France Division DPE Table des matières Présentation... 2 Objectifs... 2 Pré requis... 2 Quelles sont les
Plus en détailConcept de machine virtuelle
Concept de machine virtuelle Chap. 5: Machine virtuelle Alain Sandoz Semestre été 2007 1 Introduction: Java Virtual Machine Machine Virtuelle Java: qu est-ce que c est? c est la spécification d une machine
Plus en détailPocketNet SNMP/Modbus
Volume 1 RBEI-ADISCOM Manuel utilisateur PocketNet SNMP/Modbus CONVERTISSEUR SERIE - ETHERNET Manuel utilisateur PocketNet SNMP/Modbus Table des matières CHAPITRE 1 Caractéristiques utiles à la mise en
Plus en détailPPE 1 PRISE EN MAIN DE VMWARE VSPHERE 5.5 & CONFIGURATION D UNE MACHINE VIRTUELLE
PPE 1 PRISE EN MAIN DE VMWARE VSPHERE 5.5 & CONFIGURATION D UNE MACHINE VIRTUELLE Antoine CAMBIEN BTS SIO Option SISR Session 2015 BTS SIO Services Informatiques aux Organisations Session 2014 2015 Nom
Plus en détailLa carte à puce. Jean-Philippe Babau
La carte à puce Jean-Philippe Babau Département Informatique INSA Lyon Certains éléments de cette présentation sont issus de documents Gemplus Research Group 1 Introduction Carte à puce de plus en plus
Plus en détailFiche Technique. Cisco Security Agent
Fiche Technique Cisco Security Agent Avec le logiciel de sécurité de point d extrémité Cisco Security Agent (CSA), Cisco offre à ses clients la gamme de solutions de protection la plus complète qui soit
Plus en détailMise en œuvre d une solution de virtualisation
BTS INFORMATIQUE DE GESTION : Option Administrateur de réseaux locaux d entreprise Fiche n Nom et prénom : ***** Nature de l'activité Mise en œuvre d une solution de virtualisation Contexte : Le Lycée
Plus en détailWindows Internet Name Service (WINS)
Windows Internet Name Service (WINS) WINDOWS INTERNET NAME SERVICE (WINS)...2 1.) Introduction au Service de nom Internet Windows (WINS)...2 1.1) Les Noms NetBIOS...2 1.2) Le processus de résolution WINS...2
Plus en détailChapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE
Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)
Plus en détailEN Télécom & Réseau S Utiliser VMWARE
EN Télécom & Réseau S Utiliser VMWARE Utiliser les machines virtuelles VMWARE Nom : Prénom : Classe : Date : Appréciation : Note : Objectif : Être capable de créer et configurer une machine virtuelle Configuration
Plus en détailVMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510
Introduction A. Au sujet du livre 10 B. Au sujet de l'examen 10 Chapitre 1 Les nouveautés de vsphere A. Présentation 14 B. En quoi vsphere 5 diffère de vsphere 4? 14 1. Un Service Console abandonné 14
Plus en détailContributions à l expérimentation sur les systèmes distribués de grande taille
Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte
Plus en détailLe Ro le Hyper V Troisie me Partie Haute disponibilite des machines virtuelles
Le Ro le Hyper V Troisie me Partie Haute disponibilite des machines virtuelles Microsoft France Division DPE Table des matières Présentation... 2 Objectifs... 2 Pré requis... 2 Quelles sont les principales
Plus en détailQUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Plus en détailWyse WSM. L informatique légère, économique, flexible et fiable. Wyse WSM. Tout ce que vous devez savoir. Cliquez ici
Wyse WSM L informatique légère, économique, flexible et fiable Wyse WSM. Tout ce que vous devez savoir. Cliquez ici Présentation de Wyse WSM et des Clients Zéro Wyse La puissance d un PC. Sans sa complexité.
Plus en détailSystèmes de gestion de code source
Systèmes de gestion de code source Matthieu Herrb CNRS-LAAS Envol, 22 octobre 2008 http://www.laas.fr/~matthieu/talks/envol08-sgv.pdf Agenda 1 Introduction 2 Concepts d un système de gestion de version
Plus en détail