L'évolution des technologies Si

Transcription

1 L'évolution des technologies Si Michel Rivier IBM Microelectronics Laboratoire de développement des composants Corbeil-Essonnes fr.ibm.com Plan introduction les DRAMs : un véhicule pour la lithogravure et la productivité les microprocesseurs : la vitesse à tout prix les technologies analogiques : le futur?

2 Evolution des technologies Si Une grande constante dans les semiconducteurs : la loi de Moore: - la densité des composants double tous les 18 mois Nombre de transistors par chip 1,0E+10 1,0E+9 1,0E+8 1,0E+7 1,0E+6 1,0E+5 1 Mbit 4 M 64 M 16 M 256 M 1 Gbit DRAM Logique 1,0E Année

3 Evolution des technologies Si La loi de Moore: - principalement une loi économique : la diminution des prix justifie l'évolution des technologies 1,0E+1 Prix (mc / bit) 1,0E+0 1,0E-1 1,0E-2-25 % /an - 30 % /an 1,0E Année - pour toute génération, le prix mimimum d'une DRAM est de $ 4.

4 Evolution des technologies Si Les invariants du marché mondial des semiconducteurs : 32,8% 22,8% mémoire microprocesseur logique analogique autre 12,9% 16,5% 14,9% marché '97 : 137 milliards de $, croissance 17 % / an répartition constante depuis '85 source : Dataquest '98

5 Evolution des technologies Si Et pourtant, le monde change : Technologie bipolaire CMOS Densité des composants Applications Nombre de transistors par chip 1E+8 1E+7 faible intégration 1E+6 1E+5 1E E mainframe Année PC 486 PII P5 mémoires, CPU BiCMOS? PIII PIV Systèmes communication

6 Evolution des technologies Si Introduction Les DRAMs La logique haute performance Les technologies analogiques

7 Les mémoires DRAM Un véhicule d'évolution : les DRAMs ex: mémoire DRAM 16 Mbit applications types: - stockage de masse PC - mémoires spécialisées (vidéo, graphique) besoin technologique: - la meilleure densité (coût) - une performance moyenne caractéristique: - lithogravure agressive - coût de fabrication faible - fort volume, besoin constant et planifié (PC) - shrink annuel (productivité)

8 Un véhicule d'évolution : les DRAMs les mémoires ( ex. 16 MbitDRAM ) WL BL point mémoire: 1 transistor 1 capacité caractéristiques : densité élevée cout de fabrication très faible cablage régulier redondance véhicule d'amélioration de la lithogravure véhicule d'apprentissage du rendement

9 Evolution de la photolithogravure Le moteur du progrès de l'industrie microélectronique : la lithogravure X linéaire par génération 2X en densité par génération Dimension minimum (um) mm 0, Année

10 Un véhicule d'évolution : les DRAMs D'autres facteurs de progrès de l'industrie microélectronique 1,0E+4 exemple: 4X en densité par génération de DRAM Densité relative 1,0E+3 1,0E+2 1,0E+1 Innovation 1.3 X Litho : 2X Taille chip : 1.5 X 1,0E+0 Génération

11 Innovations technologiques Un véhicule d'évolution : les DRAMs BL WL transistor d'accès capacité Capacité enterrée Capacité empilée BL WL BL WL

12 La roadmap 1999 ITRS : Evolution de la photolithogravure 'évolution pasée continue : X linéaire par génération 3 ans par génération Dimension minimum (um) 0,1 0, Année

13 Evolution de la photolithogravure Le moteur du progrès de l'industrie microélectronique : la lithogravure lumière UV Cr quartz 10 F = k λ/ NA Dimension minimum (um) nm (ligne G) 193 nm ArF Année 365 nm (ligne I) 248 nm KrF diminution de la longueur d'onde

14 Evolution de la photolithogravure Les améliorations de la photolithogravure à longueur d'onde fixe " Phase Shift Mask" lumière UV F = k λ/ NA Cr quartz lumière UV k = 0,65 Cr couche transparente quartz k = 0,45/0,55

15 Evolution de la photolithogravure Les améliorations de la photolithogravure à longueur d'onde fixe " Optical Proximity Correction" F = k λ/ NA k = 0,25/0,35 dessin du masque image réalisée sur tranche

16 Evolution de la photolithogravure La roadmap de lithogravure de l'itrs : 0.35 µm 0.25 µm 0.18 µm 0.13 µm 0.10 µm 70 nm 50nm i-line 365 nm NA - s optimization Strong enhancem. KrF 248 nm NA - s optimization Moderate enhancem. Strong enh. ArF 193 nm Moderate enh. Strong enh. F2 157 nm Moderate enh. Strong enh. Next Generation Lithography EPL (SCALPEL, PREVAIL) EUV Lithography source : ITRS 1999, p 269

17 Evolution de la photolithogravure Des besoins en gravure de plus en plus sélectives: Il faut éviter de perdre en gravure ce que l'on a gagné en photo gravure chimique gravure plasma mm m

18 Le point de vue de l'itrs Les 5 principaux challenges en lithogravure d'ici 2005 (100 nm): fabrication des masques avec des techniques d'amélioration de résolution (OPC, PSM) consensus sur l'utilisation d'une technologie de litho ( 193 nm, 157 nm, autres) contrôle des couts et retour sur investissement contrôle des dimensions critiques, métrologie et inspection erreur de positionnement masque à masque source : ITRS 1999, p 145

19 Evolution de la densité de défauts Le rendement des circuits intégrés : impact des défauts aléatoires Rendement (%) D = 10 /cm2 D = 1.0 / cm2 D = 0.1 / cm2 20 La loi de Poisson Y = Y 0 exp (-AD) Côté du chip (mm) D doit être inférieur à 1 défaut/cm2 0

20 Evolution de la densité de défauts Le rendement des circuits intégrés : des défauts de plus en plus petits, et de plus en plus nombreux Défaut M1 Nombre de défauts ,1 0,2 0,3 0,4 0 Dimension minimum (um) le nombre de défauts varie comme 1 / taille ^3

21 Le point de vue de l'itrs Les 5 principaux challenges de diminution des défauts d'ici 2005 (100 nm): développement de modèles de rendement, corrélés avec des mesures en ligne techniques d'inspection des tranches ayant une topographie élevée spécification et structures de test permettant de détecter des traces d'impuretés analyse automatique et intelligente permettant une réaction rapide sur les pertes en rendement technique d'analyse de défaillance permettant la localisation des défauts non visuels source : ITRS 1999, p 269

22 Evolution de la productivité Les "shrinks" des DRAMs : un gain de productivité 1200 S0 S1 S Utilisation de la litho, diminution linéaire de facteur k = 0.9 Y = Y 0 exp (-AD) A : surface du chip, proportionel à k 2 D : densité de défaut moyenne, proportionnel à 1/k 2 Nombre de défauts Mbit taille point chips/tranch e base productivité 0.92 X % 0.85 X % 0.77 X % 0.73 X % Dimension des défauts tueurs

23 Evolution des technologies DRAM L'offre DRAM d'ibm filière e-dram CMOS7LD (0.25 mm) filière DRAM 4 Mbit (0.80 mm) relaxation de la litho 16 Mbit (0.52 mm) 16 Mbit (0.48 mm) utilisation de la litho (shrink) 64 Mbit (0.35 mm) 16 Mbit (0.44 mm) 64 Mbit (0.25 mm) 16 Mbit (0.40 mm) 256 Mbit (0.25 mm) 256 Mbit (0.20 mm) 64 Mbit (0.20 mm) 16 Mbit (0.38 mm) 256 Mb (0.18 mm

24 Evolution de la productivité L'augmentation de la taille des tranches: un gain de productivité Diamétre (mm) 100 standard IBM 1 1/4 " 2 1/4 " 3 1/4 " 100 mm 125 mm 200 mm standard industriel 300 mm Année le futur standard planifié sera 450 mm

25 Evolution des technologies Si Introduction Les DRAMs La logique haute performance Les technologies analogiques

26 Un véhicule d'évolution : les microprocesseurs La logique CMOS haute performance ("Premium product line) ex.microprocesseur PPC750 applications types: - serveurs / stations de travail - microprocesseurs PC - communications rapides besoin technologique: - la meilleure performance - une densité élevée des SRAM - une fiabilité élevée caractéristique: - usage interne ou très limité - transistor très agressif - métallurgie optimisée RC (et non densi - conception "custom", librairie minimum - rôle important du package

27 Un véhicule d'évolution : les microprocesseurs La loi de Moore (1965) - des produits de plus en plus denses - des produits de plus en plus performants Nombre de transistors par chip 1E+8 1E+7 1E+6 1E+5 1E E Année PII P5 PIII PIV Fréquence d'horloge (Hz) 1,0E+10 PIV 1,0E+9 PIII PII 1,0E+8 P ,0E Année 2X tous les 18 mois

28 Evolution du transistor à effet de champ La logique CMOS haute performance : le "scaling" des transistors 0.35 µm poly Si W Al Si ( p ) Si (n+) SiO 2 CMOS 0.35 µm dimension minimum Facteur d échelle k ( R. Dennard 74) tension d alimentation épaisseur d oxyde concentrations résistance de fil capacité transconductance k L k V dd k t ox N / k L / k Ck g m 0.7 X 0.25 µm taille des chips délai de porte puissance dissipée/porte k 2 A k τ k 2 P CMOS 0.25 µm on garde le champ électrique constant

29 Un véhicule d'évolution : les microprocesseurs La loi de Moore: - associée à des considérations économiques plus la performance est élevée, plus le prix de vente est élevé Street price [$] Microprocessor prices Pentium III Athlon Chip frequency [MHz] source : pricewatch.com, 07/2000

30 Evolution des technologies Si Passage de la mémoire à la logique (exemple technologie 0.5 mm) les mémoires les logiques 3 à 5 niveaux de métal 2 niveaux métal surface de la tranche capacité enterrée transistor optimisé