Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "Multi-processeurs, multi-cœurs et cohérence mémoire et cache"

Transcription

1 Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom

2 Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation : le thread 1 séquence d instructions 1 état dit contexte Progression dans l exécution séquentielle (compteur ordinal) Tables de pages pour la mémoire virtuelle Pile d exécution en mémoire, et espaces d adressages Partage du processeur : le changement de contexte Sauvegarde des registres en mémoire Récupération des valeurs de registre (hors PC) Chargement des registres Affectation du registre PC à la dernière valeur 2

3 Architecture Monoprocesseur Registres de travail pipeline Mémoire principale Interface du Bus Contrôleur mémoire Bus du Système 3

4 Architecture Monoprocesseur Superscalaire Registres de travail Pipeline Mémoire principale Interface du Bus Contrôleur mémoire Bus du Système 4

5 Registres de travail Architecture Monoprocesseur Multi-threadée Pipeline Mémoire principale Interface du Bus Contrôleur mémoire Bus du Système 5

6 Architecture Multi processeur Registres de travail Registres de travail pipeline pipeline Interface du Bus Interface du Bus Bus du Système 6

7 Architecture Multi processeur mémoire partagée Registres de travail pipeline Mémoire principale Registres de travail pipeline Interface du Bus Contrôleur mémoire Interface du Bus Bus du Système 7

8 Rappel sur les bus Définition Bus : Dispositif permettant la communication entre deux parties d un processeur à travers un ensemble de câbles transmettant en un instant un certain nombre de bits La largeur du bus (ou capacité) est le nombre de bit transmis à un instant donné Un bus peut servir à diffuser des données à l ensemble des éléments connectés ou à réaliser des transferts «point à point» Une partie des câbles servent à coordonner le transfert d information sur le bus (qui émet, qui lit) ces câbles sont la partie «contrôle» du bus (et parfois appelés bus de contrôle) Bus adressable : une adresse est un identifiant unique permettant d indiquer un espace de stockage Les opération élémentaires d émission et de lecture sur le bus sont appelés lectures et écritures lorsqu elles concernes des adresses Un bus adressable permet au minimum de deux opérations lecture et écriture sur les adresses L adressage (transfert de l adresse) se fait souvent sur des câbles séparés (ces cables sont identifiés parfois comme un bus séparé) 8

9 Modèles d interaction et placement de la mémoire 9

10 Le problème des accès concurrents à la mémoire Rappel processeur RISC A=A+4 => ld add r3,4,r4; sw 3 instructions pour lire incrémenter et mémoriser A Principe du data race 2 activités séquentielles comportant au moins 3 étapes Lecture, calcul et écriture Accès à une même variable en lecture/écriture Non déterminisme Solution : Désentrelacer les lectures/écritures Par contrôle d exécution passif (verrous) Par contrôle d exécution actif (ordonnancement) 10

11 Mémoire partagée propriétés clés La mémoire est organisée sous la forme d un ensemble d adresses accessibles par tous les processeurs Dans le cas d accès à des adresses distinctes Chaque processeur doit avoir accès à sa donnée de manière similaire au cas mono processeur Chaque processeur peut exécuter un thread accédant à ses pages mémoire Dans le cas d accès à une même adresse L accès à la variables doit être «sérialisé»de sorte à ce que l intégrité des données La sérialisation doit être réalisée au niveau du programme ou du processeur 11

12 Gérer le problème dans le programme Instructions de synchronisation : Test and Set Lock tsl A, lock Copier la valeur du verrou (présent en mémoire) vers le registre A du processeur Mettre la valeur du verrou à 1 L Operation est atomique pour N processeurs Comment : Le bus mémoire est verrouillé durant l opération de lock (signifie qu aucun autre accès mémoire ne peut être réalisé) Optimisation : le principe des mémoires distribuées (couteux en communication et dur à programmer) 12

13 Les désavantages d une mémoire partagée «distante» Problème de verrous basé sur le verrouillage du bus Le verrou bloc tous les accès (ceux qui doivent l être et les autres) =>Le temps passé en section critique limite le parallélisme Solution : Disposer d une mémoire locale à chaque cœur pour accélérer les traitements Utiliser la mémoire local comme un cache pour les accès indépendant Continuer à gérer les exclusions mutuelles par des verrous Attention cela ne résout pas le problème d accès concurrent, cela limite l impact des verrous sur des exécutions indépendantes En diminuant le nombre d accès à la mémoire principale En accélérant le temps passé dans les sections critiques 13

14 Complément sur le fonctionnement du cache : politique d écriture Une donnée dans un cache == un emplacement Peut servir pour les lectures et écritures PB : l état d une ligne et des adresses mémoire que la ligne représente peut différer suite à une écriture Ecriture différée (write-back) Les écritures sont stockées dans le cache Les valeurs sont mise à jour en mémoire lorsque le contenu du cache doit en sortir Avantage : peu de transferts entre le cache et le processeur Écriture synchrone (write through) Les écritures sont stockées dans le cache Elles sont aussi réécrites en mémoire Avantage : la mémoire et le cache correspondent 14 19/11/13 Institut Mines-Télécom

15 Cohérence Mémoire / dans le cas mono processeur Soit X à l adresse 4092, on considère un cache direct mapped (par simplicité) qui charge X dans dans l entrée numéro 0 processor L0: (invalid) Programme I1 : ld 4000, r1 I2 : add, r1, 4 I3 : st r1, 4000 Main memory x= /11/13 Institut Mines-Télécom

16 Cohérence Mémoire / dans le cas mono processeur Soit X à l adresse 4092, on considère un cache direct mapped (par simplicité) qui charge X dans dans l entrée numéro 0 processor L0: Programme I1 : ld 4000, r1 I2 : add, r1, 4 I3 : st r1, 4000 Main memory x=15213 L instruction ld a pour effet de mettre dans L0 le contenu de X 16 19/11/13 Institut Mines-Télécom

17 Cohérence Mémoire / dans le cas mono processeur Soit X à l adresse 4092, on considère un cache direct mapped (par simplicité) qui charge X dans dans l entrée numéro 0 processor L0: Programme I1 : ld 4000, r1 I2 : add, r1, 4 I3 : st r1, 4000 Main memory x=15213 L instruction add n a pas d effet sur le cache 17 19/11/13 Institut Mines-Télécom

18 Cohérence Mémoire / dans le cas mono processeur Soit X à l adresse 4092, on considère un cache direct mapped (par simplicité) qui charge X dans dans l entrée numéro 0 Cas write back Cas write through processor processor L0: Main memory x=15213 Transfert vers la mémoire L0: Main memory x=15217 Programme I1 : ld 4000, r1 I2 : add, r1, 4 I3 : st r1, 4000 L instruction stna un effet différent en write back ou write through 18 19/11/13 Institut Mines-Télécom

19 Architecture Multi processeur mémoire partagée avec cache Registres de travail pipeline Mémoire principale Registres de travail pipeline Interface du Bus Local Contrôleur mémoire Interface du Bus Local Bus du Système 19

20 Problème de la cohérence du cache (1) : ou comment avoir un data race alors qu on utilise des verrous Coeur 1 Coeur 2 Coeur 3 Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Main memory x=15213 Les deux cœurs exécutent Programme lock vaut 0 à l origine et 1 si après exécution de tsl, I0,I1 permettent de prendre le verrou I5 le rend 20 19/11/13 Institut Mines-Télécom

21 Problème de la cohérence du cache (1) : ou comment avoir un data race alors qu on utilise des verrous Coeur 1 Coeur 2 Coeur 3 x=15217 Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Main memory x=15213 On suppose dans un premier temps, Que lock ne va pas dans le cache Après une première exécution de Programme par cœur /11/13 Institut Mines-Télécom

22 Problème de la cohérence du cache (1) : ou comment avoir un data race alors qu on utilise des verrous Coeur 1 Coeur 2 Coeur 3 x=15217? Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Main memory x=15213 Supposons que cœur 2 exécute I0 juste après que cœur 1 exécute I5 Cœur 2 prend le verrou et va charger X au moment de l exécution de I2 Pb : quelle sera la valeur chargée? 22 19/11/13 Institut Mines-Télécom

23 Problème de la cohérence du cache Si L0 est invalide en write-back Coeur 1 Coeur 2 Coeur 3 x=15217 L0 : Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Main memory x=15213 En write back, l exécution de I4 n entraine pas la mise à jour de x en mémoire principale la valeur chargée par le cœur 2 en I2 sera de 15213, une valeur qui n est plus à jour! 23 19/11/13 Institut Mines-Télécom

24 Problème de la cohérence du cache en write-trough? (1) Coeur 1 Coeur 2 Coeur 3 x=15217 L0 : 15217) Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Write through lors de I4 sur Cœur 1 Main memory x=15217 En write through, l exécution de I4 entraine la mise à jour de x en mémoire principale la valeur chargée par le cœur 2 en I2 sera bien /11/13 Institut Mines-Télécom

25 Problème de la cohérence de cache en write through Hypothèse : 2 cœurs C1, C2 avec chacun un cache permettant de mettre en cache X Identification du problème : 2 cœurs avec une donnée identique au contenu mémoire Ecriture de X sur cœur C1 => X dans le cache de C1 avec pour valeur V et et idem en mémoire Lecture, puis écriture de X sur cœur C2 => X dans le cache de C2 avec pour valeur V et la mémoire contient x=v Le contenu du cache de C1 est périmé!!! (vaut V contenu mémoire) 25

26 Protocole de cohérence Définition : un protocole de cohérence de cache est un ensemble de messages échangés par les contrôleurs de cache pour éviter une situation de data race sur une adresse chargée en cache. L envoi des messages dépend de l état des lignes de caches Le protocole est défini en fonction de l action réalisée sur la ligne (read / write), de l état du cache (Invalid ) et des messages reçus Les sources d incohérences : Lorsqu un cache contient déjà l adresse, il ne va pas accéder à la mémoire (source d incohérence pour write through et write back) Lorsqu un cache contient déjà une adresse et en modifie le contenu, cette modification n est pas répercutée en mémoire (source d incohérence pour write-back) 26 19/11/13 Institut Mines-Télécom

27 Protocole d invalidation de ligne : Cohérence des caches write through Principe : Dès qu un cœur écrit une variable dans son cache, il en informe tous les autres cœurs Le cœur qui écrit son cache envoi un message sur les lignes de contrôle du bus inter-cœurs, indiquant l adresse écrite Chaque cœur qui reçoit ce message met à jour l état des lignes de cache si nécessaire Besoin de 2 états pour chaque ligne : valid / invalid On peut classer les instructions en deux catégories : Instructions entrainant une lecture mémoire (load /adressage) Instructions entrainant une écriture mémoire (store /adressage) opération Sur le cache local Bus Autres Proc Read (hit) Read - - Read (miss) Read (après chargement) chgt - Write (hit) Write WT Invalidation si ligne en cache Write (miss) Write WT Idem 27

28 Problème de la cohérence du cache (1) : Principe d invalidation de ligne en write trough Coeur 1 Coeur 2 Coeur 3 x=15217 L0 : (invalid) Programme I0 : tsl r1, lock i1 : bnz I0 I2 : ld 4000, r1 I3 : add, r1, 4 I4 : st r1, 4000 I5 : st r0,lock ; //r0=0 I6 : jmp I0 Write through lors de I4 sur Cœur 1 Main memory x=15217 Invalidation de l0 sur Cœur 2 En write through avec invalidation, Même si L0 de Cœur 2 contient une copie de X, dès l exécution de I4 sur Cœur 1, L0 devient invalide => retour cas précédent 28 19/11/13 Institut Mines-Télécom

29 La cohérence de cache pour cache write-back Le protocole MSI Principe : On utilise l invalidation pour toute écriture dans le cache (idem au cas write through) On assure en plus que lorsqu un cœur veut charger une adresse dans son cache, si il existe un cœur ayant une valeur plus récente que celle stockée en mémoire, alors on laisse au cœur ayant la valeur la plus récente le temps de la recopier dans la mémoire avant de la charger Mise en œuvre : ajout de l état M(odified) à l état des lignes de cache Pour la suite cf TD 29 19/11/13 Institut Mines-Télécom

Multi-processeurs, multi-cœurs, cohérence mémoire et cache

Multi-processeurs, multi-cœurs, cohérence mémoire et cache Multi-processeurs, multi-cœurs, cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Parallélisme inter instructions n Exécution : une séquence d instructions appliquées à un 1

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines Évolution de la puissance des machines Accélération Système pour architectures multicœurs Évolution Traditionnelle des mono-processeurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques

Plus en détail

Cours d Analyse, Algorithmique Elements de programmation

Cours d Analyse, Algorithmique Elements de programmation 1 de 33 Cours d Analyse, Algorithmique Elements de programmation Florent Hivert Mél : Florent.Hivert@lri.fr Adresse universelle : http://www.lri.fr/ hivert 2 de 33 Données et instructions Un programme

Plus en détail

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe

Plus en détail

Programmation Système des Multicœurs

Programmation Système des Multicœurs Évolution de la puissance des machines Programmation Système des Multicœurs Gaël Thomas gael.thomas@lip6.fr Accélération Évolution Traditionnelle des mono-processeurs Université Pierre et Marie Curie Master

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

Stockage et mémoire, Du principe vers la réalité

Stockage et mémoire, Du principe vers la réalité Stockage et mémoire, Du principe vers la réalité Responsable :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Intervenants :Tamy Boubekeur, Guillaume Duc, Gérard Mouret, Thomas Robert Institut

Plus en détail

Questions à choix multiples Page 1 de 11

Questions à choix multiples Page 1 de 11 INF4170 Architecture des ordinateurs Examen final hiver 2015 Question #1 Quelle est la taille du registre IF/ID dans le circuit du processeur avec pipeline sans gestion des aléas, considérant que le signal

Plus en détail

Deuxième partie. Protocoles d exclusion mutuelle. Plan. Interférences et isolation. Isolation Protocoles d exclusion mutuelle

Deuxième partie. Protocoles d exclusion mutuelle. Plan. Interférences et isolation. Isolation Protocoles d exclusion mutuelle Plan Deuxième partie 1 2 Primitives de gestion des activités 2 / 26 4 / 26 Interférences et isolation Contenu de cette partie di cultés résultant d accès concurrents à un objet partagé mise en œuvre de

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

Parallélisme. Cours 1

Parallélisme. Cours 1 Parallélisme Cours 1 TD : 20% - TP : 30% - Examen : 50% Feuille A4 manuscrite (pas de photocopie) Fabrice.Huet@etu.unice.fr (prendre rdv par mail pr le contacter) A quoi sert le parallélisme? Augmenter

Plus en détail

Design, améliorations, et implémentations

Design, améliorations, et implémentations CPU et Mémoire Design, améliorations, et implémentations Techniques et caractéristiques modernes qui permettent de donner aux ordinateurs actuels toute leur puissance 1 Architectures CPU Design de l architecture

Plus en détail

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts):

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): EXAMEN INTRA INF2500 Session A-2001 - Réponses Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): Vous voulez diminuer le trafic entre plusieurs ordinateurs connectés sur le

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

Cours de Base de Données Cours n.12

Cours de Base de Données Cours n.12 Cours de Base de Données Cours n.12 Gestion des transactions : contrôle de concurrence Elisabetta De Maria - http://www.i3s.unice.fr/ edemaria/ UFR Sciences et Laboratoire I3S, CNRS 2013-2014 Université

Plus en détail

Architecture matérielle et logicielle

Architecture matérielle et logicielle Architecture matérielle et logicielle Contents I Le Cours 2 1 Généralités 2 2 Micro-processeur 2 3 Mémoire 2 4 Performances 3 II TPs 3 1 Création d un exécutable : 3 2 Les bibliothèques 3 3 Codage de l

Plus en détail

Concurrence. Concurrence d accès. Nicolas Travers nicolas.travers@cnam.fr

Concurrence. Concurrence d accès. Nicolas Travers nicolas.travers@cnam.fr Concurrence Concurrence d accès FIP1 - Bases de Données Nicolas Travers nicolas.travers@cnam.fr Équipe Vertigo Laboratoire CEDRIC Conservatoire National des Arts & Métiers, Paris, France 1 / 36 Plan Concurrence

Plus en détail

Définition: Transaction

Définition: Transaction Concurrence des accès Atomicité à la concurrence Concurrency atomicity Concepts 2PL Définition: Transaction Une transaction est une unité de travail Un ensemble d actions qui prend la base de données dans

Plus en détail

Architecture des ordinateurs TD 1

Architecture des ordinateurs TD 1 Architecture des ordinateurs TD 1 ENSIMAG 1 re année April 29, 2008 Imprimer pour chaque étudiant le listing des instructions (page 36 de la doc, ou page 2 du chapitre 7). Pas la peine de tout imprimer.

Plus en détail

Synchronisation des Processus et les sémaphores

Synchronisation des Processus et les sémaphores Synchronisation des Processus et les sémaphores Achraf Othman Support du cours : www.achrafothman.net 1 PLAN Spécification du problème Section Critique (SC) Exclusion Mutuelle Principe Propriétés Réalisation

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç. CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

Chap. V : Les interruptions

Chap. V : Les interruptions UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Nous étudions dans ce chapitre les interruptions matérielles (ou externes), c est-à-dire déclenchées par le matériel (hardware)

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

Chap. 2 - Structure d un ordinateur

Chap. 2 - Structure d un ordinateur Architecture des ordinateurs Michèle Courant S2-27 octobre 2004 Chap. 2 - Structure d un ordinateur 2.1 Processeur ou unité centrale (CPU) 2.1.1 Organisation du CPU 2.1.2 Exécution d une instruction 2.1.3

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

GESTION DES PROCESSUS

GESTION DES PROCESSUS CHAPITRE 2 : GESTION DES PROCESSUS Objectifs spécifiques Connaître la notion de processus, Connaître les caractéristiques d un processus ainsi que son contexte Connaître la notion d interruptions et de

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Jeu d instruction et Pipeline NSY 104

Jeu d instruction et Pipeline NSY 104 Jeu d instruction et Pipeline NSY 104 Les jeux d instructions Définitions Partie de l architecture avec laquelle le programmeur ou le concepteur de compilateur est en contact. Ensemble des instructions

Plus en détail

J2SE Threads, 1ère partie Principe Cycle de vie Création Synchronisation

J2SE Threads, 1ère partie Principe Cycle de vie Création Synchronisation J2SE Threads, 1ère partie Principe Cycle de vie Création Synchronisation Cycle Ingénierie 2e année SIGL Dernière mise à jour : 19/10/2006 Christophe Porteneuve Threads Principes Cycle de vie Création java.lang.thread

Plus en détail

Chapitre 5. Communication interprocessus. 5.1 Introduction

Chapitre 5. Communication interprocessus. 5.1 Introduction Communication interprocessus 5.1 Introduction Dans une activité parallèle (ou pseudo parallèle), un ensemble de processus séquentiels s exécutent en parallèle. Cette exécution résulte deux types de relations

Plus en détail

Cours Bases de données 2ème année IUT

Cours Bases de données 2ème année IUT Cours Bases de données 2ème année IUT Cours 12 : Concurrence d accès Anne Vilnat http://www.limsi.fr/individu/anne/cours Plan 1 Accès concurrents Définitions Verrous Collisions Niveaux de cohérence Blocage

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

Systèmes multi-processeurs intégrés sur puce

Systèmes multi-processeurs intégrés sur puce Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS

Plus en détail

Mémoire virtuelle. Généralités

Mémoire virtuelle. Généralités Mémoire virtuelle Généralités La pagination pure - Conversion d adresses virtuelles en adresses physiques - Table des pages à plusieurs niveau et table inversée - Algorithmes de remplacement de page -

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

5 Moniteurs. Slide 1. Caractéristique majeure d un programme avec moniteurs = Composé de deux sortes de modules/processus: Slide 2

5 Moniteurs. Slide 1. Caractéristique majeure d un programme avec moniteurs = Composé de deux sortes de modules/processus: Slide 2 5 Moniteurs Motivation = les sémaphores peuvent être utilisés pour résoudre à peu près n importe quel problème d exclusion mutuelle ou synchronisation... mais, les sémaphores possèdent certains désavantages:

Plus en détail

Tous les processeurs sont connectés à une large mémoire partagée. Difficulté de s étendre à de grands nombres de processeurs

Tous les processeurs sont connectés à une large mémoire partagée. Difficulté de s étendre à de grands nombres de processeurs Modèle de Machine 1a: Mém. Partagée Tous les processeurs sont connectés à une large partagée. Appelée Symmetric Multiprocessors (SMPs) SMPs de Sun, HP, Intel, IBM Puces Multicoeur, exceptées celles qui

Plus en détail

Composantes principales des ordinateurs

Composantes principales des ordinateurs Composantes principales des ordinateurs GIF-1001: Ordinateurs: Structure et Applications Jean-François Lalonde, Hiver 2015 Stallings ch. 3, Englander ch. 7, 10.1 Architecture von Neumann Mémoire (données

Plus en détail

1 Programmation Client/Serveur basée sur TCP/IP

1 Programmation Client/Serveur basée sur TCP/IP Outils Informatique pour l ingénieur TD 1 Réseau et Web IP, Client/serveur 1 Programmation Client/Serveur basée sur TCP/IP 1.1 Buts de cette réalisation Ce TP sur la programmation client/serveur a pour

Plus en détail

4.1 Principe. Techniques SQL avancées. 1. Rappel des notions de base de données 2. Intégrité des données 3. Transactions

4.1 Principe. Techniques SQL avancées. 1. Rappel des notions de base de données 2. Intégrité des données 3. Transactions Techniques SQL avancées 4.1 Principe 1. Rappel des notions de base de données 2. Intégrité des données 3. Transactions 4.1 Principes 4.3 Sauvegarde (backup) 4.4 Journal (log) 4.5 Reprise suite à un incident

Plus en détail

Protocole MODBUS MAITRE ESCLAVE A ESCLAVE B ESCLAVE C

Protocole MODBUS MAITRE ESCLAVE A ESCLAVE B ESCLAVE C Protocole MODBUS Le protocole MODBUS consiste en la définition de trames d échange. MAITRE question réponse ESCLAVE A ESCLAVE B ESCLAVE C Le maître envoie une demande et attend une réponse. Deux esclaves

Plus en détail

Copyright (C) 1997-2007. JM Rodriguez. Tous droits réservés. Reproduction interdite par tous moyens sauf à des fins de citation.

Copyright (C) 1997-2007. JM Rodriguez. Tous droits réservés. Reproduction interdite par tous moyens sauf à des fins de citation. 1 Les Transactions Une transaction est une séquence d opérations sur un serveur. 1.1 Le concept Le principe s'inspire des transactions tout ou rien de l'époque primitive des bandes magnétiques sans l'utilisation

Plus en détail

Les Systèmes d Exploitation: Concepts et Programmation

Les Systèmes d Exploitation: Concepts et Programmation Les Systèmes d Exploitation: d Concepts et Programmation Samia Bouzefrane MCF en Informatique, CNAM samia.bouzefrane@cnam.fr http://cedric.cnam.fr/~bouzefra Samia Bouzefrane, Cours SYSTEME 1 Introduction

Plus en détail

Comment concevoir un ordinateur? Quelques questions à considérer

Comment concevoir un ordinateur? Quelques questions à considérer Comment concevoir un ordinateur? Quelques questions à considérer Unité d entrée Unité de traitement Unité de sortie Comment coder les données Entiers, réels, caractères Comment restituer les résultats

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

Systèmes d exploitation Gestion des processus

Systèmes d exploitation Gestion des processus Systèmes d exploitation Gestion des processus Didier Verna didier@lrde.epita.fr 5 décembre 2000 Table des matières Table des matières Généralités... 3 États d un processus... 4 Bloc de contrôle d un processus

Plus en détail

Réplication des données

Réplication des données Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance

Plus en détail

Modèles du parallélisme et Processeurs modernes

Modèles du parallélisme et Processeurs modernes Introduction Modèles du parallélisme et Processeurs modernes Le modèle classique du parallélisme est celui de l entrelacement. Il correspond à un modèle de la mémoire appelé modèle de le cohérence séquentielle

Plus en détail

NFP 121. Java et les Threads. Présentation : Thierry Escalarasse Mai 2007

NFP 121. Java et les Threads. Présentation : Thierry Escalarasse Mai 2007 NFP 121 Java et les Threads Présentation : Thierry Escalarasse Mai 2007 Plan du cour Présentation de la notion de Threads La classe Thread L interface Runnable Les états d un thread La Synchronisation

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores INTRODUCTION AUX SYSTEMES D EXPLOITATION TD2 Exclusion mutuelle / Sémaphores Exclusion mutuelle / Sémaphores - 0.1 - S O M M A I R E 1. GENERALITES SUR LES SEMAPHORES... 1 1.1. PRESENTATION... 1 1.2. UN

Plus en détail

Architecture Client/Serveur. andreu@lirmm.fr 1

Architecture Client/Serveur. andreu@lirmm.fr 1 Architecture Client/Serveur andreu@lirmm.fr 1 Qu'est-ce qu'un serveur? un «logiciel serveur» offre un service sur le réseau, le «serveur» est la machine sur laquelle s'exécute le logiciel serveur, le serveur

Plus en détail

Comment un ordinateur fonctionne Processeur

Comment un ordinateur fonctionne Processeur Comment un ordinateur fonctionne Processeur Les processeurs Cerveau de l ordinateur Règle flux d information par intermédiaire du bus Détermine puissance de l ordi (486, Pentium, ) Vitesse définit par

Plus en détail

Les Microprocesseurs partie2

Les Microprocesseurs partie2 Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI Electronique des Composants & Systèmes Les Microprocesseurs partie2 Cours de L1 - TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 5 Le langage assembleur (2): Pile, Procédures. Les Interruptions 3ème année L assembleur 8086 : la pile = structure de «rangement» de données

Plus en détail

Les processeurs. Les entrées-sorties

Les processeurs. Les entrées-sorties Les entrées-sorties La problématique des entrées sorties est la suivante : - Le processeur va vite, plus vite que des éléments mécaniques tel que l on trouve dans une imprimante, une souris, un clavier.

Plus en détail

PLAN. Synchronisation des Processus: Exclusion Mutuelle. Problème de synchronisation: Exemple. Spécification du Problème

PLAN. Synchronisation des Processus: Exclusion Mutuelle. Problème de synchronisation: Exemple. Spécification du Problème PLAN Synchronisation des Processus: Exclusion Mutuelle N.Hameurlain http://www.univ-pau.fr/~hameur Spécification du problème Section Critique () Exclusion Mutuelle Principe Propriétés Réalisation d exclusion

Plus en détail

Principes de fonctionnement des machines binaires

Principes de fonctionnement des machines binaires Principes de fonctionnement des machines binaires Cédric Herpson cedric.herpson@lip6.fr http://www-desir.lip6.fr/~herpsonc/pf1.htm Le contenu de ces transparents est basé sur les cours de Jean-Marie Rifflet

Plus en détail

Projet gestion d'objets dupliqués

Projet gestion d'objets dupliqués Projet gestion d'objets dupliqués Daniel Hagimont Daniel.Hagimont@enseeiht.fr 1 Projet Service de gestion d'objets dupliqués Mise en cohérence lors de la prise d'un verrou sur un objet Pas de verrous imbriqués

Plus en détail

Cours de Systèmes d Exploitation

Cours de Systèmes d Exploitation Licence d informatique Synchronisation et Communication inter-processus Hafid Bourzoufi Université de Valenciennes - ISTV Introduction Les processus concurrents s exécutant dans le système d exploitation

Plus en détail

Architectures Parallèles

Architectures Parallèles Architectures Parallèles Cours pour Ingénieur Préparé par Dr. Olfa Hamdi-Larbi ola_ola79@yahoo.fr Reçoit les signaux du contrôleur, cherche les données et les traite Instructions, Données à traiter et

Plus en détail

De l ordinateur au processus : rôle d un système

De l ordinateur au processus : rôle d un système De l ordinateur au processus : rôle d un système Introduction aux systèmes d exploitation Gaël Thomas Présentation du cours Contexte du cours : Introduire notre objet d étude : les systèmes d exploitation

Plus en détail

Systèmes de fichiers. Didier Verna

Systèmes de fichiers. Didier Verna 1/23 de fichiers didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/23 Table des matières 1 2 Structure des fichiers 3 Structure des répertoires 4 Protection et sécurité 4/23 Répondre aux problèmes

Plus en détail

Premiers Pas PREMIERS PAS. INSTALLATION et NAVIGATION. Copyright MAD-Environnement 2009-2015 Reproduction Interdite 1

Premiers Pas PREMIERS PAS. INSTALLATION et NAVIGATION. Copyright MAD-Environnement 2009-2015 Reproduction Interdite 1 PREMIERS PAS INSTALLATION et NAVIGATION 1 Copyright 2009-2015 par MAD-Environnement S.A.R.L. Tous droits réservés. Version du logiciel 2.0 Ce document est sujet à changement sans avertissement. Reconnaissance

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Architecture & Nouveautés du Core i7. Xpose Core i7 Guillaume Bedos

Architecture & Nouveautés du Core i7. Xpose Core i7 Guillaume Bedos Architecture & Nouveautés du Core i7 Xpose Core i7 Sommaire Définition Historique Rôle du microprocesseur Architecture d un microprocesseur Core i7 : Améliorations Cache HyperThreading IMC/QPI TurboBoost

Plus en détail

Systèmes concurrents

Systèmes concurrents Systèmes concurrents Philippe Quéinnec 14 septembre 2012 Systèmes concurrents 1 / 25 Deuxième partie L'exclusion mutuelle Systèmes concurrents 2 / 25 Isolation L'exclusion mutuelle Plan 1 Interférences

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Système d exploitation

Système d exploitation Chapitre 2 Système d exploitation 2.1 Définition et rôle Un ordinateur serait bien difficile à utiliser sans interface entre le matériel et l utilisateur. Une machine peut exécuter des programmes, mais

Plus en détail

Examen Corrigé NFP137 : Systèmes et applications concurrentes

Examen Corrigé NFP137 : Systèmes et applications concurrentes CONSERVATOIRE NATIONAL DES ARTS et METIERS Centre de Paris Examen Corrigé NFP137 : Systèmes et applications concurrentes 3 juillet 2007 Exercice 1 : Gestion des ressources : L algorithme du banquier. Lorsqu

Plus en détail

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1 2 ème Année RENNES 2003-2004 TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1. OBJECTIF Il s agit de concevoir un processeur simple, de le simuler et de l implanter dans un composant

Plus en détail

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement Objectifs : À la fin de cette unité, vous connaîtrez le fonctionnement de l'unité centrale de traitement d'un ordinateur. Pour y arriver, vous devrez atteindre les objectifs suivants : - décrire les différentes

Plus en détail

Corrigé de l examen de systèmes opératoires Module Synchronisation des processus

Corrigé de l examen de systèmes opératoires Module Synchronisation des processus Corrigé de l examen de systèmes opératoires Module Synchronisation des processus 2ième Année Informatique et Mathématiques Appliquées 17 Novembre 1999 1 Les sémaphores 1. Donner la définition d un sémaphore

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

Windows NT 4.0. Yacine BELLIK. IUT d Orsay Université Paris XI

Windows NT 4.0. Yacine BELLIK. IUT d Orsay Université Paris XI Windows NT 4.0 Yacine BELLIK IUT d Orsay Université Paris XI 1 2 Comparaison des 3 systèmes Windows 95 Windows NT Workstation Windows NT Server 3 Windows 95 Compatibilité avec le matériel existant Compatibilité

Plus en détail

Résumé du chapitre 3 Synchronisation entre processus : de producteur/consommateur aux sémaphores

Résumé du chapitre 3 Synchronisation entre processus : de producteur/consommateur aux sémaphores Résumé du chapitre 3 Synchronisation entre processus : de producteur/consommateur aux sémaphores Jacques Mossière 22 septembre 2008 1 Introduction Nous étudions dans ce chapitre la réalisation des processus

Plus en détail

Introduction à la programmation concurrente

Introduction à la programmation concurrente Introduction à la programmation concurrente Exclusion mutuelle par attente active Yann Thoma Reconfigurable and Embedded Digital Systems Institute Haute Ecole d Ingénierie et de Gestion du Canton de Vaud

Plus en détail

Modèle Client-Serveur Partage du serveur entre clients

Modèle Client-Serveur Partage du serveur entre clients Modèle Client-Serveur Partage du serveur entre clients Un serveur peut servir plusieurs clients Vu d un client particulier client requête réponse serveur Vu du serveur Gestion des requêtes (priorité) Exécution

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

La programmation concurrente

La programmation concurrente La programmation concurrente Jean-Ferdy Susini Maître de Conférences - CNAM Département Informatique Sources : Android Developpers, Wikipedia Paris, 06/05/2015 Architecture matérielle 2 Considérons l architecture

Plus en détail

EX4C Systèmes d exploitation. Séance 6 Synchronisation

EX4C Systèmes d exploitation. Séance 6 Synchronisation EX4C Systèmes d exploitation Séance 6 Synchronisation Sébastien Combéfis vendredi 21 novembre 2014 Ce(tte) œuvre est mise à disposition selon les termes de la Licence Creative Commons Attribution Pas d

Plus en détail

Le matériel : architecture des ordinateurs

Le matériel : architecture des ordinateurs Chapitre 6 Le matériel : architecture des ordinateurs Von Neumann rédige en 1945 un texte d une dizaine de pages dans lequel il décrit les plans d une nouvelle machine, l EDVAC (Electronic Discrete Variable

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

Chapitre 4 : Exclusion mutuelle

Chapitre 4 : Exclusion mutuelle Chapitre 4 : Exclusion mutuelle Pierre Gançarski Juillet 2004 Ce support de cours comporte un certain nombre d erreurs : je décline toute responsabilité quant à leurs conséquences sur le déroulement des

Plus en détail

Cours 2 Microprocesseurs

Cours 2 Microprocesseurs 4//2 Cours 2 Microprocesseurs Jalil Boukhobza LC 26 boukhobza@univ-brest.fr Chemin de données Font l objet de ce cours: Les portes logiques et circuits combinatoires Le traitement de quelques opérations

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Année 2008-2009. Les threads Java. Nicolas Baudru mél : nicolas.baudru@esil.univmed.fr page web : nicolas.baudru.perso.esil.univmed.

Année 2008-2009. Les threads Java. Nicolas Baudru mél : nicolas.baudru@esil.univmed.fr page web : nicolas.baudru.perso.esil.univmed. Année 2008-2009 Les threads Java Nicolas Baudru mél : nicolas.baudru@esil.univmed.fr page web : nicolas.baudru.perso.esil.univmed.fr 1 Présentation du problème Revenons quelques instants à nos animaux.

Plus en détail

Programme accédant et/ou modifiant des données persistantes (fichier ou BD) avec propriétés :

Programme accédant et/ou modifiant des données persistantes (fichier ou BD) avec propriétés : Transaction réservation(date, nbplace) select reste into r from RESERVATION where dateresa=:date si (r >= nbplace) alors update RESERVATION set reste=reste-nbplace where dateresa=:date éditer-place(date,

Plus en détail

Architecture serveur de pages (2) Bilan architecture serveur de pages. Architecture multi-serveur. Pertes de mise à jour

Architecture serveur de pages (2) Bilan architecture serveur de pages. Architecture multi-serveur. Pertes de mise à jour Introduction Chapitre 5. Implémentation des SGBDO 1 architectures client/serveur 2 concurrence, pannes 3 Quelques SGBDRO 4 Quelques SGBDOO années 80 : serveur : BD client : applications et langages appel

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

Les sémaphores et leur implémentation

Les sémaphores et leur implémentation Rappel :Le concept de sémaphore Un sémaphore est une variable entière partagée. Sa valeur est positive ou nulle et elle est uniquement manipulable à l aide de deux opérations wait(s) et signal(s), où s

Plus en détail

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Les Entrées et Sorties: Programmées, interruptions, et DMA GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Entrées-sorties Programmées Par interruptions Le

Plus en détail

synchronisation et communication entre processus Synchronisation et communication entre processus

synchronisation et communication entre processus Synchronisation et communication entre processus 1 Synchronisation et communication entre processus Accès à des ressources communes 2 Exemple: compte bancaire dont montant en A sur disque programme pour ajouter 100: lire(n,a) N := N+100 écrire(n,a) 2

Plus en détail

Cours client-serveur Web : Java et RMI (Remote Method Invocation)

Cours client-serveur Web : Java et RMI (Remote Method Invocation) Cours client-serveur Web : Java et RMI (Remote Method Invocation) 1 Java: Rappel sur les threads Cycle de vie d un thread (1) Né -> prêt appel de la méthode start du thread Prêt Exécution Distribution

Plus en détail