Mémoire virtuelle. Généralités

Dimension: px
Commencer à balayer dès la page:

Download "Mémoire virtuelle. Généralités"

Transcription

1 Mémoire virtuelle Généralités La pagination pure - Conversion d adresses virtuelles en adresses physiques - Table des pages à plusieurs niveau et table inversée - Algorithmes de remplacement de page - Problèmes de l écroulement du système - Retour sur instruction Segmentation / pagination Cas d UNIX et de Linux Cas de Windows Chapitre 9. Généralités Le but de la mémoire virtuelle est de permettre l exécution de programmes dont la taille excède celle de la mémoire réelle. Il y a deux types d adresses dans les systèmes implantant la mémoire virtuelle : Celles référencées par les processus (adresses virtuelles ou logiques), Celles de la mémoire physique (adresses physiques ou réelles). L espace d adressage virtuel d un processus = { adresses virtuelles que le processus peut référencer} Sa taille maximale dépend de l organisation de l espace virtuel (>> à celle de la mémoire physique). Chapitre 9.

2 Généralités () D une manière générale, l espace d adressage est structuré en blocs de : mêmes tailles (pages-> pagination) ou tailles différentes (segments->segmentation). Les deux organisations peuvent être combinées : segment = {pages} Le format de l adresse virtuelle est : (numéro de page, déplacement dans la page) pour la pagination; (numéro de segment, déplacement dans le segment) pour la segmentation; (numéro de segment, numéro de page, déplacement dans la page) pour la segmentation/pagination. Chapitre 9. Généralités () Exemple : supposons que l adresse virtuelle (b, d) est sur bits, n bits pour d : Le nombre maximal de blocs que peut contenir l espace virtuel : -n La taille maximale d un bloc : n n => fragmentation interne et table des blocs n => fragmentation interne et table des blocs La table des blocs d un processus indique quels sont les blocs en mémoire. Elle contient une entrée pour chaque bloc de l espace virtuel du processus. (bit de présence, adresse physique du début du bloc,.). L adresse de la table des blocs fait partie du contexte du processus à sauver ou à restaurer lors du changement de contexte (un registre). Chapitre 9.

3 Généralités () Il faut notamment : Un mécanisme de conversion d adresses virtuelles rapide. Une politique de remplacement de blocs => moins de défaut de blocs. Chapitre 9.5 La pagination pure La mémoire virtuelle et la mémoire physique sont structurées en unités d allocations (pages pour la mémoire virtuelle et cases pour la mémoire physique). La taille d une page est fixe et égale à celle d une case. Elle varie entre 5 octets et 8 Ko. Il n y a pas de fragmentation externe car toutes les pages sont de même taille. Par contre, il peut y avoir une fragmentation interne si la dernière page de l espace d adressage logique n est pas pleine. Chapitre 9.6

4 Exemple Soit un programme de 6 Ko sur une machine Ko de mémoire physique. Son espace d adressage virtuel est composé de 6 pages de Ko. La mémoire physique est structurée en 8 cases (cadres) de Ko. Espace d'adressage virtuel Mémoire physique 6 5 Chapitre 9. Conversion d adresses virtuelles Adresse virtuelle = (numéro de page, déplacement dans la page). Les adresses virtuelles référencées par l instruction en cours d exécution doivent être converties en adresses physiques. La correspondance entre les pages et les cases est mémorisée dans une table appelée table des pages. Le nombre d entrées dans la table est égal au nombre de pages virtuelles. La table des pages d un processus doit être (en totalité ou en partie) en mémoire centrale lors de l exécution du processus. Elle est nécessaire pour la conversion des adresses virtuelles en adresses physiques. Chaque entrée de la table des pages est composée de plusieurs champs, notamment : Le bit de présence Le bit de référence (R) Les bits de protection Le bit de modification (M) Le numéro de case correspondant à la page son emplacement sur disque Chapitre 9.8

5 Conversion d adresses virtuelles () Exemple Supposons que l adresse virtuelle est sur 6 bits : (numéro de page ( bits), déplacement dans la page ( bits)). La conversion est réalisée en examinant l entrée dans la table des pages correspondant au numéro de page. Si le bit de présence est à, la page n est pas en mémoire, il faut alors lancer son chargement en mémoire. Sinon, on détermine l adresse physique en recopiant dans : les bits de poids le plus fort le numéro de case () correspondant au numéro de page () et les bits de poids le plus faible, les bits de poids le plus faible de l adresse virtuelle. Chapitre 9.9 Conversion d adresses virtuelles () Exemple (suite) L adresse virtuelle 896 ( ) est convertie en adresse physique 58 ( ). Adresse virtuelle Table des pages 5 Adresse physique Adresse physique Chapitre 9. 5

6 Conversion d adresses virtuelles () Le MMU Cette conversion d adresse est effectuée par un composant matériel du processeur le MMU : Memory Management Unit (MMU). Le MMU vérifie si l adresse virtuelle reçue correspond à une adresse en mémoire physique (en consultant la table des pages). Si c est le cas, le MMU transmet sur le bus de la mémoire l adresse réelle, sinon il y a un défaut de page. Un défaut de page provoque un déroutement (trap) dont le rôle est de ramener à partir du disque la page manquante référencée (l unité de transfert est la page). Chapitre 9. Conversion d adresses virtuelles (5) Le MMU Chapitre 9. 6

7 Conversion d adresses virtuelles (6) MMU avec mémoire associative Pour accélérer la translation d adresse, le MMU est doté d un composant, appelé mémoire associative, composé d un petit nombre d entrées (8 à ). Ce composant appelé aussi TLB (Translation Lookaside Buffers) contient des informations sur les dernières pages référencées. Chaque entrée est composée de : Un bit de validité Un numéro de page virtuelle Un bit de modification (M) Deux bits de protection Un numéro de case RW R X 8 RW 9 9 RW 6 9 R X 5 R X 5 86 RW 86 RW 5 Chapitre 9. Conversion d adresses virtuelles () MMU avec mémoire associative Lorsqu une adresse virtuelle est présentée au MMU, il contrôle d abord si le numéro de la page virtuelle est présent dans la mémoire associative (en le comparant simultanément à toutes les entrées). S il le trouve et le mode d accès est conforme aux bits de protection, le numéro de case est pris directement de la mémoire associative (sans passer par la table des pages). Si le numéro de page est présent dans la mémoire associative mais le mode d accès est non conforme, il se produit un défaut de protection. Si le numéro de page n est pas dans la mémoire associative, le MMU accède à la table des pages à l entrée correspondant au numéro de page. Si le bit de présence de l entrée trouvée est à, le MMU remplace une des entrées de la mémoire associative par l entrée trouvée. Sinon, il provoque un défaut de page. Chapitre 9.

8 A Début Mémoire Pleine? Oui UCT accède au TLB Non Remplacement de page Page dans TLB? Oui Non Accès à la table de pages Transfert de la page du disque vers la mémoire A Non Page en Mémoire? Mise à jour de la table de pages Gestionnaire de fautes de page Oui Mettre à jour TLB UCT génère l adresse physique Chapitre 9.5 Conversion d adresses virtuelles (8) MMU avec mémoire associative Supposons qu il faille ns pour accéder à la table des pages et ns pour accéder à la mémoire associative. Si la fraction de références mémoire trouvées dans la mémoire associative (taux d impact) est s, le temps d accès moyen est : s * + (-s) *. Chapitre 9.6 8

9 Table des pages à plusieurs niveaux La taille de la table des pages peut être très grande : entrées (plus d million) pour un adressage virtuel sur bits et des pages de Ko. Pour éviter d avoir des tables trop grandes en mémoire, de nombreux ordinateurs utilisent des tables des pages à plusieurs niveaux. Par exemple, une table des pages à deux niveaux, pour un adressage sur bits et des pages de Ko, est composée 5 tables de entrées. Il est ainsi possible de charger que les tables nécessaires. Dans ce cas, une adresse virtuelle de bits est composée de trois champs : un pointeur sur la table du er niveau ( bits), un pointeur sur une table du nd niveau ( bits) et un déplacement dans la page ( bits). Chapitre 9. Table des pages à deux niveaux Chapitre 9.8 9

10 Table des pages inversée Chapitre 9.9 Algorithmes de remplacement de page A la suite d un défaut de page, le système d exploitation doit ramener en mémoire la page manquante à partir du disque. S il n y a pas de cases libres en mémoire, il doit retirer une page de la mémoire pour la remplacer par celle demandée. Si la page à retirer a été modifiée depuis son chargement en mémoire, il faut la réécrire sur le disque. Quelle est la page à retirer de manière à minimiser le nombre de défauts de page? Le choix de la page à retirer peut se limiter aux pages du processus qui a provoqué le défaut de page (allocation locale) ou à l ensemble des pages en mémoire (allocation globale). En général, l allocation globale produit de meilleurs résultats que l allocation locale. Ces algorithmes mémorisent les références passées aux pages. Le choix de la page à retirer dépend des références passées. Chapitre 9.

11 Algorithme aléatoire Critère : choisir au hasard une page victime (à retirer de la mémoire) Facile Version locale et globale Utilisé pour des comparaisons entre méthodes Chapitre 9. Algorithme optimal (BELADY) Critère : remplacer la page qui sera référencée le plus tard possible dans le futur Irréalisable Version locale et globale Intérêt pour faire des études analytiques comparatives Exemple avec cadres Nombre d'accès: Fautes de page: 9 (5%) Chapitre 9.

12 Algorithme FIFO Critère : la page dont le temps de résidence est le plus long Implémentation facile : pages résidentes en ordre FIFO on expulse la première Ce n est pas une bonne stratégie : Son critère n est pas fondé sur l utilisation de la page Anomalie de Belady On peut rencontrer des exemples où en augmentant le nombre de cadres on augmente le nombre de défauts de page au lieu de le diminuer. Chapitre 9. Exemple avec cadres Nombre d'accès: Fautes de page: 5 (5%) Chapitre 9.

13 Chapitre 9.5 Anomalie de Belady Nombre d'accès: Fautes de page: 5 (5%) Exemple avec cadres Chapitre 9.6 Nombre d'accès: Fautes de page: 6 (8%) Anomalie de Belady () Exemple avec cadres

14 Algorithme LRU Critère : page résidente la moins récemment utilisée Basé sur le principe de localité : une page a tendence à être réutilisée dans un futur proche. Difficile à implémenter sans support matériel Chapitre 9. Comment implémenter LRU? Mémoriser pour chaque page en mémoire la date de la dernière référence. Vieillissement : Un registre de n bits est associé à chaque page, Le bit le plus significatif est mis à à chaque référence Régulièrement, on décale vers la droite les bits de ce registre, On choisit la page dont la valeur est la plus petite Utilisation d une pile : Ajouter ou déplacer, en sommet de pile, le numéro de la page référencée, On remplace la page située au fond de la pile. Chapitre 9.8

15 Exemple avec cadres Nombre d'accès: Fautes de page: (6%) Chapitre 9.9 Algorithme de l horloge (seconde chance) Approximation de LRU Les pages en mémoire sont mémorisées dans une liste circulaire en forme d horloge. On a un indicateur sur la page la plus ancienne. Lorsqu un défaut de page se produit, les pages sont examinées, une par une, en commançant par celle pointée par l indicateur. La première page rencontrée ayant son bit de référence R à est remplacée. Le bit R de la page ajoutée est à. Si le bit R d une page examinée est différent de, il est mis à. Une variante de cet algorithme, tient compte du bit de modification M. Chapitre 9. 5

16 Chapitre 9. Performance moyenne des algorithmes Optimal LRU Horloge FIFO Aléatoire Chapitre 9. 6

17 Quel est le nombre de cases allouées à un processus? Allouer un même nombre de cases mémoire à chaque processus. Par exemple, si la mémoire totale fait pages et qu il y a cinq processus, chaque processus recevra pages. Allouer les cases proportionnellement aux tailles des programmes ou en tenant compte des priorités. L architecture impose un nombre minimum. L allocation des cases peut se faire lors du chargement ou à la demande, au cours de l exécution. Working set (espace de travail) : W(t, ) est l'ensemble des pages qui ont fait l'objet d'au moins une référence entre le temps t- et t. On conserve en mémoire les pages référencées entre t et t-. Cet espace de travail ne doit pas excéder une certaine limite. Chapitre 9. Problème de l écroulement du système Le système passe plus de temps à traiter les défauts de page qu à exécuter des processus. Si le nombre de processus est trop grand et l espace propre à chacun sera insuffisant, ils passeront leur temps à gérer des défauts de pages. On peut limiter le risque d écroulement en surveillant le nombre de défauts de page provoqués par un processus. Si un processus provoque trop de défauts de pages (au-dessus d une limite supérieure) on lui allouera plus de pages ; au-dessous d une limite inférieure, on lui en retirera. S il n y a plus de cases disponibles et trop de défauts de pages, on devra suspendre un des processus. Chapitre 9.

18 Problème de l écroulement du système () Chapitre 9.5 Retour sur instruction Sur la plupart des processeurs, les instructions se codent sur plusieurs opérandes. Si un défaut de page se produit au milieu d une instruction, le processeur doit revenir au début de l instruction initiale, avant de lancer le chargement de la page manquante en mémoire. Ce retour sur instruction n est possible qu avec l aide du matériel. Chapitre 9.6 8

19 Segmentation/pagination Dans un système paginé, l espace d adressage virtuel d un processus est à une dimension. Or en général, un processus est composé d un ensemble d unités logiques : les différents codes : le programme principal, les procédures, les fonctions bibliothèques ; Les données ; Les piles d exécution. On peut associer à chaque unité logique un espace d adressage (un segment). Chapitre 9. Segmentation/pagination () L espace d adressage d un processus est composé d un ensemble de segments. Ces segments sont de tailles différentes (fragmentation externe). La segmentation facilite l édition de liens, le partage entre processus de segments de données ou de codes. La segmentation peut être combinée avec la pagination : Chaque segment est composé d un ensemble de pages. Les adresses virtuelles sont des triplets : (numéro du segment, numéro de page, déplacement dans la page) Chapitre 9.8 9

20 Cas d UNIX Les premiers systèmes UNIX utilisaient la technique de va-et-vient. Avant l exécution, un processus est entièrement chargé en mémoire. S il n y a pas assez de place, un ou plusieurs processus sont transférés sur le disque. Le choix du processus à transférer sur le disque dépend essentiellement de trois facteurs : l état bloqué ou prêt, la priorité et le temps de résidence en mémoire. Toutes les quelques secondes, le permuteur (processus de pid ) examine l état des processus transférés sur le disque pour voir si certains d entre eux sont devenus prêts. Si c est le cas, il choisit celui qui est resté trop longtemps sur le disque pour le transférer en mémoire centrale. Cette procédure est répétée jusqu à ce que : il n y ait plus de processus prêts sur le disque ou tous les processus sont nouvellement chargés et il n y a pas assez d espace mémoire. Chapitre 9.9 Cas d UNIX () Le permuteur (swapper ou chargeur) mémorise, dans deux listes chaînées, les espaces libres en mémoire et sur le disque. La stratégie d allocation utilisée est le premier ajustement (première zone libre suffisamment grande). La pagination à la demande a été introduite dans les systèmes UNIX par Berkeley (depuis BSD. et System V). Seules les pages nécessaires à l exécution sont ramenées en mémoire centrale. Le voleur de pages (processus qui exécute l algorithme de remplacement de pages) est réveillé périodiquement ( seconde) pour voir si le nombre de cases libres en mémoire est au moins égal à un seuil min. Si le nombre de cases libres en mémoire est inférieur à min, le Voleur de pages transfère des pages sur le disque jusqu à ce que max cases soient disponibles. Sinon, il se remet au sommeil. Chapitre 9.

21 Cas d UNIX () Pour le choix des pages à transférer, le voleur de page utilise une version améliorée de l algorithme de l horloge. Chaque case est dotée d un bit de référence R qui est mis à à chaque référence. Il parcourt les pages en mémoire et teste leurs bits de référence. S il est à alors le Voleur de page incrémente une variable «âge» associée à la page, sinon le bit de référence est mis à zéro. Lorsque l âge dépasse une valeur donnée, la page est placée dans l état disponible pour le déchargement. Chapitre 9. Cas d UNIX (5) Mémoires virtuelles et mémoire physique Chapitre 9.

22 Cas d UNIX (6) Table des pages #cadre Age Copie En Ecriture M R P Protection Table des cadres (État de la mémoire) État du cadre #Ref Périphérique numéro block Pointeur Entrée suivante Chapitre 9. Cas de Linux Chaque processus sur une machine de -bit a GB d espace d adressage virtuel, le GB restant est réservé aux tables des pages et certaines données du système d exploitation. L espace d adressage est composé d un ensemble de régions. Chaque région est un ensemble de pages contiguës. Par exemple, le segment de code est une région. Allocation d espace par subdivision Table des pages à niveaux Chapitre 9.

23 Cas de Linux () La mémoire centrale est gérée comme suit : Initialement, la mémoire est composée d une seule zone libre. Lorsqu une demande d allocation arrive, la taille de l espace demandé est arrondie à une puissance de. La zone libre initiale est divisée en deux. Si la première est trop grande, elle est, à son tour, divisée en deux et ainsi de suite... Sinon, elle est allouée au demandeur. Toutes les zones ont des tailles qui sont des puissances de deux. Le gestionnaire de la mémoire utilise un tableau qui contient des têtes de listes. Le premier élément du tableau contient la tête de la liste des zones de taille. Le deuxième élément contient la tête de la liste des zones de taille Cet algorithme conduit vers une importante fragmentation interne. Les espaces non utilisés (de la fragmentation interne) sont récupérés et gérés différemment. Lors de la libération de l espace, les zones contiguës de même taille sont regroupées en une seule zone. Chapitre 9.5 Cas de Linux () Chapitre 9.6

24 Cas de Linux () Comme dans UNIX, un démon se charge de maintenir au moins un certain nombre de pages libres en mémoire. Il vérifie périodiquement ( seconde) ou après une forte allocation d espace, l espace disponible. Si l espace disponible devient insuffisant, il libère certaines cases (pages) en prenant soin de recopier sur disque celles qui ont été modifiées (l algorithme de l horloge). Chapitre 9. Cas de Linux (5) Adresse virtuelle Chapitre 9.8

25 Windows Dans Windows, chaque processus a un espace d adressage virtuel ( GB). Une adresse virtuelle est sur bits (ou 6 bits). L espace d adressage virtuel est composé de pages contiguës (pas de segmentation). La taille d une page est de Ko sur le Pentium. Lorsqu on lance un processus, aucune de ces pages n est en mémoire. Les pages sont chargées dynamiquement (défauts de page). Chaque processus a un espace de travail (pages du processus chargées en mémoire). Si un défaut de page se produit et l espace de travail du processus fauteur est inférieur à une certaine limite, la page est chargée en mémoire. Elle est donc ajoutée à l espace de travail du processus. Par contre, si un défaut de page se produit et l espace de travail du processus fauteur est supérieur à une certaine limite, une page parmi celles de l espace de travail du processus est remplacée par la nouvelle page (algorithme local d allocation). Chapitre 9.9 Windows () Si le système constate qu un processus provoque beaucoup plus de défauts de page que les autres, il peut augmenter la taille limite de l espace de travail du processus. Toutes les secondes, un processus léger démon vérifie s il y a suffisamment de pages libres. Si c est le cas, il retire certaines pages. Le choix des pages à retirer dépend de plusieurs paramètres : les états des processus en mémoire, les tailles de leurs espaces de travail, Chapitre 9.5 5

26 Windows () Chapitre 9.5 Hiérarchie de mémoire Hiérarchie de mémoires Registres Cache Mémoire principale Mémoire de réserve Mémoire de masse Chapitre 9.5 6

27 Mémoire cache La mémoire cache est une mémoire à temps d accès très court ( ns). Elle coûte plus chère. Le temps d accès à la mémoire principale est ns. La mémoire cache est placée entre le processeur et la mémoire centrale. Dans un système à pagination, lorsqu une une adresse virtuelle est référencée, le système examine si la page est présente dans le cache. Si c est le cas, l adresse virtuelle est convertie en adresse physique. Sinon, le système localise la page puis la recopie dans le cache. Le but du cache est de minimiser le temps d accès moyen. Temps d accès moyen = temps d accès + taux d échec * temps de traitement de l échec Chapitre 9.5 Exercice Caractéristiques du système : Mémoire physique de 6 mots de 8 bits Taille d une page = mots Table des pages à deux niveaux: Adresse virtuelle sur 6 bits : bits (niv. ), bits (niv. ), bits (décalage) Une entrée dans la table des pages sur 8 bits: - bits de contrôle : bit de présence, bit de référence (,) si bit de présence = et bit de référence =, la page est dans la zone de ««swap» - 6 bits pour l adresse Deux processus P et P sont en mémoire. La table de premier niveau de P commence à La table de premier niveau de P commence à 5. Supposez que l état courant de la mémoire est : Chapitre 9.5

28 Chapitre 9.55 Chapitre

29 Chapitre 9.5 9

LA mémoire virtuelle est une technique qui permet d exécuter des programmes

LA mémoire virtuelle est une technique qui permet d exécuter des programmes Chapitre Mémoire virtuelle LA mémoire virtuelle est une technique qui permet d eécuter des programmes dont la taille ecède la taille de la mémoire réelle. L espace d adressage d un processus, généré par

Plus en détail

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget Julien Forget Université Lille 1 École Polytechnique Universitaire de Lille Cité Scientifique 59655 Villeneuve d Ascq GIS 3 2011-2012 1 / 46 Rôle du gestionnaire de mémoire Le gestionnaire de mémoire a

Plus en détail

La mémoire. Polytech Paris-Sud Cycle ingénieur de la filière étudiant. Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri.

La mémoire. Polytech Paris-Sud Cycle ingénieur de la filière étudiant. Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri. La mémoire Polytech Paris-Sud Cycle ingénieur de la filière étudiant Louis Mandel Université Paris-Sud 11 Louis.Mandel@lri.fr année 2012/2013 Aspects matériels de la mémoire Types de mémoires Type Accès

Plus en détail

Gestion des processus / Gestion de la mémoire

Gestion des processus / Gestion de la mémoire Gestion des processus / Gestion de la mémoire Alexis Lechervy d après un cours de Jacques Madelaine Université de Caen A. Lechervy (Université de Caen) Gestion des processus / Gestion de la mémoire 1 /

Plus en détail

Gestion de la mémoire centrale Allocation de la mémoire physique. Joëlle Delacroix NSY103 1

Gestion de la mémoire centrale Allocation de la mémoire physique. Joëlle Delacroix NSY103 1 Gestion de la mémoire centrale Allocation de la mémoire physique Joëlle Delacroix NSY13 1 Processeur Adressage de la mémoire centrale Données Adresse Commandes Cellule mémoire mémorisant 1 bit lec B u

Plus en détail

Partie 7 : Gestion de la mémoire

Partie 7 : Gestion de la mémoire INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases

Plus en détail

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire

GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire GIF-1001 Ordinateurs: Structure et Applications Solutions : La gestion de la mémoire 1. Décrivez, pour l allocation contiguë de mémoire avec partitions à taille variables pour placer des processus en mémoire,

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Marc Pouzet ENS Cours L3 Systèmes et Réseaux 25 mai 2015 Aspects matériels de la mémoire Types de mémoires 1 Type Accès Vitesse Persistance Domaine d utilisation Registre lecture-écriture

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager

Plus en détail

Systèmes d'exploitation Chapitre III. Gestion de la Mémoire

Systèmes d'exploitation Chapitre III. Gestion de la Mémoire Systèmes d'exploitation Chapitre III Gestion de la Mémoire 1 Objectifs Organisation de la mémoire principale : Savoir quelles zones sont libres et quelles zones sont utilisées. Règles d'allocation : qui

Plus en détail

Acc. 5 6 7 0 6 1 6 2 0 1 5 1 0 7 0 6 7 5 6 0 C1 5 C2 C3 Déf.

Acc. 5 6 7 0 6 1 6 2 0 1 5 1 0 7 0 6 7 5 6 0 C1 5 C2 C3 Déf. E 7 La mémoire sous Linux Exercice 1 : MMU a) La MMU est capable de traduire les adresses physiques en adresses logiques paginées. Aussi, grâce à un bit de validation, il devient possible de ne stocker

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

Gestion de la mémoire. Abdelouahed Gherbi Hiver 2014

Gestion de la mémoire. Abdelouahed Gherbi Hiver 2014 Gestion de la mémoire Abdelouahed Gherbi Hiver 2014 1 Plan Introduction Systèmes monoprogramés Protection Relocation Va-et-vient (Swapping) Systèmes multiprogrammés Partition fixes Partition variables

Plus en détail

Mémoire virtuelle. Abdelouahed Gherbi Hiver 2014

Mémoire virtuelle. Abdelouahed Gherbi Hiver 2014 Mémoire virtuelle Abdelouahed Gherbi Hiver 2014 1 Plan Introduction Pagination Pagination à la demande Algorithme de remplacement de pages Écroulement 2 Mémoire virtuelle Introduction Technique qui permet

Plus en détail

La gestion de la mémoire

La gestion de la mémoire La gestion de la mémoire 1. Rôle Le gestionnaire de mémoire est un sous-ensemble du système d exploitation. Son rôle est de partager la mémoire entre l O.S. et les diverses applications. Le terme «mémoire»

Plus en détail

Plan INF 227. Gestion Mémoire. B. Dupouy. Gestion mémoire. Gestion mémoire

Plan INF 227. Gestion Mémoire. B. Dupouy. Gestion mémoire. Gestion mémoire INF 227 Gestion Mémoire B. Dupouy Plan Allocation contigüe!partitions de taille fixe!partitions de taille variable -!gestions des trous? (compactage, ramasse miettes) -!stratégies de placement (Worst fit,

Plus en détail

07 - Mémoire. Morgan Barbier morgan.barbier@unicaen.fr L2 S4 2012/2013

07 - Mémoire. Morgan Barbier morgan.barbier@unicaen.fr L2 S4 2012/2013 07 - Mémoire Morgan Barbier morganbarbier@unicaenfr L2 S4 2012/2013 1 Introduction Problèmatique Multitâches : L OS moderne permet d exécuter plusieurs tâches en même temps Chacune de ses tâches possèdent

Plus en détail

Examen Corrigé NFP137 : Systèmes et applications concurrentes

Examen Corrigé NFP137 : Systèmes et applications concurrentes CONSERVATOIRE NATIONAL DES ARTS et METIERS Centre de Paris Examen Corrigé NFP137 : Systèmes et applications concurrentes 3 juillet 2007 Exercice 1 : Gestion des ressources : L algorithme du banquier. Lorsqu

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Rappels Le CPU accède à la mémoire RAM en lisant des mots de 16, 32, 64, voire 128 bits (2, 4, 8, 16 octets). Chaque octet de 8 bits est rangé dans une «case» de la mémoire. Chaque

Plus en détail

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU.

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU. principale Structure Fonctionnement Accès MÉMOIRE PRINCIPALE BUS SYSTÈME DD Instructions MMU TLB Unité de de Unité de de Traitement Données Décodeur PC ALU Unité Flottante Registres Von Neumann vs. Harvard

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université

Systèmes d Exploitation - ENSIN6U3. Aix-Marseille Université Systèmes d Exploitation - ENSIN6U3 Gestion de la mémoire Leonardo Brenner 1 Jean-Luc Massat 2 1 Leonardo.Brenner@univ-amu.fr 2 Jean-Luc.Massat@univ-amu.fr Aix-Marseille Université Faculté des Sciences

Plus en détail

LA GESTION DE LA MEMOIRE

LA GESTION DE LA MEMOIRE CHAPITRE 5 : LA GESTION DE LA MEMOIRE Objectifs spécifiques Connaître le principe de gestion de mémoire en monoprogrammation Connaître le principe de gestion de mémoire en multiprogrammation Connaître

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus Plan

partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus Plan 2 ème LST Info&Miage partie en parallèle : Programmation système et réseau du point de vue «Multiprocessus» Chapitre : Introduction à la Concurrence entre processus & Exclusion Mutuelle Chapitre 2 : Coopération

Plus en détail

Mémoire virtuelle. 1. Notions de base. 2. Historique. 3. Support Matériel. 4. Etude de cas : 4.3BSD

Mémoire virtuelle. 1. Notions de base. 2. Historique. 3. Support Matériel. 4. Etude de cas : 4.3BSD Mémoire virtuelle 1. Notions de base 2. Historique 3. Support Matériel 4. Etude de cas : 4.3BSD Pagination, Gestion du swap 5. Les nouveaux système de pagination : 4.4BSD - SVR4 Notions de base Le swapping

Plus en détail

Partie 6 : Ordonnancement de processus

Partie 6 : Ordonnancement de processus INF3600+INF2610 Automne 2006 Partie 6 : Ordonnancement de processus Exercice 1 : Considérez un système d exploitation qui ordonnance les processus selon l algorithme du tourniquet. La file des processus

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

Gestion de la mémoire par pages. Plan du chapitre. Motivation

Gestion de la mémoire par pages. Plan du chapitre. Motivation Gestion de la mémoire par pages Plan du chapitre Motivation Traduction dynamique d adresses par pagination Généralités sur la mise en œuvre Comportement des programmes Remplacement de pages Gestion globale

Plus en détail

GESTION DE LA MEMOIRE

GESTION DE LA MEMOIRE Chapitre 7 GESTION DE LA MEMOIRE Pour pouvoir utiliser un ordinateur en multiprogrammation, le SE charge plusieurs processus en mémoire centrale (MC). La façon la plus simple consiste à affecter à chaque

Plus en détail

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale?

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? Hiérarchie mémoire Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? 6. 1 Tous les programmes que l on exécute et toutes les données auxquelles on accède doivent être «chargés»

Plus en détail

Chap. III : Le système d exploitation

Chap. III : Le système d exploitation UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Le système d exploitation (ou O.S. de l anglais Operating System ) d un ordinateur est le programme qui permet d accéder

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Plus encore que la gestion du processeur, la gestion de la ressource mémoire est un point fondamental pour les performances globales de l'ordinateur. Le système d'exploitation doit

Plus en détail

Les systèmes d exploitation. Gestion de la mémoire

Les systèmes d exploitation. Gestion de la mémoire Les systèmes d exploitation Gestion de la mémoire 1 Gestion de la mémoire - Systèmes qui déplacent les processus entre la mémoire principale et le disque dur (va et vient et pagination). - Ceux qui ne

Plus en détail

Logiciel de base. Première année ENSIMAG

Logiciel de base. Première année ENSIMAG Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

Système de Gestion de Fichiers

Système de Gestion de Fichiers Chapitre 2 Système de Gestion de Fichiers Le système de gestion de fichiers est un outil de manipulation des fichiers et de la structure d arborescence des fichiers sur disque et a aussi le rôle sous UNIX

Plus en détail

Systèmes d exploitation Gestion des fichiers. Catalin Dima

Systèmes d exploitation Gestion des fichiers. Catalin Dima Systèmes d exploitation Gestion des fichiers Catalin Dima 1 Problématique Certains processus doivent stocker/avoir accès à une très grande quantité de mémoire Parfois plusieurs ordres de grandeur par rapport

Plus en détail

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 56 CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 6.1 INTRODUCTION : Afin de fournir un accès efficace et pratique au disque, le SE impose un système de gestion de fichiers (SGF) pour permettre de stocker,

Plus en détail

Cours Systèmes d exploitation 1

Cours Systèmes d exploitation 1 Cours Systèmes d exploitation 1 Achraf Othman Support du cours : www.achrafothman.net 1 Plan du cours Chapitre 1 : Gestion des processus Chapitre 2 : Ordonnancement des processus Chapitre 3 : La communication

Plus en détail

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr 6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Noyau d'un système d'exploitation INF2610. Chapitre 7 : Gestion de la mémoire

Noyau d'un système d'exploitation INF2610. Chapitre 7 : Gestion de la mémoire INF261 Chapitre 7 : Gestion de la mémoire Département de génie informatique et génie logiciel Hiver 214 Chapitre 7 - Gestion de la mémoire Généralités Comment organiser la mémoire physique? Comment organiser

Plus en détail

Stockage et mémoire, Du principe vers la réalité

Stockage et mémoire, Du principe vers la réalité Stockage et mémoire, Du principe vers la réalité Responsable :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Intervenants :Tamy Boubekeur, Guillaume Duc, Gérard Mouret, Thomas Robert Institut

Plus en détail

Chapitre 5 Gestion de la mémoire

Chapitre 5 Gestion de la mémoire Chapitre 5 Gestion de la mémoire Jean Privat Université du Québec à Montréal INF3172 Principes des systèmes d exploitation Automne 2016 Jean Privat (UQAM) 05 Memoire INF3172 Automne 2016 1 / 42 Plan 1

Plus en détail

Questions à choix multiples Page 1 de 11

Questions à choix multiples Page 1 de 11 INF4170 Architecture des ordinateurs Examen final hiver 2015 Question #1 Quelle est la taille du registre IF/ID dans le circuit du processeur avec pipeline sans gestion des aléas, considérant que le signal

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

Bases de données. Cours 2 : Stockage

Bases de données. Cours 2 : Stockage Bases de données Polytech Paris-Sud Apprentis 4 ème année Cours 2 : Stockage kn@lri.fr http://www.lri.fr/~kn Plan 1 Rappels 2 Stockage 2.1 Introduction 2.2 Aspects bas-niveau 2.3 Stockage pour les SGBD

Plus en détail

Gestion du processeur central

Gestion du processeur central Chapitre II Gestion du processeur central 1. Introduction Evolution des systèmes informatiques 1.1- Premier système : Le programmeur/opérateur doit écrire un programme ensuite le faire fonctionner directement

Plus en détail

GESTION DES PROCESSUS

GESTION DES PROCESSUS CHAPITRE 2 : GESTION DES PROCESSUS Objectifs spécifiques Connaître la notion de processus, Connaître les caractéristiques d un processus ainsi que son contexte Connaître la notion d interruptions et de

Plus en détail

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA SGM Master S.T.S. mention informatique, première année Isabelle Puaut Université de Rennes I - IRISA Septembre 2011 Isabelle Puaut SGM 2 / 1 Organisation de l enseignement Semestre 1 : processus, synchronisation

Plus en détail

Systemes d'exploitation des ordinateurs

Systemes d'exploitation des ordinateurs ! " #$ % $ &' ( $ plan_ch6_m1 Systemes d'exploitation des ordinateurs Conception de Systèmes de Gestion de la Mémoire Centrale Objectifs 1. Conception de systèmes paginés 2. Conception des systèmes segmentés

Plus en détail

Structure fonctionnelle d un SGBD

Structure fonctionnelle d un SGBD Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert

Plus en détail

Plan. Bases de données. Cours 2 : Stockage. Quels types de mémoire pour une BD? Où stocker les données? Polytech Paris-Sud. Apprentis 4 ème année

Plan. Bases de données. Cours 2 : Stockage. Quels types de mémoire pour une BD? Où stocker les données? Polytech Paris-Sud. Apprentis 4 ème année Bases de données Polytech Paris-Sud Apprentis 4 ème année Cours 2 : Stockage 2.1 Introduction 2.2 Aspects bas-niveau kn@lri.fr http://www.lri.fr/~kn 2/20 Hierarchie mémoire : Où stocker les données? Type

Plus en détail

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Eric.Leclercq@u-bourgogne.fr Département IEM http://ufrsciencestech.u-bourgogne.fr http://ludique.u-bourgogne.fr/~leclercq 1 er mars 2007

Plus en détail

L3 Informatique - Systèmes d exploitation

L3 Informatique - Systèmes d exploitation L3 Informatique - Systèmes d exploitation Gestion de la mémoire D. Béchet Denis.Bechet@univ-nantes.fr Université de Nantes Faculté des Sciences et Techniques 2, rue de la Houssinière BP 92208 44322 Nantes

Plus en détail

Gestion de la mémoire. Benmoussa Yahia Université M hamed Bougara de Boumerdès

Gestion de la mémoire. Benmoussa Yahia Université M hamed Bougara de Boumerdès Gestion de la mémoire Benmoussa Yahia Université M hamed Bougara de Boumerdès yahia.benmoussa@gmail.com http://syscours.kilu.de Objectifs Gestion de le mémoire dans un système monoprogrammé Gestion de

Plus en détail

Aujourd hui: gestionnaire de fichiers

Aujourd hui: gestionnaire de fichiers Gestion des fichiers GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Source: http://www.business-opportunities.biz/2014/11/16/40-home-offices-that-are-messier-than-yours/

Plus en détail

Systèmes de gestion de bases de données

Systèmes de gestion de bases de données Systèmes de gestion de bases de données Gestion des mémoires P. Rigaux Cnam, dépt. informatique April 1, 2015 PR (Cnam, dépt. info) Systèmes de gestion de bases de données April 1, 2015 1 / 13 Gestion

Plus en détail

Processus et gestion de processus

Processus et gestion de processus Processus et gestion de processus et gestion de processus Processus Définition Modélisation Descripteur État Création Destruction Allocation de ressources UNIX Processus UNIX - Modèle Création Terminaison

Plus en détail

Architecture logicielle des ordinateurs

Architecture logicielle des ordinateurs Architecture logicielle des ordinateurs Yannick Prié UFR Informatique Université Claude Bernard Lyon 1 des ordinateurs Objectifs du cours Notions générales sur le fonctionnement matériel (un peu) et logiciel

Plus en détail

Chap. 2 - Structure d un ordinateur

Chap. 2 - Structure d un ordinateur Architecture des ordinateurs Michèle Courant S2-27 octobre 2004 Chap. 2 - Structure d un ordinateur 2.1 Processeur ou unité centrale (CPU) 2.1.1 Organisation du CPU 2.1.2 Exécution d une instruction 2.1.3

Plus en détail

Nancy RODRIGUEZ

Nancy RODRIGUEZ Nancy RODRIGUEZ rodri@irit.fr 1 2 1 ! Traiter séparément les adresses du processus/ de la mémoire physique Processus Adresses «virtuelles» indépendantes de l implantation du processus 2 n emplacements

Plus en détail

exemples de SGF Exemples de SGF

exemples de SGF Exemples de SGF 1 Exemples de SGF FAT - VFAT (1) 2 Partitions 2 Go 3 parties: FAT, éventuellement dupliquée répertoire racine, de taille bornée: 512 entrées de 32 octets objets externes Allocation par bloc de taille fixe

Plus en détail

Cours A7 : Temps Réel

Cours A7 : Temps Réel Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion

Plus en détail

Gestion Mémoire Paginée

Gestion Mémoire Paginée Gestion Mémoire Paginée 1 Plan Principe de la pagination Comportement des programmes Notion défaut de page Politiques de remplacement de pages 2 Espace Virtuel Paginé Mémoire centrale découpée en cases

Plus en détail

Comment un ordinateur fonctionne Processeur

Comment un ordinateur fonctionne Processeur Comment un ordinateur fonctionne Processeur Les processeurs Cerveau de l ordinateur Règle flux d information par intermédiaire du bus Détermine puissance de l ordi (486, Pentium, ) Vitesse définit par

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Chapitre 9 Gestion de la mémoire Durant l exécution d un programme, les éléments manipulés par le programme sont stockés dans différents types de mémoire. La pile d exécution contient des éléments dont

Plus en détail

2. Optimisation de l'exponentiation modulaire

2. Optimisation de l'exponentiation modulaire Timing attack et hyperthreading Les processeurs modernes sont de plus en plus compliqués et difficiles à mettre en œuvre. Qu en est il de la sécurité des implémentations? Peut on exploiter les avancées

Plus en détail

Systèmes de gestion de bases de données

Systèmes de gestion de bases de données Systèmes de gestion de bases de données Supports de stockage P. Rigaux Cnam, dépt. informatique April 1, 2015 PR (Cnam, dépt. info) Systèmes de gestion de bases de données April 1, 2015 1 / 1 Techniques

Plus en détail

SCHEDULING. 1.1 Simultanéité, ressources On appelle simultanéité l'activation de plusieurs processus au même moment.

SCHEDULING. 1.1 Simultanéité, ressources On appelle simultanéité l'activation de plusieurs processus au même moment. Chapitre SCHEDULING. ASPECTS GENERAUX DES PROCESSUS Un processus est un programme qui s'exécute, ainsi que ses données, sa pile, son compteur ordinal, son pointeur de pile et les autres contenus de registres

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

D un point de vue système, ajuster la mémoire est l une des principales méthodes pour augmenter ou réduire les performances d un processus.

D un point de vue système, ajuster la mémoire est l une des principales méthodes pour augmenter ou réduire les performances d un processus. GESTION DE LA MEMOIRE SOUS UNIX La mémoire est une ressource critique car elle conditionne les temps de traitements. Différentes options SAS sont disponibles pour utiliser au mieux la mémoire de la machine.

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Module : Fichier. Chapitre I : Généralités

Module : Fichier. Chapitre I : Généralités Module : Fichier Semestre 1 Année : 2010/2011-1- SOMMAIRE 1. Introduction 2. Définition d un fichier 3. Caractéristiques d un fichier 4. Topologie des fichiers 5. Résumé 6. QCM 7. Exercices 8. Bibliographie

Plus en détail

Gestion de la mémoire

Gestion de la mémoire Gestion de la mémoire Michel Simatic module CSC4508/M2 Avril 2015 Gestion de la mémoire Plan du document 1 Point de vue système............................................................ 3 2 Point de

Plus en détail

Optimisation de l'écriture du cache sur disque sous 4ème Dimension 2003

Optimisation de l'écriture du cache sur disque sous 4ème Dimension 2003 Optimisation de l'écriture du cache sur disque sous 4ème Dimension 2003 Par Aziz ELGHOMARI, Support Technique 4D Note technique 4D-200305-14-FR Version 1 Date 1 Mai 2003 Résumé Cette note technique vous

Plus en détail

Les Systèmes d Exploitation: Concepts et Programmation

Les Systèmes d Exploitation: Concepts et Programmation Les Systèmes d Exploitation: d Concepts et Programmation Samia Bouzefrane MCF en Informatique, CNAM samia.bouzefrane@cnam.fr http://cedric.cnam.fr/~bouzefra Samia Bouzefrane, Cours SYSTEME 1 Introduction

Plus en détail

ASSEMBLAGE ET ÉDITION DES LIENS

ASSEMBLAGE ET ÉDITION DES LIENS ASSEMBLAGE ET ÉDITION DES LIENS Mewtow 11 novembre 2015 Table des matières 1 Introduction 5 2 La chaine d assemblage 7 2.1 Résolution des symboles.............................. 7 2.2 Relocation.....................................

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Gestion de la mémoire Le corrigé

Gestion de la mémoire Le corrigé INF2610 Automne 2012 Gestion de la mémoire Le corrigé Solution 1 2) Oui, la dernière page d un segment peut être non pleine -> fragmentation interne. Oui, car les segments sont de tailles variables. ->

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Parallélisme. Cours 1

Parallélisme. Cours 1 Parallélisme Cours 1 TD : 20% - TP : 30% - Examen : 50% Feuille A4 manuscrite (pas de photocopie) Fabrice.Huet@etu.unice.fr (prendre rdv par mail pr le contacter) A quoi sert le parallélisme? Augmenter

Plus en détail

Interblocages. Chapitre 7. 7.1 Les processus et les ressources

Interblocages. Chapitre 7. 7.1 Les processus et les ressources Chapitre 7 Interblocages 7.1 Les processus et les ressources L exécution d un processus nécessite un ensemble de ressources (mémoire principale, disques, fichiers, périphériques, etc.) qui lui sont attribuées

Plus en détail

Principes de fonctionnement des machines binaires

Principes de fonctionnement des machines binaires Principes de fonctionnement des machines binaires Cédric Herpson cedric.herpson@lip6.fr http://www-desir.lip6.fr/~herpsonc/pf1.htm Le contenu de ces transparents est basé sur les cours de Jean-Marie Rifflet

Plus en détail

1.1 Remote Procedure Call (RPC)

1.1 Remote Procedure Call (RPC) 1.1 Remote Procedure Call (RPC) Le modèle Client-Serveur est un modèle simple à utiliser pour la structuration des systèmes répartis. Mais ce modèle s appuie sur des communications de type entrée/sortie

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne La mémoire cache Laboratoire de Systèmes Logiques Organisation de la mémoire processeur registres c a c h e mémoire dispositifs I/O taille: vitesse: largeur de bande (MB/sec): 200B 64KB 32MB 2GB 5ns 10ns

Plus en détail

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation 1/25 Implémentation des systèmes de fichiers didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/25 Table des matières 1 2 Méthodes d allocation 3 Implémentation des répertoires 4 Implémentation du

Plus en détail

Architecture matérielle et logicielle

Architecture matérielle et logicielle Architecture matérielle et logicielle Contents I Le Cours 2 1 Généralités 2 2 Micro-processeur 2 3 Mémoire 2 4 Performances 3 II TPs 3 1 Création d un exécutable : 3 2 Les bibliothèques 3 3 Codage de l

Plus en détail

Les systèmes de Fichier

Les systèmes de Fichier Les systèmes de Fichier 1 Les disques durs, aussi petits soient-ils, contiennent des millions de bits, il faut donc organiser les données afin de pouvoir localiser les informations, c'est le but du système

Plus en détail

Chap. X : Ordonnancement

Chap. X : Ordonnancement UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Le compilateur sépare les différents objets apparaissant dans un programme dans des zones mémoires (code, données, librairies,

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

Chapitre2 : Les composants d un ordinateur

Chapitre2 : Les composants d un ordinateur Chapitre2 : Les composants d un ordinateur A. L unité centrale L unité centrale, c est l organe principal de l ordinateur, elle renferme plusieurs composants destinés au traitement et à la circulation

Plus en détail

Ordonnancement. Semestre 6 2012-2013. Licence miage Université Lille 1 Pour toutes remarques : Alexandre.Sedoglavic@univ-lille1.fr.

Ordonnancement. Semestre 6 2012-2013. Licence miage Université Lille 1 Pour toutes remarques : Alexandre.Sedoglavic@univ-lille1.fr. V-2 (02-03-2009) Licence miage Université Lille 1 Pour toutes remarques : Alexandre.Sedoglavic@univ-lille1.fr Semestre 6 2012-2013 Quelques faits motivant la notion Sur une machine, il y a plus de processus

Plus en détail

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus Chapitre II : Gestion des processus Table des matières I Processus et contexte d un processus 2 II État d un processus 3 III Système d exploitation multi-tâches et parallélisme 3 IV Problèmes dues au multi-tâches

Plus en détail