Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable."

Transcription

1 Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Tuteur : François Verdier 12/09/2003

2 Introduction Les System-On-Chip : des circuits intégrés performants mais difficiles à exploiter. Une classe particulière de SOCs : celle qui regroupe processeur et zone programmable. De nombreuses méthodes de développement : le Co-Design, l utilisation de la zone programmable comme co-processeur de calcul, ou l utilisation d un système d exploitation sur le processeur. System-On-Chip Processeur CAN/CNA Zone programmable Réseau d interconnexion. DSP Décodeur MPEG I/O Objectif du stage : trouver une méthode de conception pour ces composants Qui puisse être portée sur un grand nombre d architectures. Simple d utilisation. Qui gère les communications entre IPs et processeur.

3 Plan I Modèle de communication entre tâches. 1) Primitives de communication d un OS temps réel. 2) Le concept d alter-ego logiciel. 3) Squelette de conception. II Implantation Matérielle. 1) Le système d exploitation temps réel microc-os II. 2) Implantation sur architecture Apex 20k. 3) Implantation sur architecture Virtex II Pro. III Conclusion et perspectives.

4 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. a) Le sémaphore. Outil très utile au partage des ressources critiques : lorsqu une tâche souhaite en utiliser une, elle prend le sémaphore. Elle le restitue lorsque qu elle n a plus besoin de la ressource.

5 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. b) La boîte aux lettres. La boîte aux lettres permet aux tâches d échanger des informations. Souvent, le message effectivement transmis est un pointeur sur un zone mémoire qui contient les informations.

6 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. c) Les signaux. Les signaux permettent à une tâche de provoquer l exécution d un code exceptionnel par une autre tâche. Ce code exceptionnel doit donc être prévu lors du développement de la tâche devant recevoir le signal. Signal envoyé par une autre tâche Exécution normale de la tâche Code exceptionnel correspondant au signal.

7 I Modèle de communication entre tâches. 2) Le concept d alter-ego logiciel. Tâche logicielle. Processeur Routine d interruption. Tranche FPGA IRQ IP N-1 Initialisation de l IP. Registre de statut. En attente du sémaphore. Lecture et exécution de l ordre. Identification de l IP à l origine de l interruption. Libération du sémaphore. Interruption Contrôleur d interruptions IRQ IP N+1 IRQ Registre d ordre. IP n N Ecriture du résultat. Registre de résultat.

8 I Modèle de communication entre tâches. 3) Squelette de conception. Sem_ptr *tab_sem[nbr_ip] a) L Alter-ego logiciel. - initialise l IP. - se met en attente du sémaphore. - exécute la fonction demandée. - retourne le résultat à l IP. void alter_ego (void) { int n _fonc; int resultat ; fonc_ptr tab_fonc[n_fonc] ; } init_fonc (tab_fonc) ; Init_IP () ; tab_sem[numero_ip]=ossemcreate () ; While(1) { OSSemPend ( tab_sem[numero_ip]) ; n_fonc=lecture_ordre( ) ; resultat=exec_fonc (n_fonc) ; Envoie_resultat(resultat) ; }

9 I Modèle de communication entre tâches. 3) Squelette de conception. b) La routine d interruption. Sem_ptr *tab_sem[nbr_ip] - Lit le registre du contrôleur d interruption. - stocke le numéro de l IP dans une variable. - libère le sémaphore correspondant pour réveiller l alter-ego logiciel. Void int_controleur(void) { int n_ip ; n_ip=lect_cont ( ) ; OSSemPost ( tab_sem[n_ip] ) ; }

10 II Implantation matérielle. 1) Le système d exploitation temps réel microc OS II. La couche du noyau en C contient les primitives de gestion des outils temps réel : sémaphores, boîtes aux lettres, flags, base de temps. Elle gère aussi la pile qui est affectée à chaque tâche. La couche du noyau en assembleur permet d effectuer les opérations de base d un OS temps réel : sauvegarde et restauration des registres du processeur, gestion du timer temps réel.

11 II Implantation matérielle. 2) L architecture Apex 20k. L Apex 20k est un FPGA seul. Il est disponible sur une carte de développement. Sont implantés dans l Apex: -un processeur Nios 32 bits. -une IP de test. Démarche d une tâche souhaitant utiliser l IP log: - envoie un message contenant la valeur du log à calculer. - se met en attente d un message. - le message reçu contient la valeur du logarithme souhaitée.

12 II Implantation matérielle. 3) L architecture Virtex II Pro. -PowerPC couplé avec une RAM sur son bus local (PLB). -Bridge vers un bus OPB de type maître/esclave. Reset bloc Contrôleur d interruptions PowerPc 405 Bus PLB BRAM -Deux IP connectées au bus OPB. -Deux périphériques connectés au bus OPB: une SDRAM et un UART. - Un contrôleur d interruption reliant le PowerPC aux deux IPs. IP n 1 BRAM Microblaze 1 Bus OPB Bridge PLB 2 OPB IP n 2 BRAM Microblaze 2 Arbitre UART SDRAM

13 Conclusion/perspectives. -Ce stage a permis l écriture d un article :«Unifying Communications between Software an Hardware IPs in a SoC RTOS». Celui-ci a été soumis à la conférence Design, Automation and Test in Europe qui aura lieu à la défense en février Conclusion: -Le modèle de communication proposé fonctionne sur deux plate-formes comportant chacune des processeurs et des zones programmables différentes. -Il est simple à mettre en œuvre : la seule vraie difficulté est de porter l OS temps réel sur le processeur choisi. -La différence entre tâche matérielle et logicielle n est pas apparente du point de vue de l utilisateur : les mêmes primitives de l OS temps réel sont utilisées pour leur fonctionnement. Il suffit donc de bien connaître l OS temps réel utilisé.

14 Conclusion/perspectives. Perspectives: -Prise en compte de l aspect reconfigurable de certain composants programmables. -Elargissement du concept d alter-ego logiciel. Il pourrait être utilisé pour accomplir la même fonction que l IP lorsque la zone programmable est surchargée ou que les exigences de qualité sont moindres. -Définition de l architecture optimale. Celle qui sera la plus adaptée au modèle de communication proposé.

Chap. V : Les interruptions

Chap. V : Les interruptions UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Nous étudions dans ce chapitre les interruptions matérielles (ou externes), c est-à-dire déclenchées par le matériel (hardware)

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

GESTION DES PROCESSUS

GESTION DES PROCESSUS CHAPITRE 2 : GESTION DES PROCESSUS Objectifs spécifiques Connaître la notion de processus, Connaître les caractéristiques d un processus ainsi que son contexte Connaître la notion d interruptions et de

Plus en détail

TaskMapper Gestion de projet : Analyse

TaskMapper Gestion de projet : Analyse Gestion de projet : Analyse P. Combier, V. Comiti, M. Hubert, R. Jamet, M. Le Du, P. Lelouette, J. L Hermitte, A. Morvan, N. Premillieu, L. Ren, C. Souti, F. Tesniere, Y. Zhao Encadrés par S. Derrien 11

Plus en détail

Les processeurs embarqués dans les FPGA couplés à Linux

Les processeurs embarqués dans les FPGA couplés à Linux RTS 07 Les processeurs embarqués dans les FPGA couplés à Linux email http : kadionik@enseirb.fr : http://www.enseirb.fr/~kadionik http://www.enseirb.fr/cosynux/ Patrice KADIONIK IMS ENSEIRB Université

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

Le spectre d implémentation

Le spectre d implémentation Architectures reconfigurables (FPGA) et spécialisation d instructions Daniel Etiemble de@lri.fr Le spectre d implémentation Microprocesseur Matériel Reconfigurable ASIC ASIC Haute performance dédié à l

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 5 Le langage assembleur (2): Pile, Procédures. Les Interruptions 3ème année L assembleur 8086 : la pile = structure de «rangement» de données

Plus en détail

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs L architecture SOPC Des FPGAs 1 Ce document aborde l architecture moderne des FPGA et notamment la technologie SOPC (system on programmable chip). Cette technologie SOPC permet d associer des structures

Plus en détail

Implémentation d'une pile IP pour le microprocesseur Microblaze sur carte ATLYS

Implémentation d'une pile IP pour le microprocesseur Microblaze sur carte ATLYS Implémentation d'une pile IP pour le microprocesseur Microblaze sur carte ATLYS 1) Problématique Beaucoup de systèmes embarqués communiquent entre eux par l intermédiaire de réseaux LAN Ethernet IP. Il

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Serveur Web embarqué

Serveur Web embarqué Serveur Web embarqué OBJECTIFS : Dans ce TP vous allez concevoir un serveur Web que vous implanterez sur une carte DE2. MANIPULATION : Pour faire ce TP vous devez disposer des éléments suivants : Quartus

Plus en détail

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante :

Examen 2. Q1 (3 points) : Quel mot ou concept relié aux ordinateurs correspond à la définition suivante : GI-1001, 24 avril 2012 Nom/Matricule : Examen 2 Cet examen vaut 40% de la note totale du cours. Les questions seront corrigées sur un total de 40 points. La valeur de chaque question est indiquée avec

Plus en détail

Systèmes d Exploitation Chapitre 6 Sémaphores

Systèmes d Exploitation Chapitre 6 Sémaphores Systèmes d Exploitation Chapitre 6 Sémaphores F. Moal 2012/2013 Par DIJKSTRA 1971 Idée : encapsuler les solutions diverses au pb de la section critique pour fournir une interface unique et assurer la portabilité.

Plus en détail

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université

Plus en détail

Traduction des Langages : Le Compilateur Micro Java

Traduction des Langages : Le Compilateur Micro Java BARABZAN Jean-René OUAHAB Karim TUCITO David 2A IMA Traduction des Langages : Le Compilateur Micro Java µ Page 1 Introduction Le but de ce projet est d écrire en JAVA un compilateur Micro-Java générant

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

IRL : Simulation distribuée pour les systèmes embarqués

IRL : Simulation distribuée pour les systèmes embarqués IRL : Simulation distribuée pour les systèmes embarqués Yassine El Khadiri, 2 ème année Ensimag, Grenoble INP Matthieu Moy, Verimag Denis Becker, Verimag 19 mai 2015 1 Table des matières 1 MPI et la sérialisation

Plus en détail

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com 1 1) Objectif Discuter comment les données sont transférées entre le et les

Plus en détail

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Construisez des applications autonomes et fiables avec LabVIEW Real Time

Construisez des applications autonomes et fiables avec LabVIEW Real Time Construisez des applications autonomes et fiables avec LabVIEW Real Time Victor FOURNIER National Instruments, Ingénieur d applications Sommaire Qu est-ce que le temps réel? Domaines d utilisation du temps

Plus en détail

Corrigé de l examen de systèmes opératoires Module Synchronisation des processus

Corrigé de l examen de systèmes opératoires Module Synchronisation des processus Corrigé de l examen de systèmes opératoires Module Synchronisation des processus 2ième Année Informatique et Mathématiques Appliquées 17 Novembre 1999 1 Les sémaphores 1. Donner la définition d un sémaphore

Plus en détail

Conduite du Projet Système

Conduite du Projet Système Conduite du Projet Système Département Télécom 2ème Année Enseignants : Yves Denneulin, Jacques Mossière, Grégory Mounié, Simon Nieuviarts, Franck Rousseau, Sébastien Viardot Résumé Ce document est complémentaire

Plus en détail

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1 2 ème Année RENNES 2003-2004 TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1. OBJECTIF Il s agit de concevoir un processeur simple, de le simuler et de l implanter dans un composant

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

PROJET PIDUINO. CASTEL Bénédicte MADDOURI Mohamed Yassine INGARGIOLA Thibault SKHIRI Sami 1

PROJET PIDUINO. CASTEL Bénédicte MADDOURI Mohamed Yassine INGARGIOLA Thibault SKHIRI Sami 1 PROJET PIDUINO CASTEL Bénédicte MADDOURI Mohamed Yassine INGARGIOLA Thibault SKHIRI Sami 1 PRÉSENTATION GLOBALE 2 PROBLÉMATIQUE Objet connectés en plein essor De nombreux usages Avoir une plateforme simple

Plus en détail

Miramond Benoît - UCP. II) Le processus dans la machine

Miramond Benoît - UCP. II) Le processus dans la machine II) Le processus dans la machine 1 Plan de la partie VII 1. Rappel modèle d exécution d un processeur 2. Les fonctions d un OS embarqué 3. Au démarrage était le bootstrap 4. Comment faire du multi-tâches?

Plus en détail

Architecture logicielle des ordinateurs

Architecture logicielle des ordinateurs Architecture logicielle des ordinateurs Yannick Prié UFR Informatique Université Claude Bernard Lyon 1 des ordinateurs Objectifs du cours Notions générales sur le fonctionnement matériel (un peu) et logiciel

Plus en détail

Processus et gestion de processus

Processus et gestion de processus Processus et gestion de processus et gestion de processus Processus Définition Modélisation Descripteur État Création Destruction Allocation de ressources UNIX Processus UNIX - Modèle Création Terminaison

Plus en détail

Obert Hervé Stumpf Mathieu Licence 3 RIA. Réseaux & Protocoles. Client pair-à-pair. Projet L3 RIA 2005-2006 Sommaire.

Obert Hervé Stumpf Mathieu Licence 3 RIA. Réseaux & Protocoles. Client pair-à-pair. Projet L3 RIA 2005-2006 Sommaire. Obert Hervé Stumpf Mathieu Licence 3 RIA Réseaux & Protocoles Client pair-à-pair Projet L3 RIA 2005-2006 Sommaire Page 1 sur 10 Introduction - Présentation du projet 3 Fonctionnement coté graine 4 Fonctionnement

Plus en détail

Mise en œuvre de l exclusion mutuelle dans

Mise en œuvre de l exclusion mutuelle dans Mise en œuvre de l exclusion mutuelle dans µc/os-ii Mise en œuvre des mécanismes permettant l exclusion mutuelle à l aide des services de µc/os-ii vendredi 19 janvier 2001 1 Blocage des interruptions Méthode

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion Le Langage VHDL Chapitre 3 Les Composants Reprogrammables Plan Introduction SPLD CPLD FPGA Conclusion 2 1 Introduction Objectifs Nous allons succinctement étudier les principales architectures et technologies

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation. Entrées / Sorties Bus

Architecture des Ordinateurs et Systèmes d Exploitation. Entrées / Sorties Bus Architecture des Ordinateurs et Systèmes d Exploitation Entrées / Sorties Bus Quelques exemples d Entrées/Sorties Clavier (entrée) 0.01 Ko/s Souris (entrée) 0.02 Ko/s Disquette (sauvegarde) 50 Ko/s Imprimante

Plus en détail

Système. Introduction aux systèmes informatiques

Système. Introduction aux systèmes informatiques Introduction aux systèmes informatiques Système Un système est une collection organisée d'objets qui interagissent pour former un tout Objets = composants du système Des interconnexions (liens) entre les

Plus en détail

Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application

Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application Université de Provence Licence Math-Info Première Année V. Phan Luong Algorithmique et Programmation en Python Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application 1 Ordinateur Un

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

Cours A7 : Temps Réel

Cours A7 : Temps Réel Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

1.1 Remote Procedure Call (RPC)

1.1 Remote Procedure Call (RPC) 1.1 Remote Procedure Call (RPC) Le modèle Client-Serveur est un modèle simple à utiliser pour la structuration des systèmes répartis. Mais ce modèle s appuie sur des communications de type entrée/sortie

Plus en détail

REALISATION d'un. ORDONNANCEUR à ECHEANCES

REALISATION d'un. ORDONNANCEUR à ECHEANCES REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6

Plus en détail

Processeur JAP. Le langage JAVA

Processeur JAP. Le langage JAVA Processeur JAP Ce document présente les dernières nouveautés concernant le processeur JAVA de la société AED. Il commence par un rappel sur les caractéristiques du processeur actuel, puis présente les

Plus en détail

INF6500 Structures des ordinateurs. Plan de cours

INF6500 Structures des ordinateurs. Plan de cours École Polytechnique de Montréal Département de génie informatique et de génie logiciel INF6500 Structures des ordinateurs Automne 2015 Plan de cours Professeur coordonnateur du cours: Nom : Sylvain Martel

Plus en détail

TPS 5 : Prise en main du système de Développement IMAP137L. Préparation. Objectifs : Manipulation :

TPS 5 : Prise en main du système de Développement IMAP137L. Préparation. Objectifs : Manipulation : TPS 5 : Prise en main du système de Développement IMAP137L Préparation 1. Prendre connaissance de l annexe de ce TP et revoir les pages 110-126 du cours. 2. Quels sont les principaux constituants du Système

Plus en détail

Clément MILVILLE / Edouard SIMON. Projet CodeWar. Enseignant tuteur: Michaël Hauspie 1/17

Clément MILVILLE / Edouard SIMON. Projet CodeWar. Enseignant tuteur: Michaël Hauspie 1/17 Projet CodeWar Enseignant tuteur: Michaël Hauspie 1/17 2/17 Remerciements: Nous tenons à remercier tout particulièrement notre tuteur M. Michaël HAUSPIE pour son aide, ses conseils, ses avis et sa disponibilité

Plus en détail

Sélection du contrôleur

Sélection du contrôleur Démo CoDeSys - 1 - 1. Configuration de l environnement de travail : Lancer le logiciel CoDeSys Fichier Nouveau Lors de la première utilisation, une boîte de dialogue apparaît permettant la sélection du

Plus en détail

Systèmes multi-processeurs intégrés sur puce

Systèmes multi-processeurs intégrés sur puce Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS

Plus en détail

SCHEDULING. 1.1 Simultanéité, ressources On appelle simultanéité l'activation de plusieurs processus au même moment.

SCHEDULING. 1.1 Simultanéité, ressources On appelle simultanéité l'activation de plusieurs processus au même moment. Chapitre SCHEDULING. ASPECTS GENERAUX DES PROCESSUS Un processus est un programme qui s'exécute, ainsi que ses données, sa pile, son compteur ordinal, son pointeur de pile et les autres contenus de registres

Plus en détail

3ETI, Entrainement Examen [CSC2] Developpement Logiciel en C CPE Lyon

3ETI, Entrainement Examen [CSC2] Developpement Logiciel en C CPE Lyon 3ETI, Examen [CSC2] Developpement Logiciel en C CPE Lyon 2012-2013 (entrainement) durée 1h20 Tous documents et calculatrices autorisés. Le sujet comporte 5 pages Le temps approximatif ainsi que le barème

Plus en détail

Démarrage rapide. Protection de logiciels sous MAC avec DinkeyDongle. Contact commercial : Tél. : 02 47 35 70 35 Email : com@aplika.

Démarrage rapide. Protection de logiciels sous MAC avec DinkeyDongle. Contact commercial : Tél. : 02 47 35 70 35 Email : com@aplika. Démarrage rapide Protection de logiciels sous MAC avec DinkeyDongle Contact commercial : Tél. : 02 47 35 70 35 Email : com@aplika.fr Contact Technique : Tél. : 02 47 35 53 36 Email : support@aplika.fr

Plus en détail

Chapitre 3 : Pointeurs et références

Chapitre 3 : Pointeurs et références p. 1/18 Chapitre 3 : Pointeurs et références Notion de pointeur L adresse d une variable est une valeur. On peut donc la stocker dans une variable. Un pointeur est une variable qui contient l adresse d

Plus en détail

Logiciel de base. Première année ENSIMAG

Logiciel de base. Première année ENSIMAG Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert

Plus en détail

Rapport de projet S5 Réalisation d un démonstrateur Co-design

Rapport de projet S5 Réalisation d un démonstrateur Co-design Rapport de projet S5 Réalisation d un démonstrateur Co-design Colucci Gadenne Jemmali Viguier Page 1 of 18 Table des matières 1) Introduction... p 3 2) Présentation du projet... p 4 a. Description du démonstrateur...

Plus en détail

École Polytechnique de Montréal. Département de Génie Informatique et Génie Logiciel. Cours INF2610. Contrôle périodique.

École Polytechnique de Montréal. Département de Génie Informatique et Génie Logiciel. Cours INF2610. Contrôle périodique. École Polytechnique de Montréal Département de Génie Informatique et Génie Logiciel Cours INF2610 Contrôle périodique Automne 2013 Date : 11 octobre 2013 de 18h à 20h Professeur : Boucheneb Hanifa Documentation

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Les Entrées et Sorties: Programmées, interruptions, et DMA GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Entrées-sorties Programmées Par interruptions Le

Plus en détail

CHAPITRE III : GESTION DES PROCESSUS

CHAPITRE III : GESTION DES PROCESSUS Systèmes d exploitation des Ordinateurs 19 CHAPITRE III : GESTION DES PROCESSUS 3.1 CONCEPT DE PROCESSUS : On peut trouver plusieurs appellations possibles des activités que peut avoir un processeur. Un

Plus en détail

Implanter un algorigramme avec le logiciel EditAlgo

Implanter un algorigramme avec le logiciel EditAlgo Implanter un algorigramme avec le logiciel EditAlgo 1. Définir la fonction de l algorithme. Exemple a : On souhaite faire clignoter une diode à la période 2s. Exemple b : On souhaite compter les impulsions

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Les sémaphores et leur implémentation

Les sémaphores et leur implémentation Rappel :Le concept de sémaphore Un sémaphore est une variable entière partagée. Sa valeur est positive ou nulle et elle est uniquement manipulable à l aide de deux opérations wait(s) et signal(s), où s

Plus en détail

Système M1. Chapitre 3 : Gérer la communication et la synchronisation inter-tâches. J.-F. Pradat-Peyre & E Hyon

Système M1. Chapitre 3 : Gérer la communication et la synchronisation inter-tâches. J.-F. Pradat-Peyre & E Hyon Chapitre 3 : Gérer la communication et la synchronisation inter-tâches 1 Plan du cours Introduction aux problèmes de synchronisation Exemple de problèmes Section critique et verrous Exclusion Mutuelle

Plus en détail

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle

Plus en détail

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0

Plus en détail

Chap. III : Le système d exploitation

Chap. III : Le système d exploitation UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Le système d exploitation (ou O.S. de l anglais Operating System ) d un ordinateur est le programme qui permet d accéder

Plus en détail

Systèmes d exploitation Gestion des processus

Systèmes d exploitation Gestion des processus Systèmes d exploitation Gestion des processus Didier Verna didier@lrde.epita.fr 5 décembre 2000 Table des matières Table des matières Généralités... 3 États d un processus... 4 Bloc de contrôle d un processus

Plus en détail

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537

Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 ENSEIRB-MATMECA Rapport de projet avancé 3 ème année électronique Etude et mise en oeuvre de PREEMPT-RT et Xenomai sur cible DSP Blackfin BF537 Etudiants : Alexandre Braconnier Axel Chevalier Jean-Marc

Plus en détail

La technologie Java Card TM

La technologie Java Card TM Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages

Plus en détail

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation

Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Adaptation et automatisation d'un ot de reconguration partielle pour permettre la relocation Muller Contexte performance/conso v.s. exibilité/programmation FPGA (perf d'un circuit dédié + exibilité de

Plus en détail

FRANCOISE Rémi BTS SIO 2012-2013 DECO FER FORGE FERRONNERIE. Lycée de la cci

FRANCOISE Rémi BTS SIO 2012-2013 DECO FER FORGE FERRONNERIE. Lycée de la cci BTS SIO Lycée de la cci FRANCOISE Rémi 2012-2013 DECO FER FORGE FERRONNERIE Nom du tuteur : FRANCOISE Emmanuel Qualité : CEO BTS SIO 2011/2012 Septembre 2012 TABLE DES MATIERES 1. INTRODUCTION ET PRESENTATION...

Plus en détail

Argument-fetching dataflow machine de G.R. Gao et J.B. Dennis (McGill, 1988) = machine dataflow sans flux de données

Argument-fetching dataflow machine de G.R. Gao et J.B. Dennis (McGill, 1988) = machine dataflow sans flux de données EARTH et Threaded-C: Éléments clés du manuel de références de Threaded-C Bref historique de EARTH et Threaded-C Ancêtres de l architecture EARTH: Slide 1 Machine à flux de données statique de J.B. Dennis

Plus en détail

Cours d Analyse, Algorithmique Elements de programmation

Cours d Analyse, Algorithmique Elements de programmation 1 de 33 Cours d Analyse, Algorithmique Elements de programmation Florent Hivert Mél : Florent.Hivert@lri.fr Adresse universelle : http://www.lri.fr/ hivert 2 de 33 Données et instructions Un programme

Plus en détail

Synchronisation avancée. sur configuration centralisée

Synchronisation avancée. sur configuration centralisée Synchronisation avancée sur configuration centralisée 1 PRINCIPES Lorsque plusieurs sites distants sont équipés de centrales Synchronic raccordées à un réseau, il est possible de centraliser les configurations

Plus en détail

C++ / MC-II1 - Cours n o 3 Allocation Mémoire et Constructeurs

C++ / MC-II1 - Cours n o 3 Allocation Mémoire et Constructeurs C++ / MC-II1 - Cours n o 3 Allocation Mémoire et Constructeurs Sebastien.Kramm@univ-rouen.fr IUT GEII Rouen 2010-2011 S. Kramm (IUT Rouen) MCII1 - Cours 3 2010-2011 1 / 47 Sommaire 1 Rappels de C et définitions

Plus en détail

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/

Systèmes d exploitation. Introduction. (Operating Systems) http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation (Operating Systems) Introduction SITE : http://www.sir.blois.univ-tours.fr/ mirian/ Systèmes d exploitation - Mírian Halfeld-Ferrari p. 1/2 Qu est-ce qu un SE? Ensemble de logiciels

Plus en détail

BC9000-BK9000. Paramétrage et configuration de l adresse IP

BC9000-BK9000. Paramétrage et configuration de l adresse IP BC9000-BK9000 Paramétrage et configuration de l adresse IP VERSION : 1.0 / JYL DATE : 01 mars 2006 1 Introduction : 4 2 Configuration via KS2000 : 4 3 Configuration via ARP : 5 3.1 Concept : 5 3.2 Procédure

Plus en détail

Note d'application Créer un bloc IP modifié, projet B1 2007-08, Projet B1 CoDesign Conception d'une chaîne de traitement d'image numérique

Note d'application Créer un bloc IP modifié, projet B1 2007-08, Projet B1 CoDesign Conception d'une chaîne de traitement d'image numérique Note d'application Créer un bloc IP modifié, projet B1 2007-08, Projet B1 CoDesign Conception d'une chaîne de traitement d'image numérique Pour Xilinx EDK V9.1 Sommaire Sommaire - - - - - - - - - - - 2

Plus en détail

Modules MIDI et autres. Modules MIDI

Modules MIDI et autres. Modules MIDI et autres MIDI Merger Midi Merger4 / 8 / 16 Key Splitter La surface du module Key Splitter Sequencer Remote Interface Tiroir Command Assignment MIDI Monitor MIDI Filter MTCtoCLK Autre module Notepad Table

Plus en détail

Bases de la programmation orientée objet en Java

Bases de la programmation orientée objet en Java Bases de la programmation orientée objet en Java Jean-Baptiste Vioix (jean-baptiste.vioix@iut-dijon.u-bourgogne.fr) IUT de Dijon-Auxerre - LE2I http://jb.vioix.free.fr 1-33 Avant propos Difficultés...

Plus en détail

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan

Le système Windows. Yves Denneulin. Introduction. Introduction. Plan Introduction Le système Windows Yves Denneulin Windows a 25 ans Au début basé sur MS/DOS Multi-tâches coopératifs Pas de réelle protection entre applications Famille 1.0 -> 386 -> 95 -> 98 -> Me Version

Plus en détail

Outil de virtualisation des informations au niveau d une application

Outil de virtualisation des informations au niveau d une application Fiche technique AppliDis Outil de virtualisation des informations au niveau d une application Fiche IS00194 Version document : 1.06 Diffusion limitée : Systancia, membres du programme Partenaires AppliDis

Plus en détail

Programmation C. Apprendre à développer des programmes simples dans le langage C

Programmation C. Apprendre à développer des programmes simples dans le langage C Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités

Plus en détail

Analyse des besoins logiciels

Analyse des besoins logiciels Analyse des besoins logiciels Encadrement et supervision Annie Danzart Jean-Claude Moissinac Equipe de développement Mohamed Anouar Benaissa anouar@benaissa.net Anthony Rabiaza rabiaza@enst.fr Déva Pajaniaye

Plus en détail

Projet de Veille Technologique

Projet de Veille Technologique Projet de Veille Technologique Programmation carte à puce - JavaCard Ing. MZOUGHI Ines (i.mzoughi@gmail.com) Dr. MAHMOUDI Ramzi (mahmoudr@esiee.fr) TEST Sommaire Programmation JavaCard Les prérequis...

Plus en détail

Chapitre Communication de données

Chapitre Communication de données Chapitre Communication de données Ce chapitre contient toutes les informations qu il est nécessaire de connaître pour échanger des programmes entre deux calculatrices Power Graphic CASIO, raccordées entre

Plus en détail

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 56 CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 6.1 INTRODUCTION : Afin de fournir un accès efficace et pratique au disque, le SE impose un système de gestion de fichiers (SGF) pour permettre de stocker,

Plus en détail

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores

INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores INTRODUCTION AUX SYSTEMES D EXPLOITATION TD2 Exclusion mutuelle / Sémaphores Exclusion mutuelle / Sémaphores - 0.1 - S O M M A I R E 1. GENERALITES SUR LES SEMAPHORES... 1 1.1. PRESENTATION... 1 1.2. UN

Plus en détail

synchronisation et communication entre processus Synchronisation et communication entre processus

synchronisation et communication entre processus Synchronisation et communication entre processus 1 Synchronisation et communication entre processus Accès à des ressources communes 2 Exemple: compte bancaire dont montant en A sur disque programme pour ajouter 100: lire(n,a) N := N+100 écrire(n,a) 2

Plus en détail

TP : Système sur un FPGA La plateforme ML403

TP : Système sur un FPGA La plateforme ML403 TP : Système sur un FPGA La plateforme ML403 1. Introduction... 2 2. Conception du système... 2 3. Détails du système... 15 4. Compilation de la plateforme matérielle... 17 5. Les applications standalone...

Plus en détail

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Gestion des opérateurs reconfigurables au sein des circuits Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Plan de la présentation Contexte Rappel sur les architectures reconfigurables

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

De l idée au produit

De l idée au produit Chapitre 1 De l idée au produit 1.1. Introduction La conjonction de l évolution des technologies de fabrication des circuits intégrés et de la nature du marché des systèmes électroniques fait que l on

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Systèmes temps réel Concepts de base. Richard Grisel Professeur des Universités Université de Rouen

Systèmes temps réel Concepts de base. Richard Grisel Professeur des Universités Université de Rouen Systèmes temps réel Concepts de base Richard Grisel Professeur des Universités Université de Rouen 1 Systèmes temps réel - Choix Gestion des ressources Ordonnancement ( Scheduling ), Tolérance aux fautes

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

WAN (Wide Area Network) : réseau à l échelle d un pays, généralement celui des opérateurs. Le plus connu des WAN est Internet.

WAN (Wide Area Network) : réseau à l échelle d un pays, généralement celui des opérateurs. Le plus connu des WAN est Internet. 1 Définition Réseau (informatique) : ensemble d ordinateurs et de terminaux interconnectés pour échanger des informations numériques. Un réseau est un ensemble d'objets interconnectés les uns avec les

Plus en détail

Projet de cryptographie. Algorithme de cryptage de type Bluetooth

Projet de cryptographie. Algorithme de cryptage de type Bluetooth Projet de cryptographie Algorithme de cryptage de type Bluetooth Le but de ce projet est de créer une application qui crypte et décrypte des fichiers en utilisant le principe de cryptage du Bluetooth.

Plus en détail

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles).

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles). MICROPROCESSEUR Le cerveau d un ordinateur est le microprocesseur, parfois appelé CPU ou tout simplement processeur. Le processeur effectue les calculs nécessaires au fonctionnement de l ordinateur et

Plus en détail