MARTE : le futur standard OMG pour le développement dirigé par les modèles des systèmes embarqués temps réel

Dimension: px
Commencer à balayer dès la page:

Download "MARTE : le futur standard OMG pour le développement dirigé par les modèles des systèmes embarqués temps réel"

Transcription

1 MARTE : le futur standard OMG pour le développement dirigé par les modèles des systèmes embarqués temps réel Frédéric Thomas, Huascar Espinoza, Safouan Taha, Sébastien Gérard CEA LIST Boîte 94 Gif sur Yvette {prenom.nom}@cea.fr Résumé Depuis l adoption du standard UML, notamment sous sa deuxième version, ce langage de modélisation a été très largement testé industriellement pour le développement de systèmes embarqués temps-réel (SETR). Fort de cette expérience, UML apparait aujourd hui comme un langage de modélisation très utile, couvrant de multiples besoins mais ne permettant pas de répondre à toutes les spécificités métiers liées au développement de tel système. Le manque d artéfacts pour la quantification du temps, pour la modélisation des ressources d exécution (tâches, sémaphores ) et enfin pour la description rigoureuse d une sémantique d exécution empêchaient jusqu à maintenant sa plus large utilisation dans ces domaines. Ceux-çi nécessitent des langages couvrant aussi bien les besoins liés à la conception que les besoins liés à l analyse des systèmes. Pour répondre à ces besoins, le consortium OMG a d ors et déjà normalisé des extensions à son langage de modélisation universel UML : l extension SPT (Schedulability, Performance and Time) et l extension QoS&FlT (Modeling Quality of Service and Fault Tolerance Characteristics & Mechanisms). Ces extensions ne couvrant pas tous les besoins d un développement dirigé par les modèles, l OMG a récemment émis un nouvel appel à soumission pour une extension nommée MARTE (UML PROFILE FOR MODELING AND ANALYSIS OF REAL-TIME AND EMBEDDED SYSTEMS). Le consortium ProMarte a répondu à cet appel. Bien que cette proposition soit en cours de construction, il est d ors et déjà possible de décrire les principaux concepts qu elle fournit. Il est aussi possible de faire une première comparaison avec d autres langages utilisés dans l embarqué temps-réel tel que le langage de description d architecture : AADL (Architecture Analysis and Design Language).

2 1. Introduction De part la complexité et l hétérogénéité des systèmes embarqués temps réel (TR/E), leur modélisation reste aujourd hui un exercice difficile qui nécessite des langages de modélisation appropriés. Il est ainsi courant de vouloir modéliser à des niveaux d abstraction différents : la concurrence (ou parallélisme), les contraintes temporelles (i.e. échéance, périodicité, etc.), les contraintes d embarquabilité (i.e. taille mémoire, consommation électrique, etc.), les supports d exécution qu ils soient logiciels (i.e. système d exploitation, intergiciel) et/ou matériels. Récemment, plusieurs consortiums ont normalisés des langages ou des extensions de langages dédiés au domaine de TR/E. Ainsi, le consortium SAE 1 a normalisé un langage de description d architecture (ADL) temps réel : AADL (Architecture Analysis and Design Language) [1]. De même l OMG 2 a d ors et déjà normalisé deux extensions à son langage de modélisation unifié (UML [2]): l extension SPT (Schedulability, Performance and Time) [3] et l extension QoS&FlT (Modeling Quality of Service and Fault Tolerance Characteristics & Mechanisms) [4]. Ces premières extensions ne couvrant pas tous les besoins, l OMG a récemment émis un nouvel appel à proposition (Request For Proposal (RFP)) intitulé MARTE (UML PROFILE FOR MODELING AND ANALYSIS OF REAL-TIME AND EMBEDDED SYSTEMS) [5]. Cet article vise donc dans un premier temps à décrire succinctement les extensions à UML dédiées au temps réel. Dans une deuxième partie il s attachera à présenter la RFP MARTE et une réponse en cours de construction du consortium 1 SAE : Society of Automotive Engineers, 2 OMG : Object Management Group : ProMarte 3. Cette proposition sera comparée à celles du langage AADL. 2. Les extensions UML pour le temps réel Un profile UML est un mécanisme d extension qui spécialise le langage qu il étend pour un domaine particulier tout en préservant l intégrité des concepts de modélisation originels. Concrètement, un profil UML est donc un paquetage contenant des extensions aux métaclasses UML. Ces extensions sont appelées des stéréotypes. Un stéréotype possède des propriétés (attributs, relations, etc.), nommées définitions d étiquette (tag definition). Dès lors que le stéréotype est appliqué sur une classe du modèle, les valeurs de ces propriétés sont renseignées. Enfin, un profile définit un ensemble de contraintes qui, associées à un stéréotype, clarifient la sémantique d un concept ou précisent des règles d utilisation d une construction du métamodèle. Les cas d utilisation d un profil sont divers : nouvelle terminologie, clarification sémantique, nouvelle syntaxe, règles méthodologiques, annotation des éléments par des propriétés non-fonctionnelles. Pour répondre aux problèmes très spécifiques de domaine TR/E, deux profils UML ont alors été normalisés : SPT et QoS&FlT. SPT vise à définir un ensemble minimal de concepts nécessaires à l analyse des aspects temps-réel d un système. Ces concepts doivent aboutir à la description de modèles à partir desquels l ingénieur doit être capable, soit de produire une implantation, soit d analyser le comportement temps-réel d une application en termes d ordonnançabilité et de performance. Pour ce faire, le profil SPT est constitué de deux sous-profils principaux. Le premier sous-profil concerne la modélisation des ressources générales fournissant une base pour la 3 ProMarte :

3 définition de contraintes temps-réel qualitatives (par exemple: échéance, débit, temps d exécution maximale, etc). Le second concerne les analyses d ordonnançabilité classiques (RMA, EDF, etc. [6]), l analyse de performance et l analyse d ordonnançabilité dans le contexte de RTCorba. Le second profil, «QoS et Tolérance aux fautes», fournit un ensemble de concepts pour la prise en compte de la modélisation des aspects de qualité de service et de tolérance aux fautes, en particulier dans le contexte des systèmes temps-réel. En ce qui concerne la qualité de service, ce nouveau profil définit un ensemble de concepts concrets, décrivant un canevas général pout définir la qualité de service dans le profil SPT. Les extensions proposées par ces profils ne sont pas entièrement satisfaisantes principalement pour deux raisons. Premièrement, le niveau d abstraction proposé est insuffisant et inadéquate pour envisager la conception d une application TR/E. En effet, les concepts proposés sont principalement issus des problématiques liées à l analyse. Quelque soit la technique d analyse visée, elle requière généralement des informations quantitative et qualitative supplémentaires à celles disponibles dans un modèle de spécifcaton/conception classique. Ces informations sont donc annotées sur les éléments du modèle pour faciliter la transformation du modèle d une application vers le formalisme d entrée des techniques d analyse. Par exemple, une analyse d ordonnançabilité requiert un modèle de tâche dans lequel l échéance ou le temps d exécution au pire cas est nécessaire. Ces artéfacts de modélisation ne sont pourtant pas toujours adéquates pour des modélisations visant à automatiser le développement des SETR (i.e déploiement de l application sur des supports d exécutions logiciels et matériels hétérogènes, génération de code). La seconde raison est l absence de concept lié au domaine embarqué. Par exemple, il n est pas possible de modéliser facilement des espaces mémoires séparés, une consommation énergétique ou une occupation mémoire d un système. Pour combler ces lacunes, l OMG a donc émis l appel à proposition MARTE. Celleci vise à adresser les deux branches du cycle en V, c.-à-d. celle de la conception ainsi que celle de la vérification & validation. Elle a donc pour objectif de faciliter les échanges entre les intervenants d un projet et entre les outils de développement. Pour cela, les moyens de modélisation proposés doivent aussi bien couvrir les étapes de spécification, de conception, d implémentation, que celles liées à l analyse. Ils doivent assurer la modélisation conjointe des artéfacts matériels et logiciels. Le consortium ProMarte a proposé, en novembre 2005, une réponse initiale. La version définitive est prévue pour mars Le contenu de cette proposition n est donc pas encore figé aujourd hui. Des disparités pourront donc exister entre ce qui va être présenté par la suite et le standard final. 3. UML-MARTE : la proposition ProMarte La structure de l extension proposée par le consortium ProMarte est illustrée en Figure -1. Un premier paquetage, nommé TCRM, définit de manière générique des artéfacts de modélisation pour la représentation du temps, pour la représentation des propriétés non-fonctionnelles, pour la représentation de la concurrence et pour la représentation des ressources d exécution. Un second paquetage (RTEA) complète le profile SPT pour la description des concepts nécessaires aux analyses d ordonnancement et de performance. Enfin le troisième paquetage (RTEM) définit les concepts utiles à la conception des SETR : modélisation de l application et modélisation des supports d exécution logiciels et matériels.

4 TCRM (Time, Concurrency and Resources) Causality RTEA (Real-Time and Embedded Analysis) Generic Quantitative Analysis Schedulability NFP Performance Resources Time Allocation RTEM (Real-Time and Embedded Design) HW Resources RT/E Features SW Resources Application Figure -1 Structure de la proposition ProMarte Il serait illusoire de vouloir décrire tous les concepts de cette extension dans cet article. Nous nous concentrons donc par la suite sur la modélisation du temps, la modélisation des propriétés nonfonctionnelles, et la description des supports d exécution. Nous nous efforcerons pour chacune de ces descriptions de faire le lien avec le langage AADL. La modélisation du temps La proposition du consortium ProMarte permet l expression de modèles de temps causaux (i.e. s intéressant à la précédence et aux dépendances entre les instants), de modèles de temps synchrones (i.e. divisant l échelle de temps en une suite discrète d événement où la notion de simultanéité est possible) et des modèles de temps physique (i.e. permettant de définir de manière précise des durées de temps). Ainsi il permet d exprimer des valeurs de temps, des événements dans le temps, des stimuli liés au temps et enfin des mécanismes liés au temps (i.e. des horloges, des réveils ). Il n y a pas à notre connaissance d équivalent dans le langage AADL puisque ce langage vise à décrire l architecture du système TR/E. La modélisation des propriétés nonfonctionnelles Les propriétés d une application sont regroupées traditionnellement en deux catégories : celles propres aux fonctionnalités que doit remplir l application (i.e ce qui est fait à l exécution) et celles liées à la qualification des fonctionnalités attendues (i.e. comment est-ce fait ou comment ce doit être fait). Les premières sont dites fonctionnelles (FP), les secondes non-fonctionnelles (NFP). Les NFPs fournissent des informations sur différentes caractéristiques telles que les délais d exécution, l utilisation de la mémoire, les surcharges d exécution, etc. La Figure -2 illustre la modélisation de ces propriétés avec le paquetage NFP de la proposition ProMarte. Celui-ci s intéresse à formaliser un ensemble d artéfacts de modélisation permettant la description précise et complète des informations nonfonctionnelles. Ce paquetage vise donc à qualifier et à typer de manière standard les propriétés non-fonctionnelles. Pour cela il étend les types de données d UML par les principaux types manipulés dans le TR/E (par exemple : la fréquence, le débit, la consommation). Ces types standards sont fournis sous une forme de librairie que l utilisateur peut importer (i.e le paquetage Basic_NFP_Types de la Figure -2). Par ailleurs, il permet au travers du langage VSL de définir une syntaxe concrète associée à chacun de ces types. VSL permet de décrire des constantes, des variables, des expressions complexes, et des expressions de temps. La notation «contextswitch = (value=8, unit=ms) est un exemple d utilisation de VSL. Elle exprime que pour l instance «uc», le temps de changement de contexte est de 8 us. L utilisateur pourra donc définir ses propres types tout en utilisant une notation standard, ce qui n existait pas auparavant dans UML. «modellibrary» Basic_NFP_Types «enumeration» DurationUnitKind «unit» s «unit» ms {baseunit=s, convfactor=1e-3} «unit» us {baseunit=s, convfactor=1e-6} «profile» SchedulabilityAnalysisModel «metaclass» UML::InstanceSpecification «stereotype» ExecutionEngine «nfp»tickerperiod: Duration «nfp»contextswitch: Duration= (unit= us) «NFP_Type» Duration value: Real unit: DurationUnitKind «apply» UserModel «executionengine» tickerperiod= (value= 1.0) contextswitch= (value=8, unit =us) «executionengine» uc: Controller Figure -2 Un exemple d'utilisation du sousprofile NFP et du langage VSL

5 Les chapitre concernant l analyse, utilise ces types pour décrire les propriétés nonfonctionnelles les plus utilisés dans le TR/E et ainsi faciliter le lien avec les outils d analyse. Par l intermédiaire des concepts de «properties», AADL permet lui aussi de renseigner des caractéristiques valuées. Tout comme UML, certains types sont déjà définis par le noyau du langage (aadlboolean, aadlinteger, aadlstring ). De nouveaux types de données peuvent également être définis par l utilisateur selon ses besoins. Une syntaxe concrète ainsi que les principales propriétés nonfonctionnelles sont aussi décrites dans la norme. La description de l application La proposition ProMArte propose des artéfacts de modélisation aussi bien pour permettre la modélisation de l application que pour la modélisation des ressources et services offerts à l application par les supports d exécution. Ainsi, il propose des concepts pour la description de l application à un haut niveau d abstraction. Tout comme AADL, il propose un modèle générique de composant (i.e. composant, instance de composant, port de donnée, port d événement, connecteur) permettant de modéliser aussi bien les architectures logicielles et matérielles ce qui n est pas le cas dans UML2 (i.e le concept de composant est lié exclusivement au logiciel). Plus particulièrement il propose des éléments pour modéliser le modèle d exécution de l application et ceci indépendamment des concepts implémentés sur les supports d exécution. Contrairement à AADL, ces modèles d application peuvent être décrits à différents niveaux d abstraction. Ainsi AADL contraints l utilisation des concepts de tâche (thread) et d espace mémoire séparé (Process) pour la description de l application. La proposition de ProMarte laisse beaucoup plus de liberté à l utilisateur qui peut utiliser des niveaux d abstraction comparable à ceux des objets actif d UML ou des objets dits temps réel, par exemple ceux de la méthodologie ACCORD UML [7] (i.e. une tâche par opération de l objet, une boite aux lettres comme mécanisme de communication avec cet objet). Des artéfacts de modélisation sont aussi proposés pour modéliser concrètement les supports logiciels et matériels d exécution. Ainsi, la partie logicielle permet de représenter les ressources d exécution offerte à l utilisateur par les systèmes d exploitation temps-réel embarqué. Ces principales ressources sont celles d exécution concurrentes (i.e. tâches, interruption ), celles d interaction entre les ressources d exécution (i.e. exclusion mutuelle, communication par message, synchronisation) et enfin celles permettant de gérer les ressources matérielles et logicielles (i.e. ordonnanceur, driver ). La Figure -3 représente un exemple d un régulateur de vitesse. L application est décrite puis allouée sur des «Partitions» et des «Process» de la plate-forme d exécution logicielle ARINC-653. Les concepts proposés pour la modélisation de ces ressources logicielles ne sont pas liés à des technologies spécifiques (exemple : semaphore posix, buffer Arinc) mais permettent de décrire ces technologies de manière standard. Même si SAE et ProMarte propose des notions identiques en ce qui concerne le logiciel (des files d exécution («thread»), des espaces mémoire séparés («process») ), ils ne peuvent pas être utilisés facilement de la même manière. Pour exemple le concept de fil d exécution dans le contexte de modélisation de la plate-forme permet de décrire que le support d exécution logiciel fournit des entités qui implémente cette sémantique d exécution. Il ne permet pas, comme le fait un «thread» AADL, de décrire que l application est conçu en différente tâches (i.e. fil d exécution). Pour cela il faut utiliser les concepts proposés dans le sous-profile «Application» décrit précédemment. De cette manière, une application peut être décrite à un niveau

6 d abstraction plus haut avant d être allouée en tâche par exemple sur la plate-forme d exécution logicielle. Un stéréotype spécifique permet de décrire cette allocation. Ce mécanisme est semblable au «binding» d AADL. La partie matérielle est, quant à elle, séparée en deux vues : une logique qui classifie les ressources matérielles suivant leur propriétés fonctionnelles (i.e. ressource mémoire (RAM, ROM), ressource de calcul (CPU, FPGA), ressource de communication (DMA, BUS)) et une physique qui se concentre sur les propriétés physiques du composant (i.e. : nombre de pattes, boitier ). Tout comme la proposition ProMarte, AADL propose des concepts pour représenter le support matériel. Notons cependant qu ils sont beaucoup moins détaillés du côté d AADL. Par exemple, il n existe pas de représentation physique du support d exécution. CarWithSpeedRegulator isatomic = true direction = out spm:speedometer [1] «msgport» regon: Start [1] isatomic = true direction = out «MemoryPartition» Partition CarSpeedRegulator «flowport» outspeed : Integer [1] Concurrency «HW_Processor» cpu1 : CPU frequency = 200Mhz HW_Platform «flowport» inspeed : Integer [1] «msgport» rp: RegInterface [1] ARINC_Platform <<schedulableresource >> Process isatomic = true direction = in rgm:regulator [1] «msgport» enginecmd: ECInterface [1] Concurrency_Instance partition processes 1 0..* P1 : Partition «HW_Unit» «HW_Cache» level = 2 type = unified memorysize = 512kB «HW_Processor» cpu2 : CPU frequency = 200Mhz «HW_Unit» «HW_Cache» level = 2 type = unified memorysize = 512kB «HW_Bus» issynchronous = true fsb : FSB wordwidth = 64bit «allocate» «allocate» CarWithSpeedRegulator_Instance myspeedregulator : CarSpeedRegulator spm=myspm rgm=myrgm myrgm : Regulator «allocate» t1 : Process t2 : Process «HW_Chip» «HW_RAM» sdram : SDRAM frequency = 66Mhz memorysize = 64MB adresssize = 22bit organization = (4096; 256; 4; 16bit) area = 224mm² nbpins = 54 myspm : Speedometer «allocate» Figure -3 Un exemple d'allocation d'une application sur une plate-forme logicielle puis sur une plate-forme matérielle. 4. Conclusion Dans cet article, notre intention a été d introduire simplement et sans ambition d exhaustivité, certaines parties de la proposition du consortium ProMarte répondant à l appel à soumission MARTE de l OMG. MARTE est une nouvelle extension à UML dédiée au domaine du TR/E. Ainsi après avoir discuté des lacunes des extensions d ors et déjà normalisée par l OMG (SPT, QoS&FlT), nous avons détaillé la modélisation du temps, la modélisation des propriétés nonfonctionnelle et la conception de l application en prenant compte les supports d exécution logiciels et matériels. Cette proposition est toujours en construction et sera soumise au vote en mars Nous avons proposé un premier rapprochement avec le langage AADL. Etant donné que la proposition ProMarte est en construction, cette comparaison ne se veut ni formelle, ni complète. Elle permet une première approximation de la complémentarité des deux langages et de l effort nécessaire pour exprimer une ou des passerelles de l une à l autre. Cette passerelle n était peut être pas évidente vers UML. Elle devrait être plus aisée à décrire vers UML-MARTE. 5. Références [1] SAE Society of Automotive Engineer, AS5506 Architecture Analysis and Design Language (AADL), 2004 [2] OMG, "UML2.0 Superstructure Specification", [3] OMG, UML Profile for Schedulability, Performance, and Time, v1.1, formal/ , [4] OMG, UML Profile for Modeling Quality of Service and Fault Tolerance characteristics & Mechanisms, ptc/ , [5] OMG, "UML Profile for Modeling and Analysis of Real-Time and Embedded systems RFP", realtime/ , [6] A. BURNS, «Scheduling hard real-time systems: a review,» Software Engineering Journal, mai [7] S. Gérard, C. Mraidha, F. Terrier, and B. Baudry, "A UML-based concept for high concurrency: the Real-Time Object", presented at The 7th IEEE International Symposium on Object-oriented Real-time distributed Computing (ISORC'2004), T. A. a. I. L. J. Gustafsson, IEEE Computer Society, ISBN X, pp 64-67, Vienna, Austria, May

Extensions à la formation. Laurent Pérochon, 28-30 avril 2008, RMT Modelia, modélisation conceptuelle, formation UML, INRA Castanet Tolosan

Extensions à la formation. Laurent Pérochon, 28-30 avril 2008, RMT Modelia, modélisation conceptuelle, formation UML, INRA Castanet Tolosan Extensions à la formation Diagramme de timing FinEpreuve SautBarrière CourseAvantBarrière SautMur {>2 et 10 et 2 et 10 et

Plus en détail

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans

Plus en détail

IFT2255 : Génie logiciel

IFT2255 : Génie logiciel IFT2255 : Génie logiciel Chapitre 6 - Analyse orientée objets Section 1. Introduction à UML Julie Vachon et Houari Sahraoui 6.1. Introduction à UML 1. Vers une approche orientée objet 2. Introduction ti

Plus en détail

Introduction au temps réel

Introduction au temps réel Introduction au temps réel Laurent.Pautet@enst.fr Version 2.0 Définition d un système temps réel Un système temps réel se compose d'un ou plusieurs sous-systèmes devant répondre en un temps fini et spécifié

Plus en détail

MEAD : temps réel et tolérance aux pannes pour CORBA

MEAD : temps réel et tolérance aux pannes pour CORBA MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier

Plus en détail

NFP111 Systèmes et Applications Réparties

NFP111 Systèmes et Applications Réparties NFP111 Systèmes et Applications Réparties 1 de 34 NFP111 Systèmes et Applications Réparties Cours 7 - CORBA/Partie 1 Claude Duvallet Université du Havre UFR Sciences et Techniques 25 rue Philippe Lebon

Plus en détail

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com

RTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com RTDS G3 Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un AGL pour le développement des applications temps réel et embarquées. Réseau de partenaires: Formations, Service,

Plus en détail

MODELISATION UN ATELIER DE MODELISATION «RATIONAL ROSE»

MODELISATION UN ATELIER DE MODELISATION «RATIONAL ROSE» MODELISATION UN ATELIER DE MODELISATION «RATIONAL ROSE» Du cours Modélisation Semi -Formelle de Système d Information Du Professeur Jean-Pierre GIRAUDIN Décembre. 2002 1 Table de matière Partie 1...2 1.1

Plus en détail

Patrons de Conception (Design Patterns)

Patrons de Conception (Design Patterns) Patrons de Conception (Design Patterns) Introduction 1 Motivation Il est difficile de développer des logiciels efficaces, robustes, extensibles et réutilisables Il est essentiel de comprendre les techniques

Plus en détail

Cours en ligne Développement Java pour le web

Cours en ligne Développement Java pour le web Cours en ligne Développement Java pour le web We TrainFrance info@wetrainfrance Programme général du cours Développement Java pour le web Module 1 - Programmation J2ee A) Bases de programmation Java Unité

Plus en détail

Conception des systèmes répartis

Conception des systèmes répartis Conception des systèmes répartis Principes et concepts Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT Octobre 2012 Gérard Padiou Conception des systèmes répartis 1 / 37 plan

Plus en détail

Génie logiciel (Un aperçu)

Génie logiciel (Un aperçu) (Un aperçu) (sommerville 2010) Laurent Pérochon INRA URH 63122 St Genès Champanelle Laurent.perochon@clermont.inra.fr Ensemble d activités conduisant à la production d un logiciel Sur un échantillon de

Plus en détail

ORDONNANCEMENT CONJOINT DE TÂCHES ET DE MESSAGES DANS LES RÉSEAUX TEMPS RÉELS 4. QUELQUES EXEMPLES DU DYNAMISME ACTUEL DU TEMPS RÉEL

ORDONNANCEMENT CONJOINT DE TÂCHES ET DE MESSAGES DANS LES RÉSEAUX TEMPS RÉELS 4. QUELQUES EXEMPLES DU DYNAMISME ACTUEL DU TEMPS RÉEL i LE TEMPS RÉEL 1. PRÉSENTATION DU TEMPS RÉEL 1.1. APPLICATIONS TEMPS RÉEL 1.2. CONTRAINTES DE TEMPS RÉEL 2. STRUCTURES D'ACCUEIL POUR LE TEMPS RÉEL 2.1. EXÉCUTIFS TEMPS RÉEL 2.2. RÉSEAUX LOCAUX TEMPS

Plus en détail

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction

Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre Partie I : Introduction Plan de la première partie Quelques définitions Caractéristiques communes des applications temps-réel Exemples d

Plus en détail

Analyse,, Conception des Systèmes Informatiques

Analyse,, Conception des Systèmes Informatiques Analyse,, Conception des Systèmes Informatiques Méthode Analyse Conception Introduction à UML Génie logiciel Définition «Ensemble de méthodes, techniques et outils pour la production et la maintenance

Plus en détail

Ingénierie des Modèles. Méta-modélisation

Ingénierie des Modèles. Méta-modélisation Ingénierie des Modèles Méta-modélisation Eric Cariou Master Technologies de l'internet 2 ème année Université de Pau et des Pays de l'adour UFR Sciences Pau Département Informatique Eric.Cariou@univ-pau.fr

Plus en détail

UML (Diagramme de classes) Unified Modeling Language

UML (Diagramme de classes) Unified Modeling Language UML (Diagramme de classes) Unified Modeling Language Sommaire Introduction Objectifs Diagramme de classes Classe (Nom, attribut, opération) Visibilité et portée des constituants d une classe Association

Plus en détail

Chapitre I : le langage UML et le processus unifié

Chapitre I : le langage UML et le processus unifié I. Introduction Les méthodes d analyse orientées objet sont initialement issues des milieux industriels. La préoccupation dominante de leurs auteurs est le génie logiciel, c est-àdire les principes et

Plus en détail

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

La démarche MDA. Auteur : Projet ACCORD (Assemblage de composants par contrats en environnement ouvert et réparti)*

La démarche MDA. Auteur : Projet ACCORD (Assemblage de composants par contrats en environnement ouvert et réparti)* La démarche MDA Auteur : Projet ACCORD (Assemblage de composants par contrats en environnement ouvert et réparti)* Référence : Livrable 1.1-5 Date : Mai 2002 * : Les partenaires du projet ACCORD sont CNAM,

Plus en détail

Diagrammes de Package, de déploiement et de composants UML

Diagrammes de Package, de déploiement et de composants UML labsticc.univ-brest.fr/pages_perso/babau/ Diagrammes de Package, de déploiement et de composants UML Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Description

Plus en détail

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce.

Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce. INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L INPG Spécialité : «Micro et Nano Électronique» préparée au laboratoire CEA LIST/DTSI/SOL/LISE

Plus en détail

Mécanismes de protection dans AUTOSAR OS

Mécanismes de protection dans AUTOSAR OS Mécanismes de protection dans AUTOSAR OS Nicolas Navet, RTaW Hervé Perrault, PSA Peugeot Citroën Conférence à RTS 09 le 31/03/2009 Plan 1. Code ECU : besoin de ré-utilisabilité et multi-source 2. Concepts

Plus en détail

Ordonnancement temps réel

Ordonnancement temps réel Ordonnancement temps réel Laurent.Pautet@enst.fr Version 1.5 Problématique de l ordonnancement temps réel En fonctionnement normal, respecter les contraintes temporelles spécifiées par toutes les tâches

Plus en détail

Métriques de performance pour les algorithmes et programmes parallèles

Métriques de performance pour les algorithmes et programmes parallèles Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and

Plus en détail

Le Guide Pratique des Processus Métiers

Le Guide Pratique des Processus Métiers Guides Pratiques Objecteering Le Guide Pratique des Processus Métiers Auteur : Version : 1.0 Copyright : Softeam Equipe Conseil Softeam Supervisée par Philippe Desfray Softeam 21 avenue Victor Hugo 75016

Plus en détail

Prise en compte des ressources dans les composants logiciels parallèles

Prise en compte des ressources dans les composants logiciels parallèles Prise en compte des ressources dans les composants logiciels parallèles Aperçus de l action RASC et du projet Concerto F. Guidec Frederic.Guidec@univ-ubs.fr Action RASC Plan de cet exposé Contexte Motivations

Plus en détail

Equilibrage de charge (Load

Equilibrage de charge (Load Equilibrage de charge (Load balancing) dans les MPSoCs Présenté Le : 02 Décembre 2013 Par : A. AROUI Encadreur : A.E. BENYAMINA 01/12/2013 1 Problématique Comportement dynamique des applications et la

Plus en détail

Synthèse d une conception UML temps-réel à partir de diagrammes de séquences

Synthèse d une conception UML temps-réel à partir de diagrammes de séquences Synthèse d une conception UML temps-réel à partir de diagrammes de séquences L. Apvrille 1 P. de Saqui-Sannes 2, 3 F. Khendek 4 1 GET/ENST, Institut Eurécom, BP 193, 2229 route des Crêtes, 06904 Sophia-

Plus en détail

Synergies entre Artisan Studio et outils PLM

Synergies entre Artisan Studio et outils PLM SysML France 13 Novembre 2012 William Boyer-Vidal Regional Sales Manager Southern Europe Synergies entre Artisan Studio et outils PLM 2012 2012 Atego. Atego. 1 Challenges & Tendances Complexité des produits

Plus en détail

Les liaisons SPI et I2C

Les liaisons SPI et I2C DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création

Plus en détail

Mineure Architectures Orientées Services SOA Business Process Modeling (BPM) Mineure SOA. Business Process Modeling (BPM)

Mineure Architectures Orientées Services SOA Business Process Modeling (BPM) Mineure SOA. Business Process Modeling (BPM) Mineure SOA Business Process Modeling (BPM) Idir AIT SADOUNE idir.aitsadoune@supelec.fr Idir AIT SADOUNE - Plan 1 Notion de processus? 2 Modélisation des processus? 3 Langages

Plus en détail

1 Mesure de la performance d un système temps réel : la gigue

1 Mesure de la performance d un système temps réel : la gigue TP TR ENSPS et MSTER 1 Travaux Pratiques Systèmes temps réel et embarqués ENSPS ISV et Master TP1 - Ordonnancement et communication inter-processus (IPC) Environnement de travail Un ordinateur dual-core

Plus en détail

Exécutif temps réel Pierre-Yves Duval (cppm)

Exécutif temps réel Pierre-Yves Duval (cppm) Exécutif temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 Plan Exécutif Tâches Evénements et synchronisation Partage de ressources Communications

Plus en détail

REALISATION d'un. ORDONNANCEUR à ECHEANCES

REALISATION d'un. ORDONNANCEUR à ECHEANCES REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6

Plus en détail

JOURNEES SYSTEMES & LOGICIELS CRITIQUES le 14/11/2000. Mise en Œuvre des techniques synchrones pour des applications industrielles

JOURNEES SYSTEMES & LOGICIELS CRITIQUES le 14/11/2000. Mise en Œuvre des techniques synchrones pour des applications industrielles JOURNEES SYSTEMES & LOGICIELS CRITIQUES le 14/11/2000 Mise en Œuvre des techniques synchrones pour des applications industrielles Mise en œuvre des techniques synchrones pour des applications industrielles

Plus en détail

PEINTAMELEC Ingénierie

PEINTAMELEC Ingénierie PEINTAMELEC Ingénierie Moteurs de productivité Drivers of productivity Automatisation de systèmes de production Informatique industrielle Manutention Contrôle Assemblage Automating production systems Industrial

Plus en détail

basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML

basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML http://olivier-augereau.com Sommaire Introduction I) Les bases II) Les diagrammes

Plus en détail

REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION

REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION REMOTE DATA ACQUISITION OF EMBEDDED SYSTEMS USING INTERNET TECHNOLOGIES: A ROLE-BASED GENERIC SYSTEM SPECIFICATION THÈSE N O 2388 (2001) PRÉSENTÉE AU DÉPARTEMENT D'INFORMATIQUE ÉCOLE POLYTECHNIQUE FÉDÉRALE

Plus en détail

Applications Embarquées Critiques

Applications Embarquées Critiques Applications Embarquées Critiques Jean-Marc Pierson pierson@irit.fr Cours DL Jean-Marc Pierson Applications Embarquées Critiques (1/50) Applications Embarquées Critiques: Plan Caractéristiques générales,

Plus en détail

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur

Plus en détail

FAMILLE EMC VPLEX. Disponibilité continue et mobilité des données dans et entre les datacenters AVANTAGES

FAMILLE EMC VPLEX. Disponibilité continue et mobilité des données dans et entre les datacenters AVANTAGES FAMILLE EMC VPLEX Disponibilité continue et mobilité des données dans et entre les datacenters DISPONIBLITÉ CONTINUE ET MOBILITÉ DES DONNÉES DES APPLICATIONS CRITIQUES L infrastructure de stockage évolue

Plus en détail

Développement d un interpréteur OCL pour une machine virtuelle UML.

Développement d un interpréteur OCL pour une machine virtuelle UML. ObjeXion Software Prototyping made easy SA au capital de 500 000 F Siret 421 565 565 00015 APE 722Z Téléphone : 03 89 35 70 75 Télécopie : 03 89 35 70 76 L embarcadère 5, rue Gutemberg 68 800 Vieux-Thann,

Plus en détail

Le rôle de la DSI avec l audit Interne pour la maîtrise des risques

Le rôle de la DSI avec l audit Interne pour la maîtrise des risques Le rôle de la DSI avec l audit Interne pour la maîtrise des risques IT Governance Symposium du 16 Juin 2009 Henri Guiheux Responsable Governance & Securité des SI CISA, CISM, CGEIT Sommaire Enjeux ERM

Plus en détail

CEG4566/CSI4541 Conception de systèmes temps réel

CEG4566/CSI4541 Conception de systèmes temps réel CEG4566/CSI4541 Conception de systèmes temps réel Chapitre 6 Vivacité, sécurité (Safety), fiabilité et tolérance aux fautes dans les systèmes en temps réel 6.1 Introduction générale aux notions de sécurité

Plus en détail

Utilisation de SysML pour la modélisation des réseaux de capteurs

Utilisation de SysML pour la modélisation des réseaux de capteurs Utilisation de SysML pour la modélisation des réseaux de capteurs Nicolas Belloir, Jean-Michel Bruel, Natacha Hoang, Congduc Pham Université de Pau et des pays de l Adour LIUPPA, BP 1155, F-64013 Pau Cedex

Plus en détail

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université

Plus en détail

Expression des contraintes. OCL : Object C o n t r a i n t L a n g u a g e

Expression des contraintes. OCL : Object C o n t r a i n t L a n g u a g e P r o b l é m a t i q u e OCL : O b j e c t C o n s t r a i n t L a n g u a g e Le langage de contraintes d UML Les différents diagrammes d UML permettent d exprimer certaines contraintes graphiquement

Plus en détail

Architecture à base de composants pour le déploiement adaptatif des applications multicomposants

Architecture à base de composants pour le déploiement adaptatif des applications multicomposants Architecture à base de composants pour le déploiement adaptatif des applications multicomposants Dhouha Ayed, Chantal Taconet, et Guy Bernard GET / INT, CNRS Samovar 5157 9 rue Charles Fourier 91011 Évry,

Plus en détail

Business Process Modeling (BPM)

Business Process Modeling (BPM) Business Process Modeling (BPM) Mineure SOA Cécile Hardebolle cecile.hardebolle@supelec.fr Programme 8 nov. 15 nov. Introduction. Enjeux, rôle de l'architecte SI Partie n 1 du cas d'étude Architecture

Plus en détail

FAMILLE EMC VPLEX. Disponibilité continue et mobilité des données dans et entre les datacenters

FAMILLE EMC VPLEX. Disponibilité continue et mobilité des données dans et entre les datacenters FAMILLE EMC VPLEX Disponibilité continue et mobilité des données dans et entre les datacenters DISPONIBILITE CONTINUE ET MOBILITE DES DONNEES DES APPLICATIONS CRITIQUES L infrastructure de stockage évolue

Plus en détail

file://\\tsclient\unix\msa.html

file://\\tsclient\unix\msa.html Page 1 sur 6 NET MICRO.upmc SIRET :38180080400035 Numéro TVA :FR40381800804 49, boulevard Saint-Marcel 75013 Paris FRANCE Téléphone : 01 43 31 73 13 Fax : 01 43 37 63 12 Votre commercial M. Hervé Gaillard

Plus en détail

Université de Bangui. Modélisons en UML

Université de Bangui. Modélisons en UML Université de Bangui CRM Modélisons en UML Ce cours a été possible grâce à l initiative d Apollinaire MOLAYE qui m a contacté pour vous faire bénéficier de mes connaissances en nouvelles technologies et

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Business Process Design Max Pauron

Business Process Design Max Pauron Business Process Design Max Pauron 2005 Max Pauron - Reproduction and communication, even partial, are strictly prohibited without written permission. Unauthorized photocopying is a crime. Contexte Les

Plus en détail

Principe et règles d audit

Principe et règles d audit CHAPITRE 2 Principe et règles d audit 2.1. Principe d audit Le principe et les règles d audit suivent logiquement l exposé précédent. D abord, comme dans toute branche de l activité d une entreprise, l

Plus en détail

Une méthode d apprentissage pour la composition de services web

Une méthode d apprentissage pour la composition de services web Une méthode d apprentissage pour la composition de services web Soufiene Lajmi * Chirine Ghedira ** Khaled Ghedira * * Laboratoire SOIE (ENSI) University of Manouba, Manouba 2010, Tunisia Soufiene.lajmi@ensi.rnu.tn,

Plus en détail

Software Engineering and Middleware A Roadmap

Software Engineering and Middleware A Roadmap Software Engineering and Middleware A Roadmap Ecrit par: Dr. Wolfgang Emmerich Présenté par : Mustapha Boushaba Cours : IFT6251 Wolfgang Emmerich Enseignant à University College London: Distributed Systems

Plus en détail

Vers du matériel libre

Vers du matériel libre Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les

Plus en détail

IFT3902 : (Gestion de projet pour le) développement, (et la) maintenance des logiciels

IFT3902 : (Gestion de projet pour le) développement, (et la) maintenance des logiciels IFT3902 : (Gestion de projet pour le) développement, (et la) maintenance des logiciels Yann-Gaël Guéhéneuc Professeur adjoint guehene@iro.umontreal.ca, local 2345 Département d informatique et de recherche

Plus en détail

Learning Object Metadata

Learning Object Metadata Page 1 of 7 Learning Object Metadata Le LOM (Learning Object Metadata), est un schéma de description de ressources d enseignement et d apprentissage. Le LOM peut être utilisé pour décrire des ressources

Plus en détail

Problématiques de recherche. Figure Research Agenda for service-oriented computing

Problématiques de recherche. Figure Research Agenda for service-oriented computing Problématiques de recherche 90 Figure Research Agenda for service-oriented computing Conférences dans le domaine ICWS (International Conference on Web Services) Web services specifications and enhancements

Plus en détail

La Continuité d Activité

La Continuité d Activité La virtualisation VMware vsphere au service de La Continuité d Activité La virtualisation VMware vsphere La virtualisation et la Continuité d Activité La virtualisation et le Plan de Secours Informatique

Plus en détail

Cours de Génie Logiciel

Cours de Génie Logiciel Cours de Génie Logiciel Sciences-U Lyon Diagrammes UML (2) http://www.rzo.free.fr Pierre PARREND 1 Avril 2005 Sommaire Les Diagrammes UML Diagrammes de Collaboration Diagrammes d'etats-transitions Diagrammes

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Solution A La Gestion Des Objets Java Pour Des Systèmes Embarqués

Solution A La Gestion Des Objets Java Pour Des Systèmes Embarqués International Journal of Engineering Research and Development e-issn: 2278-067X, p-issn: 2278-800X, www.ijerd.com Volume 7, Issue 5 (June 2013), PP.99-103 Solution A La Gestion Des Objets Java Pour Des

Plus en détail

Initiation au HPC - Généralités

Initiation au HPC - Généralités Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours

Plus en détail

Cours STIM P8 TD 1 Génie Logiciel

Cours STIM P8 TD 1 Génie Logiciel Cours STIM P8 TD 1 Génie Logiciel Compléments sur UML Intervenant : Anil CASSAM CHENAI Date : 02/02/2012 Objectifs du complément Ce complément sera approfondi en parallèle de plusieurs TD/Cours. Rappels

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Modèles système, modèles logiciel et modèles de code dans les applications spatiales

Modèles système, modèles logiciel et modèles de code dans les applications spatiales GÉNIE LOGICIEL N o 97 JUIN 2011 Modèles système, modèles logiciel et modèles de code dans les applications spatiales É RIC C ONQUET, FRANÇOIS-XAVIER D ORMOY, IULIA D RAGOMIR, A LAIN L E G UENNEC, DAVID

Plus en détail

- Couches - Éléments - Domaines - ArchiMate et les techniques du BABOK

- Couches - Éléments - Domaines - ArchiMate et les techniques du BABOK ArchiMate et l architecture d entreprise Par Julien Allaire Ordre du jour Présentation du langage ArchiMate - Couches - Éléments - Domaines - ArchiMate et les techniques du BABOK Présentation du modèle

Plus en détail

4.2 Unités d enseignement du M1

4.2 Unités d enseignement du M1 88 CHAPITRE 4. DESCRIPTION DES UNITÉS D ENSEIGNEMENT 4.2 Unités d enseignement du M1 Tous les cours sont de 6 ECTS. Modélisation, optimisation et complexité des algorithmes (code RCP106) Objectif : Présenter

Plus en détail

Rational Unified Process

Rational Unified Process Rational Unified Process For Christiane DAVOINE-GUHUR Société GICAB - Vannes Christiane.Davoine@CA-GICAB.fr Table des Matières 1 INTRODUCTION... 1 2 LES COMPOSANTS ET LES GRANDS PRINCIPES DU PROCESSUS...

Plus en détail

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager

Plus en détail

Introduction à la programmation concurrente

Introduction à la programmation concurrente Introduction à la programmation concurrente Moniteurs Yann Thoma Reconfigurable and Embedded Digital Systems Institute Haute Ecole d Ingénierie et de Gestion du Canton de Vaud This work is licensed under

Plus en détail

Management des processus opérationnels

Management des processus opérationnels Ecole Nationale Supérieure de Management Master Management des organisations Management des processus opérationnels Dr TOUMI Djamila Cours n 2: la modélisation des processus opérationnels INTRODUCTION

Plus en détail

Langage et Concepts de ProgrammationOrientée-Objet 1 / 40

Langage et Concepts de ProgrammationOrientée-Objet 1 / 40 Déroulement du cours Introduction Concepts Java Remarques Langage et Concepts de Programmation Orientée-Objet Gauthier Picard École Nationale Supérieure des Mines de Saint-Étienne gauthier.picard@emse.fr

Plus en détail

Le Processus RUP. H. Kadima. Tester. Analyst. Performance Engineer. Database Administrator. Release Engineer. Project Leader. Designer / Developer

Le Processus RUP. H. Kadima. Tester. Analyst. Performance Engineer. Database Administrator. Release Engineer. Project Leader. Designer / Developer Le Processus RUP Database Administrator Project Leader H. Kadima Performance Engineer Release Engineer Analyst Designer / Developer Tester Table des matières 1. De l artisanat à l industrialisation de

Plus en détail

M1 : Ingénierie du Logiciel

M1 : Ingénierie du Logiciel M1 : Ingénierie du Logiciel UNIVERSITE PIERRE & MARIE CURIE (PARIS VI) Examen Réparti 2eme partie 16 Mai 2013 (2 heures avec documents : tous SAUF ANNALES CORRIGEES). Barème indicatif sur 20,5 points (max

Plus en détail

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510

VMware vsphere 5 Préparation à la certification VMware Certified Professional 5 Data Center Virtualization (VCP5-DCV) - Examen VCP510 Introduction A. Au sujet du livre 10 B. Au sujet de l'examen 10 Chapitre 1 Les nouveautés de vsphere A. Présentation 14 B. En quoi vsphere 5 diffère de vsphere 4? 14 1. Un Service Console abandonné 14

Plus en détail

Les systèmes de base de données temps réels. Pokrovskaya Natalia, Kabbali Nadia

Les systèmes de base de données temps réels. Pokrovskaya Natalia, Kabbali Nadia Les systèmes de base de données temps réels Pokrovskaya Natalia, Kabbali Nadia Année académique 2008-2009 Table des matières 1 Introduction 2 2 Système de gestion de bases de données classiques 3 3 Systèmes

Plus en détail

CURRICULUM VITAE. Informations Personnelles

CURRICULUM VITAE. Informations Personnelles CURRICULUM VITAE Informations Personnelles NOM: BOURAS PRENOM : Zine-Eddine STRUCTURE DE RATTACHEMENT: Département de Mathématiques et d Informatique Ecole Préparatoire aux Sciences et Techniques Annaba

Plus en détail

Retour d expériences avec UML

Retour d expériences avec UML Retour d expériences avec UML UML pour les systèmes biologiques Marie-Hélène Moirez-Charron, UMR AGIR, équipe MAGE INRA Toulouse mailto:marie-helene.charron@toulouse.inra.fr PLAN Contexte de travail UML,

Plus en détail

Analyse et Conception objet du logiciel Analyse et conception objet du logiciel : Méthode de conception objet et notation UML.

Analyse et Conception objet du logiciel Analyse et conception objet du logiciel : Méthode de conception objet et notation UML. Analyse et conception objet du logiciel : Méthode de conception objet et notation UML Rémy Courdier Email : Remy.Courdier@univ-reunion.fr Rémy Courdier V2.1 1 Plan du cours Introduction au Génie Logiciel

Plus en détail

Introduction aux systèmes temps réel

Introduction aux systèmes temps réel Introduction aux systèmes temps réel Frank Singhoff Bureau C-203 Université de Brest, France LISyC/EA 3883 singhoff@univ-brest.fr UE applications de l informatique, Université de Brest Page 1/22 Plan du

Plus en détail

Macroscope et l'analyse d'affaires. Dave Couture Architecte principal Solutions Macroscope

Macroscope et l'analyse d'affaires. Dave Couture Architecte principal Solutions Macroscope Macroscope et l'analyse d'affaires Dave Couture Architecte principal Solutions Macroscope Avis Avis d intention Ce document a pour but de partager des éléments de vision et d intentions de Fujitsu quant

Plus en détail

Contributions à l expérimentation sur les systèmes distribués de grande taille

Contributions à l expérimentation sur les systèmes distribués de grande taille Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte

Plus en détail

UML (Paquetage) Unified Modeling Language

UML (Paquetage) Unified Modeling Language UML (Paquetage) Unified Modeling Language Sommaire Introduction Objectifs Paquetage Espace de nommage d un paquetage Dépendances entre paquetages 2 Notion introduite véritablement par UML car superficiellement

Plus en détail

Description de la formation

Description de la formation Description de la formation Modalités Ce parcours de formation est un parcours en alternance, d une durée de 2ans, à raison d une semaine de formation par mois, soit 770 heures et de trois semaines de

Plus en détail

Qualité du logiciel: Méthodes de test

Qualité du logiciel: Méthodes de test Qualité du logiciel: Méthodes de test Matthieu Amiguet 2004 2005 Analyse statique de code Analyse statique de code Étudier le programme source sans exécution Généralement réalisée avant les tests d exécution

Plus en détail

C est quoi le SWAT? Les équipes décrites par James Martin s appellent SWAT : Skilled With Advanced Tools.

C est quoi le SWAT? Les équipes décrites par James Martin s appellent SWAT : Skilled With Advanced Tools. 1- RAD Quelle sont les avantages que apporte la méthode RAD à l entreprise? Une méthode RAD devrait, d après son auteur, apporter trois avantages compétitifs à l entreprise : Une rapidité de développement

Plus en détail

Le génie logiciel. maintenance de logiciels.

Le génie logiciel. maintenance de logiciels. Le génie logiciel Définition de l IEEE (IEEE 1990): L application d une approche systématique, disciplinée et quantifiable pour le développement, l opération et la maintenance de logiciels. Introduction

Plus en détail

Processus! programme. DIMA, Systèmes Centralisés (Ph. Mauran) " Processus = suite d'actions = suite d'états obtenus = trace

Processus! programme. DIMA, Systèmes Centralisés (Ph. Mauran)  Processus = suite d'actions = suite d'états obtenus = trace Processus 1) Contexte 2) Modèles de Notion de Points de vue Modèle fourni par le SX Opérations sur les 3) Gestion des Représentation des Opérations 4) Ordonnancement des Niveaux d ordonnancement Ordonnancement

Plus en détail

Pierre Couprie. «Analyser la musique électroacoustique avec le logiciel ianalyse» EMS08

Pierre Couprie. «Analyser la musique électroacoustique avec le logiciel ianalyse» EMS08 Pierre Couprie «Analyser la musique électroacoustique avec le logiciel ianalyse» EMS08 Electroacoacoustic Music Studies Network International Conference 3-7 juin 2008 (Paris) - INA-GRM et Université Paris-Sorbonne

Plus en détail

Modélisation des processus métiers et standardisation

Modélisation des processus métiers et standardisation Modélisation des processus métiers et standardisation Table des matières Introduction... 3 Processus métier : un même mot, plusieurs domaines d application... 4 Les défis contemporains de la gestion des

Plus en détail

Sujet de thèse CIFRE RESULIS / LGI2P

Sujet de thèse CIFRE RESULIS / LGI2P Ecole des Mines d Alès Laboratoire de Génie Informatique et d Ingénierie de Production LGI2P Nîmes Sujet de thèse CIFRE RESULIS / LGI2P Titre Domaine De l ingénierie des besoins à l ingénierie des exigences

Plus en détail

Les attentes du marché

Les attentes du marché www.pwc.com Les attentes du marché Octobre 2012 L état des lieux à propos des formats de reporting et de l appropriation par le marché du XBRL La taxonomie XBRL pour les reportings Solvabilité 2 a fait

Plus en détail

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées

Plus en détail