INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1
|
|
- Ève David
- il y a 8 ans
- Total affichages :
Transcription
1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1
2 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2
3 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe Symmetric shared memory multiprocessors (SMP UMA) Mémoire distribuée et partagée (DSM NUMA) Mémoire distribuée non partagée (Multicomputer) RPC (Hybride) E/S Centralisées Distribuées Hybrides Coherence Protocol Directory-based Snooping Snooping Protocol Write invalidate Write update (broadcast) Synchronisation HDW primitives Lock (HDW: semaphore) Barrier (Spin-lock) Etc. Topologie Single bus Crossbar, etc. Hiérarchie Oui Non Processeurs Simple pipeline Superscalar Granularité Process Thread Sylvain Martel - INF6500 3
4 Performance Metrics pour communication entre plusieurs processeurs Communication bandwidth Limitée par le processeur, interconnections, au lieu du mécanisme de communication Communication latency Idéalement le plus bas possible, (sender overhead, delais relié au lien de communication (FIFO), receiver overhead) Communication latency hiding Latence de communication en parallèle avec computation Définitions: Bandwidth (bande passante), Throughput (Débit), Latency (Latence) Sylvain Martel - INF6500 4
5 Taxonomie des architectures parallèles Un seul flot d instruction, un seul flot de données (single instruction, single datum - SISD) : c est le monoprocesseur commun. Un seul flot d instructions, plusieurs flots de données (single instructions, multiple data - SIMD): La même instruction est exécutée par plusieurs processeurs utilisant différents flots de données. Chaque processeur a sa propre mémoire données, mais il y a une seule mémoire d instructions et un seul processeur de contrôle qui lance les instructions. Plusieurs flots d instructions, un seul flot de données (multiple instructions, single datum - MISD): aucune machine commerciale de ce type n a été construite à ce jour. Plusieurs flots d instructions, plusieurs flots de données (multiple instructions, multiple data MIMD): Chaque processeur lit ses propres instructions et opère sur ses propres données. Sylvain Martel - INF6500 5
6 SISD (Exemples) Processeur Instructions Mémoire Mémoire Processeur Instructions Mémoire Processeur Instructions Mémoire Mémoire Dual-Port Sylvain Martel - INF6500 6
7 SIMD (Exemple) Mémoire Processeur Instructions Mémoire Mémoire Processeur Mémoire Processeur Mémoire Processeur Sylvain Martel - INF6500 7
8 SIMD (Exemple - suite) Processeur Processeur Mémoire Processeur Processeur Mémoire Processeur Processeur Mémoire Processeur Processeur Mémoire Instruction 1 Instruction 2 Sylvain Martel - INF6500 8
9 SIMD (Exemple - suite) MUX Processeur Mémoire MUX Processeur Mémoire MUX Processeur Mémoire MUX Processeur Mémoire Instruction 1, 2, 1, 2, Sylvain Martel - INF6500 9
10 MIMD avec mémoire partagée ou mémoire distribuée Les premiers multiprocesseurs étaient SIMD. De nos jours, le modèle MIMD a surgit comme l architecture évidente à choisir pour le multiprocesseurs d usage général: Flexible : peut fonctionner comme une machine simple utilisateur destinée à la haute performance pour une application, comme une machine avec multiprogrammation exécutant beaucoup de tâches simultanément, ou selon une certaine combinaison de ces fonctions. Un MIMD peut être construit en s appuyant sur les avantages coût performance des microprocesseurs standard. Les machine MIMD actuelles sont classables en deux groupes, selon le nombre de processeurs. Architectures à mémoire partagée centralisée Au plus quelques douzaines de processeurs en1990 Se partagent la même mémoire physique La connexion est typiquement réalisée par un bus Temps d accès uniforme pour chaque processeur Sylvain Martel - INF
11 MIMD avec mémoire partagée (centralisée) Multi-thread Oriented Mémoire Principale Processeur 1 Processeur 2 Processeur 3 Processeur N Inter-processors: Shared Memory Model Sylvain Martel - INF
12 MIMD avec mémoires distribuées Multi-process Oriented Processeur 1 Processeur 2 Processeur 3 Processeur N Mémoire 1 Mémoire 2 Mémoire 3 Mémoire N Inter-processors: Message Passing Model Sylvain Martel - INF
13 Processes vs. threads Process: Segment de codes qui peut-être exécuté indépendamment par un processeur. Chaque «process» est indépendant des «processes» sur les autres processeurs Thread: Lorsque plusieurs «processes» partagent le code et la plupart de leurs adresses mémoires, ils sont référés comme des «threads». Sylvain Martel - INF
14 MIMD avec mémoire partagée centralisée Symmetric Shared Memory Multiprocessors (SMP) ou UMA (uniform memory access) Contention sur le bus Mémoire Principale Contention augmente avec augmentation de N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
15 Réduction de la performance à cause du niveau de contentions Performance Nombre de processeurs Sylvain Martel - INF
16 MIMD avec mémoire partagée centralisée Réduction du niveau de contention sur le bus avec mémoires caches Mémoire Principale Contention augmente moins avec augmentation de N (possibilité d ajouter plus de processeurs) Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
17 Réduction de la performance à cause du niveau de contentions Performance Avec cache Sans cache Nombre de processeurs Sylvain Martel - INF
18 MIMD avec mémoire partagée centralisée Problèmes de cohérence entre les mémoires caches (cache coherence) Copies semblables du bloc 0 Mémoire Principale Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
19 MIMD avec mémoire partagée centralisée Problèmes de cohérence entre les mémoires caches (cache coherence) - Suite Processeur 1 écrit dans le bloc 0, donc: différentes copies du bloc 0 Mémoire Principale Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
20 Protocoles de cohérence de caches (cache coherence protocols) Write Invalidate Protocol Snooping Protocols (Shared Memory) Write Update ou Write Broadcast Protocol Directory-based Protocols (Distributed Memory) Sylvain Martel - INF
21 Protocoles de cohérence de caches (cache coherence protocols) Write Invalidate Protocol Snooping Protocols (Centralized (single) Shared Memory) Write Update ou Write Broadcast Protocol Directory-based Protocols (Distributed Shared Memory) Sylvain Martel - INF
22 MIMD avec mémoire partagée centralisée WriteInvalidate T1 Processeur 1 écrit dans le bloc 0, donc: différentes copies du bloc 0 Mémoire Principale Snooping Bus Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
23 MIMD avec mémoire partagée centralisée WriteInvalidate T2 Met «invalide» la copie du bloc 0 dans la mémoire cache 3 Mémoire Principale Note: pour maintenir la demande de la bande passante sous Contrôle, il faut verifier si un bloc est partagé ou non. Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
24 MIMD avec mémoire partagée centralisée WriteInvalidate T3 Processeur 3 lit dans le bloc 0 mais invalide, bloc 0 est remplacé, puis il y a lecture Mémoire Principale Note: Effet d un tampon d écriture sur performance de P1 et P3, etc. 2 Cache 1 Cache 2 Cache 3 Cache N 1 3 Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
25 MIMD avec mémoire partagée centralisée WriteInvalidate T4 Processeur 3 tente d écrire dans le bloc 0 mais P1 a exclusivité, (exclusive accesses) écriture non permise Mémoire Principale Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
26 MIMD avec mémoire partagée centralisée WriteInvalidate T5 Le bloc 0 dans le cache 1 est remplacé par un autre bloc Mémoire Principale Exclusive Accesses Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
27 MIMD avec mémoire partagée centralisée WriteInvalidate T6 Le bloc 0 dans le cache 3 est remplacé par un autre bloc (dans aucun autre cache) 2 Mémoire Principale 1 Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
28 Protocoles de cohérence de caches (cache coherence protocols) Write Invalidate Protocol Snooping Protocols (Centralized (single) Shared Memory) Write Update ou Write Broadcast Protocol Directory-based Protocols (Distributed Shared Memory) Sylvain Martel - INF
29 MIMD avec mémoire partagée centralisée Write Update or Broadcast T1 Processeur 1 écrit dans le bloc 0, donc: différentes copies du bloc 0 Mémoire Principale Snooping Bus Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
30 MIMD avec mémoire partagée centralisée Write Update or Broadcast T2 «Update»la copie du bloc 0 dans la mémoire cache 3 Mémoire Principale Note: Avantages/désavantages de «update» du bloc 0 dans la mémoire principale, effet d un tampon d écriture, etc. Si broadcast (autres copies du bloc 0) Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
31 MIMD avec mémoire partagée centralisée WriteInvalidate T3 Processeur 3 lit dans le bloc 0, OK si «update» du bloc 0 est terminé, sinon attend Mémoire Principale Note: Effet d un tampon d écriture sur performance de P1 et P3, etc. Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
32 MIMD avec mémoire partagée centralisée Write Update or Broadcast T4 Processeur 3 tente d écrire dans le bloc 0 mais P1 a exclusivité, (exclusive accesses) écriture non permise, (échec au cache) Mémoire Principale Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
33 MIMD avec mémoire partagée centralisée Write Update or Broadcast T5 Le bloc 0 dans le cache 1 est remplacé par un autre bloc Mémoire Principale Exclusive Accesses Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
34 MIMD avec mémoire partagée centralisée Write Update or Broadcast T6 Le bloc 0 dans le cache 3 est remplacé par un autre bloc (dans aucun autre cache) 2 Mémoire Principale 1 Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
35 Write Invalidate vs. Write Update ou Broadcast Write Invalidate plus populaire car moins de trafic sur le bus, mais possibilité dune plus grande latence si un autre processeur a besoin de lire un mot dans le même bloc. Sylvain Martel - INF
36 Architectures de mémoires et mécanismes de communication Mémoire distribuée et partagée (Distributed Shared Memory DSM architecture) L espace d adresses est partagée entre les processeurs même si la mémoire n est pas centralisée mais distribuée Connue aussi sous le nom de NUMA (nonuniform memory access) parce que le temps d accès dépend du lieu ou adresse du mot accédé dans la mémoire Symmetric Shared Memory Multiprocessors (SMP) ou UMA (uniform memory access) Multicomputers (Message-passing multiprocessors) Mémoire distribuée mais non partagée Multiples espaces mémoires Clusters: ordinateurs connectés par LAN avec peu d intéractions Sylvain Martel - INF
37 MIMD avec mémoires distribuées non-partagées avec caches (message-passing multiprocessors) Préférence (shared-memory) (message-passing) Bus ou réseau d interconnexions Bus Interface MEM 1 MEM 2 MEM 3 MEM N Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
38 MIMD avec mémoires distribuées non-partagées avec caches Remote Procedure Call (RPC) 1. P3 requiert DATA dans MEM 1, 2. DATA est envoyé par P1 à P3 Message-passing Bus ou réseau d interconnexions MEM 1 MEM 2 MEM 3 MEM N Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Note: Dans le cache ou non, cohérence, etc. Sylvain Martel - INF
39 MIMD avec mémoires distribuées partagées (DSM) avec caches Bus ou réseau d interconnexions Bus Interface MEM 1 MEM 2 MEM 3 MEM N Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
40 MIMD avec mémoires distribuées partagées avec caches Accès normale (comme uni-processeur 1. P3 requiert DATA dans MEM 1, 2. P3 accède MEM 1 comme un accès à MEM 3 amis avec plus de cycles d attente (Wait-states), possibilité de contention sur le bus partagé donc plus long cycle d accès à la mémoire M1 Shared-memory Bus ou réseau d interconnexions MEM 1 MEM 2 MEM 3 MEM N Cache 1 Cache 2 Cache 3 Cache N Processeur 1 Processeur 2 Processeur 3 Processeur N Note: Dans le cache ou non, cohérence, etc. Sylvain Martel - INF
41 Protocoles de cohérence de caches (cache coherence protocols) Write Invalidate Protocol Snooping Protocols (Centralized (single) or Symmetric Shared Memory - SMP) Write Update ou Write Broadcast Protocol Directory-based Protocols (Distributed Shared Memory - DSM) Sylvain Martel - INF
42 MIMD avec mémoires distribuées partagées avec caches Cohérence avec l ajout de «directories» Shared-memory Bus ou réseau d interconnexions MEM 1 MEM 2 MEM 3 MEM N Cache 1 Cache 2 Cache 3 Cache N Directory Directory Directory Directory Processeur 1 Processeur 2 Processeur 3 Processeur N Note: Dans le cache ou non, cohérence, etc. Sylvain Martel - INF
43 Directory Chaque «directory» est responsable pour le «tracking» des caches qui partagent les mêmes adresses de mémoire dans le noeud (node). Le «directory» peut communiquer avec le processeur et la mémoire à travers un bus commun, ou il peut avoir un port séparé à la mémoire, ou il peut être une partie d un contrôleur central du noeud où toutes les communications intranodes et internode passent. Sylvain Martel - INF
44 Synchronisation Primitives matérielles de base (Hardware Primitives) Atomic read and modify (test-and-set) Autres techniques de synchronization LOCK BARRIER (SPIN-LOCK) Sylvain Martel - INF
45 Multi-threading avec un processeur DMUX Thread 1 Processeur Thread 1 Mémoire Pipeline 1 Pipeline 2 Sylvain Martel - INF
46 Multi-threading simultané avec un processeur superscalaire («converting thread-level parallelism into instruction-level parallelism) DMUX INSTR1 INSTR2 Processeur Mémoire Pipeline 1 Pipeline 2 Sylvain Martel - INF
47 Autre exemple pour discussion Mémoire Principale Cache Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
48 Autre exemple pour discussion Mémoire Principale Cache L2 L1 L1 L1 L1 Processeur 1 Processeur 2 Processeur 3 Processeur N Sylvain Martel - INF
49 Autre exemple pour discussion Mémoire Principale (Variables) C C C C Processeur 1 Processeur 2 Processeur 3 Processeur N C C C C Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Sylvain Martel - INF
50 Autre exemple pour discussion E/S Mémoire Principale (Variables) C C C C Processeur 1 Processeur 2 Processeur 3 Processeur N C C C C Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Sylvain Martel - INF
51 Autre exemple pour discussion Mémoire Principale (Variables) C C C C Processeur 1 Processeur 2 Processeur 3 Processeur N C C C C E/S E/S E/S E/S Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Sylvain Martel - INF
52 Autre exemple pour discussion CLUSTER Mémoire Principale (Variables) C C C C Processeur 1 Processeur 2 Processeur 3 Processeur N C C C C Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Mémoire Locale (Instr., cte) Sylvain Martel - INF
53 Autre exemple pour discussion (suite) Message-passing Cluster 1 Cluster 2 Cluster 3 Cluster N Sylvain Martel - INF
54 Autre exemple pour discussion Shared-memory Mémoire Principale (Globale) C C C C Cluster 1 Cluster 2 Cluster 3 Cluster N Sylvain Martel - INF
55 Autre exemple pour discussion Message-passing CROSSBAR Cluster 1 Cluster 2 Cluster 3 Cluster N Sylvain Martel - INF
56 Autre exemple pour discussion Mémoire Principale (Globale) BANK 0 Mémoire Principale (Globale) BANK 1 Mémoire Principale (Globale) BANK 3 CROSSBAR Shared-memory C C C C Cluster 1 Cluster 2 Cluster 3 Cluster N Sylvain Martel - INF
57 Sylvain Martel - INF
Équilibrage Dynamique de Charge pour des Calculs Parallèles sur Cluster Linux - Une Évaluation de l Environnement AMPI.
Facultés Universitaires Notre-Dame de la Paix, Namur Institut d Informatique Année académique 2003-2004 Équilibrage Dynamique de Charge pour des Calculs Parallèles sur Cluster Linux - Une Évaluation de
Plus en détailWindows Server 2008. Chapitre 1: Découvrir Windows Server 2008
Windows Server 2008 Chapitre 1: Découvrir Windows Server 2008 Objectives Identifier les caractéristiques de chaque édition de Windows Server 2008 Identifier les caractéristiques généraux de Windows Server
Plus en détailInitiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Plus en détail<Insert Picture Here> Solaris pour la base de donnés Oracle
Solaris pour la base de donnés Oracle Alain Chéreau Oracle Solution Center Agenda Compilateurs Mémoire pour la SGA Parallélisme RAC Flash Cache Compilateurs
Plus en détailUne méthode de conception de systèmes sur puce
École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG
Plus en détailArchitecture des calculateurs
Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications
Plus en détailEléments d architecture des machines parallèles et distribuées
M2-RISE - Systèmes distribués et grille Eléments d architecture des machines parallèles et distribuées Stéphane Vialle Stephane.Vialle@supelec.fr http://www.metz.supelec.fr/~vialle Notions d architecture
Plus en détailIntroduction à la Programmation Parallèle: MPI
Introduction à la Programmation Parallèle: MPI Frédéric Gava et Gaétan Hains L.A.C.L Laboratoire d Algorithmique, Complexité et Logique Cours du M2 SSI option PSSR Plan 1 Modèle de programmation 2 3 4
Plus en détailSystèmes et traitement parallèles
Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications
Plus en détailParallélisme et Répartition
Parallélisme et Répartition Master Info Françoise Baude Université de Nice Sophia-Antipolis UFR Sciences Département Informatique baude@unice.fr web du cours : deptinfo.unice.fr/~baude Septembre 2009 Chapitre
Plus en détailTHÈSE. Pour obtenir le grade de. Spécialité : Informatique. Arrêté ministériel : 7 août 2006. Présentée et soutenue publiquement par.
THÈSE Pour obtenir le grade de DOCTEUR DE L UNIVERSITÉ DE GRENOBLE Spécialité : Informatique Arrêté ministériel : 7 août 2006 Présentée et soutenue publiquement par Fabien GAUD le 02 Décembre 2010 ÉTUDE
Plus en détailArgument-fetching dataflow machine de G.R. Gao et J.B. Dennis (McGill, 1988) = machine dataflow sans flux de données
EARTH et Threaded-C: Éléments clés du manuel de références de Threaded-C Bref historique de EARTH et Threaded-C Ancêtres de l architecture EARTH: Slide 1 Machine à flux de données statique de J.B. Dennis
Plus en détailArchitecture des ordinateurs
Décoder la relation entre l architecture et les applications Violaine Louvet, Institut Camille Jordan CNRS & Université Lyon 1 Ecole «Découverte du Calcul» 2013 1 / 61 Simulation numérique... Physique
Plus en détailQuantification d incertitude et Tendances en HPC
Quantification d incertitude et Tendances en HPC Laurence Viry E cole de Physique des Houches 7 Mai 2014 Laurence Viry Tendances en HPC 7 Mai 2014 1 / 47 Contents 1 Mode lisation, simulation et quantification
Plus en détailChapitre 1 - Langages de description d architectures matérielles hybrides
Chapitre 1 - Langages de description d architectures matérielles hybrides «Hélas, tout a déjà été dit et on arrive trop tard!» (La Bruyère) Résumé La méthode MEDEVER nécessite la description de l architecture
Plus en détailPour obtenir le grade de. Arrêté ministériel : 7 août 2006. Sylvain Genevès
THÈSE Pour obtenir le grade de DOCTEUR DE L UNIVERSITÉ DE GRENOBLE Spécialité : Informatique Arrêté ministériel : 7 août 2006 Présentée par Sylvain Genevès Thèse dirigée par Vivien Quéma et co-encadrée
Plus en détailLe modèle client-serveur
Le modèle client-serveur Olivier Aubert 1/24 Sources http://www.info.uqam.ca/~obaid/inf4481/a01/plan.htm 2/24 Historique architecture centralisée terminaux passifs (un seul OS, systèmes propriétaires)
Plus en détailExécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Plus en détailGESTION DE LA MEMOIRE
GESTION DE LA MEMOIRE MEMOIRE CENTRALE (MC) MEMOIRE SECONDAIRE (MS) 1. HIÉRARCHIE ET DIFFÉRENTS TYPES DE MÉMOIRE... 2 2. MÉMOIRE CACHE... 3 3. MODÈLE D'ALLOCATION CONTIGUË (MC OU MS)... 5 3.1. STRATÉGIE
Plus en détailGestion répartie de données - 1
Gestion répartie de données - 1 Sacha Krakowiak Université Joseph Fourier Projet Sardes (INRIA et IMAG-LSR) http://sardes.inrialpes.fr/~krakowia Gestion répartie de données Plan de la présentation Introduction
Plus en détailPROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN
PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN 1. DÉVELOPPEMENT D'APPLICATION (CONCEPTEUR ANALYSTE) 1.1 ARCHITECTURE MATÉRIELLE DU SYSTÈME INFORMATIQUE 1.1.1 Architecture d'un ordinateur Processeur,
Plus en détailModélisation des interfaces matériel/logiciel
Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET
Plus en détailPrésentation du déploiement des serveurs
Présentation du déploiement des serveurs OpenText Exceed ondemand Solutions de gestion de l accès aux applications pour l entreprise OpenText Connectivity Solutions Group Février 2011 Sommaire Aucun environnement
Plus en détailRemote Networking - Evolutions. Serge Lhermitte Technical Director, Southern Europe
Remote Networking - Evolutions Serge Lhermitte Technical Director, Southern Europe Un petit rappel L AP est connectée en mode RAP à un contrôleur Site distant (Agence / Maison / Magasin, etc ) GUEST Internet
Plus en détailLes environnements de calcul distribué
2 e Atelier CRAG, 3 au 8 Décembre 2012 Par Blaise Omer YENKE IUT, Université de Ngaoundéré, Cameroun. 4 décembre 2012 1 / 32 Calcul haute performance (HPC) High-performance computing (HPC) : utilisation
Plus en détailMultiprogrammation parallèle générique des méthodes de décomposition de domaine
Multiprogrammation parallèle générique des méthodes de décomposition de domaine Andréa Schwertner-Charão To cite this version: Andréa Schwertner-Charão. Multiprogrammation parallèle générique des méthodes
Plus en détailConsolidation. Grid Infrastructure avec la 11gR2
Consolidation Grid Infrastructure avec la 11gR2 Priorités IT durant les périodes difficiles Examiner et Limiter les dépenses d investissement Devenir plus efficace pour réduire les frais d'exploitation
Plus en détailSoftware Engineering and Middleware A Roadmap
Software Engineering and Middleware A Roadmap Ecrit par: Dr. Wolfgang Emmerich Présenté par : Mustapha Boushaba Cours : IFT6251 Wolfgang Emmerich Enseignant à University College London: Distributed Systems
Plus en détailCours 13. RAID et SAN. 2004, Marc-André Léger
Cours 13 RAID et SAN Plan Mise en contexte Storage Area Networks Architecture Fibre Channel Network Attached Storage Exemple d un serveur NAS EMC2 Celerra Conclusion Démonstration Questions - Réponses
Plus en détailRuntime. Gestion de la réactivité des communications réseau. François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I
Runtime Gestion de la réactivité des communications réseau François Trahay Runtime, LaBRI sous la direction d'alexandre Denis Université Bordeaux I 1 Le calcul hautes performances La tendance actuelle
Plus en détailTHÈSE. pour obtenir le grade de. Spécialité : "Informatique : Systèmes et Communications"
UNIVERSITÉ JOSEPH FOURIER DE GRENOBLE N attribué par la bibliothèque THÈSE pour obtenir le grade de DOCTEUR DE L UNIVERSITÉ JOSEPH FOURIER DE GRENOBLE Spécialité : "Informatique : Systèmes et Communications"
Plus en détailUNIVERSITÉ D ORLÉANS ÉCOLE DOCTORALE MIPTIS MATHÉMATIQUES, INFORMATIQUE, PHYSIQUE THÉORIQUE ET INGÉNIEURIE DES SYSTÈMES. THÈSE présentée par :
UNIVERSITÉ D ORLÉANS ÉCOLE DOCTORALE MIPTIS MATHÉMATIQUES, INFORMATIQUE, PHYSIQUE THÉORIQUE ET INGÉNIEURIE DES SYSTÈMES Laboratoire d Informatique Fondamentale d Orléans THÈSE présentée par : Hélène COULLON
Plus en détailChapitre 1. Infrastructures distribuées : cluster, grilles et cloud. Grid and Cloud Computing
Chapitre 1. Infrastructures distribuées : cluster, grilles et cloud Grid and Cloud Computing Problématique Besoins de calcul croissants Simulations d'expériences coûteuses ou dangereuses Résolution de
Plus en détailChapitre 01 Généralités
Chapitre 01 Généralités I- Introduction II- Windows Server 2008 R2 1. Historique 2. Caractéristiques 3. Les différentes éditions 4. Outils d administration 4.1. Gestionnaire de serveur 4.2. Utilisateurs
Plus en détailLe Network File System de Sun (NFS)
1 sur 5 Le Network File System de Sun (NFS) Le Network File System de Sun (NFS) Architecture Protocoles Mounting Automounting vs Static mounting Directory et accès aux fichiers Problèmes Implémentation
Plus en détailÀ qui s adresse cet ouvrage?
Introduction Bienvenue dans le Guide de l administrateur de Microsoft Windows Server 2008. En tant qu auteur de plus de 65 livres, j écris des ouvrages professionnels sur la technologie depuis 1994. Au
Plus en détailAdministration de Citrix NetScaler 10.5 CNS-205-1I
Administration de Citrix NScaler 10.5 CNS-205-1I MIEL Centre Agréé : N 11 91 03 54 591 Pour contacter le service formation : 01 60 19 16 27 Pour consulter le planning des formations : www.miel.fr/formation
Plus en détailProgrammation parallèle et distribuée
ppd/mpassing p. 1/43 Programmation parallèle et distribuée Communications par messages Philippe MARQUET Philippe.Marquet@lifl.fr Laboratoire d informatique fondamentale de Lille Université des sciences
Plus en détailLes utilisations des clusters dans les entreprises
Les utilisations des clusters dans les entreprises Référence Auteur Version Date Biblio_M2SIR_Cluster.doc Christophe BARBERET Philippe VILMINT V.1.1 24/12/2004 Les utilisations des clusters dans les entreprises
Plus en détailDétection d'intrusions en environnement haute performance
Symposium sur la Sécurité des Technologies de l'information et des Communications '05 Détection d'intrusions en environnement haute performance Clusters HPC Fabrice Gadaud (fabrice.gadaud@cea.fr) 1 Sommaire
Plus en détailSur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)
1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général
Plus en détailCours n 12. Technologies WAN 2nd partie
Cours n 12 Technologies WAN 2nd partie 1 Sommaire Aperçu des technologies WAN Technologies WAN Conception d un WAN 2 Lignes Louées Lorsque des connexions dédiées permanentes sont nécessaires, des lignes
Plus en détailMicrosoft Dynamics AX. Solutions flexibles avec la technologie Microsoft Dynamics AX Application Object Server
FLEXIBILITÉ Microsoft Dynamics AX Solutions flexibles avec la technologie Microsoft Dynamics AX Application Object Server Livre blanc Comment les entreprises peuvent-elles utiliser la technologie Microsoft
Plus en détailBienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap
Page 1 of 7 Rechercher sur le Web Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap Accueil Actualité Windows Vista Windows Server Active Directory TCP/IP Securité Qui
Plus en détailTechniques de stockage. Techniques de stockage, P. Rigaux p.1/43
Techniques de stockage Techniques de stockage, P. Rigaux p.1/43 Techniques de stockage Contenu de ce cours : 1. Stockage de données. Supports, fonctionnement d un disque, technologie RAID 2. Organisation
Plus en détailCluster High Availability. Holger Hennig, HA-Cluster Specialist
Cluster High Availability Holger Hennig, HA-Cluster Specialist TABLE DES MATIÈRES 1. RÉSUMÉ...3 2. INTRODUCTION...4 2.1 GÉNÉRALITÉS...4 2.2 LE CONCEPT DES CLUSTERS HA...4 2.3 AVANTAGES D UNE SOLUTION DE
Plus en détailPassage à l échelle d applications java distribuées auto-adaptatives
Année : 2011 Numéro d ordre : 40563 Habilitation à Diriger des Recherches de l Université de Lille I Discipline : Mathématique Passage à l échelle d applications java distribuées auto-adaptatives Par :
Plus en détailPré-requis techniques
Sommaire 1. PRÉAMBULE... 3 2. PRÉ-REQUIS TÉLÉCOM... 4 Généralités... 4 Accès Télécom supporté... 4 Accès Internet... 5 Accès VPN... 5 Dimensionnement de vos accès... 6 3. PRÉ-REQUIS POUR LES POSTES DE
Plus en détailModule 0 : Présentation de Windows 2000
Module 0 : Présentation de Table des matières Vue d'ensemble Systèmes d'exploitation Implémentation de la gestion de réseau dans 1 Vue d'ensemble Donner une vue d'ensemble des sujets et des objectifs de
Plus en détailExercices Active Directory (Correction)
Exercices Active Directory (Correction) Exercice : Scénarios pour l'implémentation de composants logiques AD DS Lire les scénarios suivants et déterminer les composants logiques AD DS à déployer dans chaque
Plus en détailWindows 2000: W2K: Architecture. Introduction. W2K: amélioration du noyau. Gamme windows 2000. W2K pro: configuration.
Windows 2000: Introduction W2K: Architecture Système d'exploitation multitâche multithread 32 bits à architecture SMP. Multiplateforme: intel x86, Compaq Alpha Jusqu'à 64 Go de mémoire vive Système d'exploitation
Plus en détailTHÈSE DE DOCTORAT DE L UNIVERSITÉ PIERRE ET MARIE CURIE
THÈSE DE DOCTORAT DE L UNIVERSITÉ PIERRE ET MARIE CURIE Spécialité Informatique École Doctorale Informatique, Télécommunication et Électronique Présenté par Ghassan ALMALESS Pour obtenir le grade de DOCTEUR
Plus en détailAssembleur. Faculté I&C, André Maurer, Claude Petitpierre
Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire
Plus en détailParallel Execution. IS-Net 29 DATA WEBHOUSE. Informatique de gestion et systèmes d information
Informatique de gestion et systèmes d information Parallel Execution LIBD@hegne.ch / Mars 2001 ISNet29_parallel_execution.doc TABLE DES MATIERES 1 Introduction... 3 2 Les architectures parallèles... 3
Plus en détailUne bibliothèque de templates pour CUDA
Une bibliothèque de templates pour CUDA Sylvain Collange, Marc Daumas et David Defour Montpellier, 16 octobre 2008 Types de parallèlisme de données Données indépendantes n threads pour n jeux de données
Plus en détailConfiguration du serveur FTP sécurisé (Microsoft)
Configuration du serveur FTP sécurisé (Microsoft) L application Le serveur FTP est disponible en standard sur la version W2K serveur. Il s installe par défaut et si ce n est pas le cas peut-être installer
Plus en détailContexte et motivations Les techniques envisagées Evolution des processus Conclusion
Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and
Plus en détailSystèmes répartis. Fabrice Rossi http://apiacoa.org/contact.html. Université Paris-IX Dauphine. Systèmes répartis p.1/49
Systèmes répartis Fabrice Rossi http://apiacoa.org/contact.html. Université Paris-IX Dauphine Systèmes répartis p.1/49 Systèmes répartis Définition très large : un système réparti est système informatique
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailRéplication des données
Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance
Plus en détailArchitecture distribuée
Architecture distribuée Conception et développement d algorithmes distribués pour le moteur Baboukweb Jean-Christophe DALLEAU Département de Mathématiques et Informatique Université de La Réunion 26 juin
Plus en détailEnseignant: Lamouchi Bassem Cours : Système à large échelle et Cloud Computing
Enseignant: Lamouchi Bassem Cours : Système à large échelle et Cloud Computing Les Clusters Les Mainframes Les Terminal Services Server La virtualisation De point de vue naturelle, c est le fait de regrouper
Plus en détailMétriques de performance pour les algorithmes et programmes parallèles
Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and
Plus en détailPortfolio ADSL VDSL LTE
Portfolio ADSL VDSL LTE ZyXEL, connectez-vous à la référence 25 ans d expérience en tant que l un des leaders de solutions modems De nombreuses références prestigieuses avec les plus grands opérateurs
Plus en détailRéseau longue distance et application distribuée dans les grilles de calcul : étude et propositions pour une interaction efficace
1 Réseau longue distance et application distribuée dans les grilles de calcul : étude et propositions pour une interaction efficace Réseau longue distance et application distribuée dans les grilles de
Plus en détailC-JDBC. Emmanuel Cecchet INRIA, Projet Sardes. http://sardes.inrialpes.fr
Emmanuel Cecchet INRIA, Projet Sardes http://sardes.inrialpes.fr Plan Motivations Idées principales Concepts Caching Perspectives /ObjectWeb 15 octobre 2002 Emmanuel.Cecchet@inrialpes.fr 2 - Motivations
Plus en détailÉcole Polytechnique de Montréal. Département de Génie Informatique et Génie Logiciel. Cours INF2610. Contrôle périodique.
École Polytechnique de Montréal Département de Génie Informatique et Génie Logiciel Cours INF2610 Contrôle périodique Automne 2013 Date : 11 octobre 2013 de 18h à 20h Professeur : Boucheneb Hanifa Documentation
Plus en détailArchitecture d un service de partage de données modifiables sur une infrastructure pair-à-pair
Architecture d un service de partage de données modifiables sur une infrastructure pair-à-pair Mathieu Jan Mathieu.Jan@irisa.fr Superviseurs : Gabriel Antoniu, Luc Bougé, Thierry Priol {Gabriel.Antoniu,Luc.Bouge,Thierry.Priol}@irisa.fr
Plus en détailM2-Images. Rendu Temps Réel - OpenGL 4 et compute shaders. J.C. Iehl. December 18, 2013
Rendu Temps Réel - OpenGL 4 et compute shaders December 18, 2013 résumé des épisodes précédents... création des objets opengl, organisation des données, configuration du pipeline, draw,... opengl 4.3 :
Plus en détailImplémentation des SGBD
Implémentation des SGBD Structure générale des applications Application utilisateur accédant à des données d'une base Les programmes sous-jacents contiennent du code SQL Exécution : pendant l'exécution
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Plus en détailGestion des accès et des identités
Gestion des accès et des identités Laurent Patrigot Forum Navixia / 30 Septembre 2010 Agenda Présentation de l UER Problématique et Objectifs La solution Evidian IAM Questions L UER (Union Européenne de
Plus en détailConsolidation de stockage
(Information sur la technologie Sto-2003-2) Wolfgang K. Bauer Spécialiste stockage Centre de compétence transtec AG Waldhörnlestraße 18 D-72072 Tübingen Allemagne TABLE DES MATIÈRES 1 RÉSUMÉ...3 2 INTRODUCTION...4
Plus en détail18 TCP Les protocoles de domaines d applications
18 TCP Les protocoles de domaines d applications Objectifs 18.1 Introduction Connaître les différentes catégories d applications et de protocoles de domaines d applications. Connaître les principaux protocoles
Plus en détailLes réseaux de campus. F. Nolot 2008 1
Les réseaux de campus F. Nolot 2008 1 Les réseaux de campus Les architectures F. Nolot 2008 2 Les types d'architectures L'architecture physique d'un réseau de campus doit maintenant répondre à certains
Plus en détailWindows Server 2008. Chapitre 3 : Le service d annuaire Active Directory: Concepts de base
Windows Server 2008 Chapitre 3 : Le service d annuaire Active Directory: Concepts de base omar.cheikhrouhou@isetsf.rnu.tn omar.cheikhrouhou@ceslab.org Objectives Comprendre les concepts de base d Active
Plus en détailCours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
Plus en détailExploitation efficace des architectures parallèles de type grappes de NUMA à l aide de modèles hybrides de programmation
Exploitation efficace des architectures parallèles de type grappes de NUMA à l aide de modèles hybrides de programmation Jérôme Clet-Ortega To cite this version: Jérôme Clet-Ortega. Exploitation efficace
Plus en détailChapitre 4 : Exclusion mutuelle
Chapitre 4 : Exclusion mutuelle Pierre Gançarski Juillet 2004 Ce support de cours comporte un certain nombre d erreurs : je décline toute responsabilité quant à leurs conséquences sur le déroulement des
Plus en détailArchitecture des Ordinateurs. Partie II:
Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.
Plus en détailFileMaker Pro 13. Utilisation d une Connexion Bureau à distance avec FileMaker Pro 13
FileMaker Pro 13 Utilisation d une Connexion Bureau à distance avec FileMaker Pro 13 2007-2013 FileMaker, Inc. Tous droits réservés. FileMaker, Inc. 5201 Patrick Henry Drive Santa Clara, Californie 95054
Plus en détailIntroduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr
Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans
Plus en détailWindows Internet Name Service (WINS)
Windows Internet Name Service (WINS) WINDOWS INTERNET NAME SERVICE (WINS)...2 1.) Introduction au Service de nom Internet Windows (WINS)...2 1.1) Les Noms NetBIOS...2 1.2) Le processus de résolution WINS...2
Plus en détailUne Architecture de Bureaux Graphiques Distants Sécurisée et Distribuée
Une Architecture de Bureaux Graphiques Distants Sécurisée et Distribuée J. Rouzaud-Cornabas Laboratoire d Informatique Fondamentale d Orléans Université d Orléans Batiment IIIA, Rue Léonard de Vinci 45067
Plus en détailMatrice d accès. Master SEMS, 2013-2014. Pierre Paradinas. October 16, 2013
Matrice d accès Master SEMS, 2013-2014 Pierre Paradinas October 16, 2013 Le Concept de Matrice d Accès ntroduit en 1971 par Butler Lampson Definition On note O, l ensemble des entités objet qui sont impliquées
Plus en détailDG-ADAJ: Une plateforme Desktop Grid
DG-ADAJ: Une plateforme pour Desktop Grid Olejnik Richard, Bernard Toursel Université des Sciences et Technologies de Lille Laboratoire d Informatique Fondamentale de Lille (LIFL UMR CNRS 8022) Bât M3
Plus en détail1 LE L S S ERV R EURS Si 5
1 LES SERVEURS Si 5 Introduction 2 Un serveur réseau est un ordinateur spécifique partageant ses ressources avec d'autres ordinateurs appelés clients. Il fournit un service en réponse à une demande d un
Plus en détailProjet gestion d'objets dupliqués
Projet gestion d'objets dupliqués Daniel Hagimont Daniel.Hagimont@enseeiht.fr 1 Projet Service de gestion d'objets dupliqués Mise en cohérence lors de la prise d'un verrou sur un objet Pas de verrous imbriqués
Plus en détailSécurité de l Infrastructure
Sécurité de l Infrastructure Jean-Noël Colin jean-noel.colin@fundp.ac.be 1 Agenda Introduction Single System High Availability Connectivité Disaster Recovery Data management Monitoring Contract matters
Plus en détailNOTIONS DE RESEAUX INFORMATIQUES
NOTIONS DE RESEAUX INFORMATIQUES GENERALITES Définition d'un réseau Un réseau informatique est un ensemble d'équipements reliés entre eux afin de partager des données, des ressources et d'échanger des
Plus en détailRevue d article : Dynamic Replica Placement for Scalable Content Delivery
Revue d article : Dynamic Replica Placement for Scalable Content Delivery Marc Riner - INSA Lyon - DEA DISIC Introduction Cet article [1] présente une technique innovante de placement de réplicats et de
Plus en détail«clustering» et «load balancing» avec Zope et ZEO
IN53 Printemps 2003 «clustering» et «load balancing» avec Zope et ZEO Professeur : M. Mignot Etudiants : Boureliou Sylvain et Meyer Pierre Sommaire Introduction...3 1. Présentation générale de ZEO...4
Plus en détailLe e s tocka k ge g DAS,NAS,SAN
Le stockage DAS,NAS,SAN Sommaire Introduction SAN NAS Conclusion Bibliographie Questions Introduction Besoin de partage de données à travers un réseau Explosion des volumes de données Comment assurer les
Plus en détailLa continuité de service
La continuité de service I INTRODUCTION Si la performance est un élément important de satisfaction de l'utilisateur de réseau, la permanence de la disponibilité des ressources l'est encore davantage. Ici
Plus en détailFORMATION. Linux-HA et les systèmes de Cluster
FORMATION Linux-HA et les systèmes de Cluster 1 PLAN DE LA PRÉSENTATION 1. Aperçu des différents systèmes de cluster 2. Notions de haute disponibilité 3. Notions spécifiques aux clusters 4. Fonctionnement
Plus en détailen version SAN ou NAS
tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de l'entreprise. Parmi
Plus en détailOnline Workflow. Approbation factures
Online Workflow Approbation factures WINGS Software Flexible, efficace & minutieux WINGS Online Workflow Table des matières Paramètres 3 Signataires 4 Connexion 5 Liste des approbations 7 1. Aperçu de
Plus en détailCommandCenter Secure Gateway
CommandCenter Secure Gateway La solution de gestion Raritan, CommandCenter Secure Gateway, offre aux services informatiques l accès intégré, sécurisé et simplifié, ainsi que le contrôle pour toutes les
Plus en détailFACILITER LES COMMUNICATIONS. Le gestionnaire de réseau VPN global de Saima Sistemas
FACILITER LES COMMUNICATIONS Le gestionnaire de réseau global de Saima Sistemas Afin d'améliorer le service proposé à ses clients, SAIMA SISTEMAS met à leur disposition le SAIWALL, gestionnaire de réseau
Plus en détail