GELE5340 Circuits ITGÉ (VLSI) Chapitre 8: Mémoires semi-conducteur

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "GELE5340 Circuits ITGÉ (VLSI) Chapitre 8: Mémoires semi-conducteur"

Transcription

1 GELE5340 Circuits ITGÉ (VLSI) Chapitre 8: Mémoires semi-conducteur

2 Contenu du chapitre Ce chapitre comprend une introduction aux mémoires à base de semi-conducteurs dans les circuits intégrés. ROM ROM NOR, NAND Mémoires Flash RAM RAM statique (SRAM) RAM dynamique (DRAM) GELE5340 Gabriel Cormier, Université de Moncton 2

3 Classification des mémoires Mémoire Lecture / Écriture (Read-Write Memory) Mémoire Lecture / Écriture Non-Volatile Mémoire Lecture seulement (Read-only memory) Accès aléatoire SRAM Accès nonaléatoire FIFO EPROM EEPROM Flash ROM programmable par masque DRAM LIFO Registre GELE5340 Gabriel Cormier, Université de Moncton 3

4 Contrôle Sortie Architecture d une mémoire La mémoire dans un circuit intégré doit être facilement accessible. On a besoin d un système qui permet d aller chercher les bits voulus le plus rapidement possible. Mémoire GELE5340 Gabriel Cormier, Université de Moncton 4

5 Architecture d une mémoire M bits N mots S 0 S 1 S 2 S i S N-2 S N-1 Mot 0 Mot 1 Mot 2 Mot N 2 Mot N 1 Entrée / Sortie M bits Cellule de stockage Dans ce cas-ci, on a un signal de sélection pour chaque mot. Pour une mémoire de MxN, il faut N entrées de sélection. Ex: si on veut une mémoire de 1MB, il faut 2 20 signaux de sélection. On se rend compte assez facilement qu on a trop de signaux de sélection. Il faut utiliser une autre méthode: un décodeur. GELE5340 Gabriel Cormier, Université de Moncton 5

6 Architecture d une mémoire M bits A 0 A 1 A k-1 k = log 2 N S 0 Mot 0 Mot 1 Mot 2 Mot N 2 Mot N 1 Cellule de stockage Un décodeur permet de réduire le nombre de signaux nécessaires. Ex: si on veut une mémoire de 1MB, il faut 20 signaux de sélection (k = log = 20). Entrée / Sortie M bits GELE5340 Gabriel Cormier, Université de Moncton 6

7 Architecture à base de matrice On a réglé le problème de sélection, mais il reste un problème à régler: Hauteur >> Largeur Dans notre exemple précédent, pour une mémoire à 8bits, la hauteur de la cellule est environ plus grande que la largeur (si la cellule de stockage est carrée). Ceci implique de très long fils (verticaux), et donc une mémoire qui est très lente. Pour régler ce problème, on design des mémoires de sorte qu elles soient carrées (ou le plus près possible). GELE5340 Gabriel Cormier, Université de Moncton 7

8 Architecture à base de matrice A K A K+1 A L-K Décodeur de rang Ligne de bit Ligne de mot Le mot de sélection est divisé en deux parties: 1) 0 à K 1: bits pour décoder la rangée. 2) K 1 à L: bits pour décoder la colonne. A 0 A 1 A K-1 Driver Décodeur de colonne Entrée / Sortie Si on reprend l exemple d une mémoire de 1 MB, on pourrait avoir une mémoire de 4096 x 2048: Chacune des 4096 rangées a 256 mots de 8 bits. On a donc 12 bits de sélection de rangée, et 8 bits de sélection de colonne. GELE5340 Gabriel Cormier, Université de Moncton 8

9 Architecture hiérarchique Les mémoires à base de matrice sont performantes pour des mémoires plus petites que 64Kbits à 256 Kbits. Des mémoires plus grosses que ceci commencent à avoir des problèmes de vitesse parce que la longueur des fils est importante. Pour obtenir des mémoires encore plus grandes, on rajoute une dimension de plus. GELE5340 Gabriel Cormier, Université de Moncton 9

10 Architecture hiérarchique Adresse rangée Bloc 0 Bloc i Bloc P 1 Adresse colonne Adresse bloc Chaque bloc est semblable à ceux dans la mémoire à base de matrice. Amplificateur global Entrée / Sortie Une entrée active seulement 1 bloc: on économise de la puissance. GELE5340 Gabriel Cormier, Université de Moncton 10

11 Cellule de stockage Dans des grandes mémoires, la superficie est dominée par la dimension de la cellule de stockage. Il faut donc avoir des cellules les plus petites possibles. Quelques possibilités: Bascule D: nécessite 10 transistors Cellule SRAM: 6 transistors Cellule DRAM: 1 transistor Pour obtenir des cellules de stockage de dimension minimum, on va accepter des circuits moins performants (marges de bruit plus faibles, vitesse plus faible, variation de tension, etc.) GELE5340 Gabriel Cormier, Université de Moncton 11

12 Mémoire ROM

13 Mémoire ROM Le premier type de cellule de stockage qu on étudiera est pour les mémoire à lecture seulement (read-only memory: ROM). Dans ce cas-ci, le contenu de la cellule est fixe, ce qui simplifie le design. Exemple d application: Calculatrice, machine à laver, jeux vidéo GELE5340 Gabriel Cormier, Université de Moncton 13

14 Cellules ROM BL BL BL 1 WL WL V DD WL BL BL BL 0 WL WL WL V DD GND Diode ROM ROM MOS 1 ROM MOS 2 GELE5340 Gabriel Cormier, Université de Moncton 14

15 ROM MOS OR BL [0] BL [1] BL [2] BL [3] Exemple: matrice 4x4 WL [0] WL [1] WL [2] V DD V DD WL [3] V bias Charges de mise à terre GELE5340 Gabriel Cormier, Université de Moncton 15

16 ROM MOS NOR V bias WL [0] WL [1] V DD Exemple: matrice 4x4 GND WL [2] WL [3] GND BL [0] BL [1] BL [2] BL [3] GELE5340 Gabriel Cormier, Université de Moncton 16

17 Topologie: ROM MOS NOR On a quelques possibilités pour réaliser la topologie de la mémoire MOS. On peut programmer la mémoire à l aide du niveau ACTIVE. On peut programmer la mémoire à l aide du niveau CONTACT. GELE5340 Gabriel Cormier, Université de Moncton 17

18 Topologie (1): ROM MOS NOR BL[0] BL[1] BL[2] BL[3] Cellule: WL[0] WL[1] GND Les transistors sont créés en utilisant la zone ACTIVE. WL[2] WL[3] GND Polysilicone ACTIVE Métal 1 Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 18

19 Topologie (2): ROM MOS NOR BL[0] BL[1] BL[2] BL[3] Cellule: 11 7 WL[0] WL[1] GND Les transistors sont créés en utilisant les CONTACT. WL[2] WL[3] GND Polysilicone ACTIVE Métal 1 Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 19

20 Topologies La topologie ACTIVE est environ 15% plus petite que la topologie CONTACT. Cependant, le contact est fabriqué après le niveau active, ce qui permet de fabriquer plus de circuits avant de programmer la mémoire. C est donc plus rapide pour le client. Aussi, le GND est routé par la zone active. Généralement, c est une grosse erreur. Mais pour réduire la dimension des mémoires, on accepte cette méthode. GELE5340 Gabriel Cormier, Université de Moncton 20

21 ROM MOS NAND V DD Exemple: matrice 4x4 V bias WL [0] WL [1] BL[0] BL[1] BL[2] BL[3] WL [2] Toutes les WL sont 1, sauf le mot qu on veut lire. WL [3] GELE5340 Gabriel Cormier, Université de Moncton 21

22 Topologie: ROM MOS NAND On a quelques possibilités pour réaliser la topologie de la mémoire MOS NAND. On peut programmer la mémoire à l aide du niveau Métal 1. On peut programmer la mémoire à l aide d une étape de processus additionnelle: l implantation d ions. GELE5340 Gabriel Cormier, Université de Moncton 22

23 Topologie (1): ROM MOS NAND BL[0] BL[1] BL[2] BL[3] Cellule: 8 7 WL[0] WL[1] WL[2] WL[3] Aucun contact à V DD ou GND nécessaire. Dimensions réduites. Moins bonne performance que le ROM MOS NOR. Polysilicone ACTIVE Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 23

24 Topologie (2): ROM MOS NAND BL[0] BL[1] BL[2] BL[3] Cellule: 5 6 WL[0] WL[1] On utilise une implantation d ions pour créer des FET où V t < 0. Ce type de FET est donc toujours ON. WL[2] WL[3] Polysilicone ACTIVE Ions GELE5340 Gabriel Cormier, Université de Moncton 24

25 Modèle transitoire: ROM NOR V DD Parasites de la ligne du mot: Capacitances de grille et de fil WL r word C bit BL Résistance du polysilicone Parasites de la ligne du bit: c word Capacitances de grille et drain On peut approximer le délai: Résistance n est pas dominante (métal) t word 0.38( r c ) M word word 2 où M est le nombre de bits. t phl 0.69( Rn // Rp) C t plh R p C bit M bit M GELE5340 Gabriel Cormier, Université de Moncton 25

26 Modèle transitoire: ROM NAND V DD Parasites de la ligne du mot: Semblables au NOR r bit C L Parasites de la ligne du bit: Capacitances de grille et drain WL r word c bit Résistance de FETs en série c word On peut approximer le délai: t word 0.38( r c ) M word word 2 où M est le nombre de bits. t t phl plh 0.38( r c )( M 1) bit bit 0.69Rp(( M 1) cbit ) 2 GELE5340 Gabriel Cormier, Université de Moncton 26

27 Modèles transitoires r word c word C bit r bit c bit NOR fF 0.89fF NAND fF 8.7k 0.85fF Paramètres typiques pour les cellules ROM du processus générique 0.25μm GELE5340 Gabriel Cormier, Université de Moncton 27

28 Mémoires non-volatiles La structure d une mémoire non-volatile ressemble beaucoup à celle d un ROM. La mémoire est composée d une série de transistors placés sur un quadrillage bit / mot. La différence avec le ROM est que les transistors sont programmables: la tension seuil du transistor est modifiée, et cette modification est retenue même quand l alimentation est éteinte. Pour reprogrammer la mémoire, il faut effacer la valeur dans le transistor: c est le facteur principal qui distingue les mémoires non-volatiles. GELE5340 Gabriel Cormier, Université de Moncton 28

29 Transistor à grille flottante: FAMOS Le transistor à grille flottante (FAMOS: Floating-Gate Avalanche-Injection MOS) est le type le plus commun de transistor programmable. Le FAMOS a deux grilles superposées: une qui sert comme une grille normale, et l autre qui n est branchée à rien. L application d une haute tension permet d attraper des électrons sur cette grille flottante, ce qui augmente la tension seuil. GELE5340 Gabriel Cormier, Université de Moncton 29

30 Transistor à grille flottante: FAMOS Grille flottante Grille D Source Drain t ox G n + Substrat p t ox n +_ S Vue de coupe Symbole Grille flottante: Augmente la tension seuil et réduit la transconductance du FET. GELE5340 Gabriel Cormier, Université de Moncton 30

31 Programmation du FAMOS 20V 0V 5V 10V 5V 20V - 5V 0V - 2.5V 5V S D S D S D Injection avalanche Lorsqu on enlève la tension de programmation, la charge reste coincée sur la grille flottante. La programmation augmente la tension seuil. GELE5340 Gabriel Cormier, Université de Moncton 31

32 Programmation du FAMOS Une tension élevée est nécessaire pour programmer le FAMOS. Dans les mémoires récentes, une tension de 12.5V environ est suffisante pour la programmation. La charge stockée sur la grille flottante peut demeurer pour plusieurs années, parce que le SiO 2 est un très bon isolant. GELE5340 Gabriel Cormier, Université de Moncton 32

33 EPROM Une lumière UV est utilisée pour effacer la valeur stockée sur la grille flottante. La lumière UV rend le SiO 2 un peu conducteur, permettant d effacer la mémoire. Cependant, le nombre d opérations effacer / programmer est limité (max 1000), ce qui limite l utilité. Les mémoires EPROM sont plutôt désuètes maintenant. GELE5340 Gabriel Cormier, Université de Moncton 33

34 EEPROM La mémoire EEPROM est une mémoire dont l opération effacer est faite électriquement, et non par lumière UV. On utilise le phénomène de tunneling (ou Fowler-Nordheim tunneling). On crée une zone de la grille flottante où la distance entre la grille et le drain est très faible (<10 nm). Les électrons peuvent alors passer du drain à la grille avec l application d un champ électrique assez élevé (10 9 V/m, ou 10V). GELE5340 Gabriel Cormier, Université de Moncton 34

35 EEPROM: FLOTOX Grille flottante Grille I Source Drain -10V n + Substrat p n +_ 10nm 10V V GD Transistor FLOTOX GELE5340 Gabriel Cormier, Université de Moncton 35

36 Cellule EEPROM BL WL Le FLOTOX a quand même un problème: si on enlève trop de charge (lorsqu on efface la mémoire), on crée un transistor qui est toujours ON. V DD On ajoute donc un FET en série avec le FLOTOX, ce qui permet de contrôler correctement la cellule. Le FLOTOX sert de stockage, et le FET contrôle l accès. On a donc une cellule à 2 transistors: plus gros, plus dispendieux. GELE5340 Gabriel Cormier, Université de Moncton 36

37 Mémoire Flash La mémoire Flash fut introduite pour la première fois en 1988 par Intel. C est un type de mémoire très populaire (USB flash memory stick). La mémoire Flash est une combinaison des mémoire EPROM et EEPROM: on utilise une grille flottante, avec un oxyde très mince (10nm). GELE5340 Gabriel Cormier, Université de Moncton 37

38 Mémoire Flash Grille flottante Source effaçage n + programmation Substrat p Grille n +_ Drain Oxyde très mince La mémoire flash fonctionne comme le FAMOS: Une tension de 12V à la grille et au drain permet d écrire un «1» dans la mémoire. Une tension de 12V à la source (avec une grille et un drain à GND) permet d effacer la valeur. GELE5340 Gabriel Cormier, Université de Moncton 38

39 Vues de coupe de mémoires Flash EPROM GELE5340 Gabriel Cormier, Université de Moncton 39

40 Opération de la mémoire Flash Effaçage Cellule BL[0] BL[1] 12V G 0V WL[0] S D 12V 0V WL[1] ouvert On efface toutes les cellules simultanément. GELE5340 Gabriel Cormier, Université de Moncton 40

41 Opération de la mémoire Flash Écriture Cellule BL[0] BL[1] 12V G 6V 12V WL[0] S D 0V 0V WL[1] 6V 0V Dans ce cas-ci, on applique un «1» au bit 0 et un «0» au bit 1 du mot 0. GELE5340 Gabriel Cormier, Université de Moncton 41

42 Opération de la mémoire Flash Lecture Cellule BL[0] BL[1] 5V G 1V 5V WL[0] S D 0V 0V WL[1] 1V 0V Dans ce cas-ci, on lit la valeur des bits 0 et 1 du mot 0. GELE5340 Gabriel Cormier, Université de Moncton 42

43 Mémoire Flash NAND On peut aussi utiliser des mémoires Flash NAND. L opération est semblable aux mémoires ROM NAND: des FLOTOX en série. Ce genre de mémoire est plus petit (40%) que la mémoire Flash NOR, mais la lecture est plus lente. GELE5340 Gabriel Cormier, Université de Moncton 43

44 Comparaison des mémoires Mécanisme Alimentation # de transistors Superficie p.r EPROM Effaçage Écriture Effaçage Écriture # de cycles ROM 1T (NAND) V DD 0 EPROM 1T 1 UV Hot electrons V pp V DD ~100 EEPROM 2T 3 5 Tunneling Tunneling V pp V DD Flash 1T 1 2 Tunneling Hot electrons V pp V DD Tunneling Tunneling V pp V DD GELE5340 Gabriel Cormier, Université de Moncton 44

45 Mémoire Lecture-Écriture RAM

46 RAM Il y a 2 types de RAM (Random-Access Memory) RAM Statique (SRAM) Les données sont stockées aussi longtemps qu il y a de l alimentation. Rapide Large: 6 transistors par cellule RAM Dynamique (DRAM) Rafraîchissement périodique de la valeur requis Petit: 1 3 transistors / cellule Plus lent GELE5340 Gabriel Cormier, Université de Moncton 46

47 Cellule SRAM 6T La cellule de base du SRAM a 6 transistors. Le circuit ressemble beaucoup à la bascule SR. On a un signal WL qui permet d activer la cellule, et deux signaux BL: BL et BL. Les deux signaux BL permettent d améliorer les marges de bruit. GELE5340 Gabriel Cormier, Université de Moncton 47

48 Cellule SRAM 6T Ligne de mot WL Ligne de bit BL BL GELE5340 Gabriel Cormier, Université de Moncton 48

49 Cellule SRAM 6T WL V DD M 2 M 4 M 5 Q Q M 6 M 1 M 3 BL BL GELE5340 Gabriel Cormier, Université de Moncton 49

50 Cellule SRAM 6T: Analyse (lecture) BL WL V DD BL On suppose qu un 1 est stocké en mémoire (Q = 1). Les lignes de bit sont préchargées à V DD. M 5 Q=0 M 4 Q=1 M 6 On applique WL = 1 pour activer. C bit M 1 V DD C bit La tension sur BL ne variera pas, mais la tension BL variera. La combinaison série de M 5 et M 1 déchargera la valeur sur BL, ce qui fera monter la tension au nœud Q temporairement. GELE5340 Gabriel Cormier, Université de Moncton 50

51 Cellule SRAM 6T: Analyse (lecture) BL M 5 Q=0 WL V DD M 4 Q=1 M 6 BL Cependant, si le nœud Q devient trop élevé, les transistors M 3 et M 4 sont activés, et le nœud Q pourrait se décharger, ce qui voudrait dire qu on lirait la mauvaise valeur. C bit M 1 V DD M 3 C bit Pour calculer la valeur maximale permise au nœud Q, on fait les calculs en disant I 5 = I 1 à une tension V au nœud Q. GELE5340 Gabriel Cormier, Université de Moncton 51

52 Cellule SRAM 6T: Analyse (lecture) V DD I I D5 D1 C bit V DD k ' n W L 5 5 V 2 W Dsatn ' 1 V 2 DD V Vtn VDsatn kn VDD Vtn V L 1 2 V 2 Q On obtient: M 1 V DD V V Dsatn CR V 2 2 V V 1 CR CR V V DD tn Dsatn CR DD tn 2 où W CR W 1 5 / / L L 1 5 GELE5340 Gabriel Cormier, Université de Moncton 52

53 Cellule SRAM 6T: Analyse (lecture) Tension V W CR1 W W CR0 W / / / / L L 1 5 L L CR Pour limiter la tension V à 0.4V (où le NMOS M 3 devient ON), il faut que CR > 1.2. GELE5340 Gabriel Cormier, Université de Moncton 53

54 Cellule SRAM 6T: Analyse (écriture) On peut faire la même analyse pour la cellule SRAM 6T pour l opération d écriture. De la même façon que la lecture, il faut s assurer que l opération d écriture permet de stocker la valeur correcte dans la cellule. Il y aura aussi un rapport de transistor à respecter. GELE5340 Gabriel Cormier, Université de Moncton 54

55 Cellule SRAM 6T: Analyse (écriture) BL WL V DD M 4 BL On suppose qu un «1» est stocké initialement. On veut stocker un «0»: On applique un 0 à BL et un 1 à BL. M 5 Q=0 Q=1 M 6 C bit M 1 V DD C bit Il faut décharger le nœud Q à travers M 6 de sorte que M 1 devienne OFF. GELE5340 Gabriel Cormier, Université de Moncton 55

56 GELE5340 Gabriel Cormier, Université de Moncton 56 Cellule SRAM 6T: Analyse (écriture) M 6 Q V DD 0 V DD 6 D4 D I I ' ' Dsatp Dsatp tp DD p Q Q tn DD n V V V V L W k V V V V L W k ' ' 2 Dsatp Dsatp tp DD n p tn DD tn DD Q V V V V PR k k V V V V V On obtient: où / / L W L W PR

57 Cellule SRAM 6T: Analyse (écriture) V Q W PR0 W W PR1 W / / / / L L L L PR Pour que V Q soit au moins 0.4V (où le NMOS M 1 devient OFF), il faut que PR < 1.8. GELE5340 Gabriel Cormier, Université de Moncton 57

58 Performance du SRAM 6T L opération de lecture est l opération critique dans le SRAM 6T. Il faut décharger la capacitance C bit de BL ou BL. Cette capacitance peut être de l ordre du pf. Pour accélérer l opération de lecture, on utilise un amplificateur de sens pour détecter la différence entre BL et BL. Lorsque la différence est assez grande (ex: 250mV), l amplificateur de sens est activé. GELE5340 Gabriel Cormier, Université de Moncton 58

59 SRAM 6T: topologie M2 M4 V DD Q Q M1 M3 M5 M6 GND WL BL BL GELE5340 Gabriel Cormier, Université de Moncton 59

60 DRAM Le RAM dynamique (DRAM) utilise le même principe que la logique dynamique: la charge est stockée sur une capacitance. À cause des fuites, cette valeur doit être réécrite périodiquement pour maintenir la bonne valeur dans la cellule. Typiquement, l opération refresh devrait avoir lieu à tous les 1 à 4 ms. GELE5340 Gabriel Cormier, Université de Moncton 60

61 DRAM 3T WWL RWL BL1 M 3 BL2 Une valeur est écrite sur C S en appliquant un «1» à WWL (write word-line). La valeur est appliquée à BL1, et sera stockée sur C S. M 1 M 2 C S Pour la lecture, on charge BL2 à V DD, RWL est activée (read word-line), et donc M 3 est ON. La sortie est Si un 1 est stocké, M 2 est ON, et on décharge BL2. l inverse de la Si un 0 est stocké, M 2 est OFF, et BL2 garde sa valeur. valeur stockée. GELE5340 Gabriel Cormier, Université de Moncton 61

62 Propriétés du DRAM 3T Contrairement au SRAM 6T, il n y a aucune contrainte de dimensionnement des FET. On peut donc faire les transistor de dimension minimale (pour minimiser la topologie) ou les faire plus gros (pour augmenter la vitesse). La lecture de la valeur dans la cellule ne détruit pas cette valeur. La valeur maximale stockée sur C S est V WWL V tn (et il ne faut pas négliger l effet du substrat). GELE5340 Gabriel Cormier, Université de Moncton 62

63 DRAM 3T: topologie BL2 BL1 GND RWL M3 M2 WWL M1 GELE5340 Gabriel Cormier, Université de Moncton 63

64 DRAM 1T WL BL M 1 C S Pour écrire une valeur dans la cellule, on applique V DD à WL et la valeur à écrire sur BL («0» ou «1»). Selon la valeur sur BL, C S est chargé ou déchargé. La valeur maximale est V DD V tn (où il ne faut pas négliger l effet du substrat). C BL Pour la lecture, on précharge BL à une tension V PRE. Lorsqu on active WL, il y a redistribution de charge. Si un «1» est stocké, V BL augmente, et un «1» est détecté. Si un «0» est stocké, V BL diminue, et un «0» est détecté. V V BL V PRE V BIT V PRE C S CS C BL GELE5340 Gabriel Cormier, Université de Moncton 64

65 DRAM 1T: propriétés On a besoin d un amplificateur de sens pour détecter la valeur stockée, à cause de la redistribution de charge. Il n y a qu une ligne de bit. La lecture de la cellule est destructive; il faut réécrire la valeur dans la cellule. Il faut explicitement créer le condensateur C S. Certains designs utilisent une tension plus élevée que V DD pour écrire un «1» dans la cellule, à cause de la perte due à V tn. GELE5340 Gabriel Cormier, Université de Moncton 65

66 Amplificateur de sens V BL V (1) V PRE V (1) V (0) Amplificateur de sens activé WL activé t GELE5340 Gabriel Cormier, Université de Moncton 66

67 Exemple: Cellules DRAM 1T GELE5340 Gabriel Cormier, Université de Moncton 67

68 10.7mm Charge pump 2kB Page buffer & cache 125mm 2 1Gbit Flash NAND 32 word lines x 1024 blocks De [Nakamura02] bit lines 11.7mm GELE5340 Gabriel Cormier, Université de Moncton 68

69 125mm 2 1Gbit Flash NAND Technologie 0.13m p-sub CMOS triple-well 1poly, 1polycide, 1W, 2Al Dimension, cellule 0.077m 2 Dimension, puce 125.2mm 2 Organisation 2112 x 8b x 64 page x 1k block Alimentation 2.7V-3.6V Cycle 50ns Lecture 25s Programmation 200s / page Effaçage 2ms / block GELE5340 Gabriel Cormier, Université de Moncton 69

70 Conclusion On a présenté les différents types de mémoires. ROM NAND, NOR Flash RAM SRAM DRAM GELE5340 Gabriel Cormier, Université de Moncton 70

L inverseur. Chapitre 4. 4.1 Opération DC

L inverseur. Chapitre 4. 4.1 Opération DC Chapitre 4 L inverseur L inverseur est la composante la plus simple des circuits numériques : il n y a que deux transistors. Une analyse en détail de l inverseur permettra de présenter les concepts qui

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 3: Le MOSFET

GELE5340 Circuits ITGÉ (VLSI) Chapitre 3: Le MOSFET GELE5340 Circuits ITGÉ (VLSI) Chapitre 3: Le MOSFET Contenu du chapitre Fonctionnement du MOSFET On verra comment le MOSFET fonctionne, et comment l utiliser dans des circuits simples. Fonctionnement dynamique

Plus en détail

Composants à semi conducteurs : Transistor à effet de champ MOS

Composants à semi conducteurs : Transistor à effet de champ MOS Électronique 1 Composants à semi conducteurs : Transistor à effet de champ MOS 1 Transistor MOS (ou MOS FET) MOS : Metal Oxyde Semi-conducteur FET : Field Effect Transistor Transistor à canal N : Transistor

Plus en détail

Chapitre 11: Technologie et Hiérarchie mémoire

Chapitre 11: Technologie et Hiérarchie mémoire Chapitre 11: Technologie et Hiérarchie mémoire M. Dubacq IUT de Villetanneuse 2008 2009 2/22 Caractéristiques principales de la mémoire > Méthode d accès : Séquentiel : accès successif à tous les emplacements,

Plus en détail

Circuits séquentiels. Chapitre 6. 6.1 Circuits séquentiels

Circuits séquentiels. Chapitre 6. 6.1 Circuits séquentiels Chapitre 6 Circuits séquentiels Plusieurs circuits utilisés dans la vie courante ont besoin de mémoire. Ce chapitre présente les méthodes de base de stockage d information. Les circuits combinatoires présentés

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

Impact des mémoires flash sur la gestion de données

Impact des mémoires flash sur la gestion de données Impact des mémoires flash sur la gestion de données Brice Chardin brice.chardin@ensma.fr LIAS, ISAE-ENSMA Introduction Introduction «Tape is dead, disk is tape, flash is disk» [Gray, 2006] Popularisation

Plus en détail

CNAM. Mémoires de Masse. 2007/2008 Ivan Boule

CNAM. Mémoires de Masse. 2007/2008 Ivan Boule Mémoires de Masse 1 Plan Disques durs Formattages physiques et logiques Tri des requêtes d'entrée/sortie Mémoires Flash - Principes Mémoires Flash de type NOR Mémoires Flash de type NAND 2 Disque Dur Plateaux

Plus en détail

Région de saturation V GS4 V GS3 V GS2 V GS1 -V DS

Région de saturation V GS4 V GS3 V GS2 V GS1 -V DS Transistor MO - introduction à la logique Transistor MO - introduction à la logique I. PARTI THORIQU I.1. Constitution et fonctionnement du transistor MO Un transistor MO (Metal Oxyde emiconducteur) est

Plus en détail

INFO4008 Programmation Unix Systèmes de Gestion de Fichiers

INFO4008 Programmation Unix Systèmes de Gestion de Fichiers I. Système de Gestion de Fichiers Un SGF est la partie d un système d exploitation chargée de : Établir la correspondance entre l organisation logique (vue utilisateur) et l organisation physique. Fournir

Plus en détail

Les mémoires. Les mémoires

Les mémoires. Les mémoires Les mémoires Eduardo Sanchez EPFL Les mémoires Une mémoire est un élément de stockage d'information Les bits stockés sont organisés en forme de matrice: la dimension de la mémoire est donnée par le nombre

Plus en détail

LES MÉMOIRES FLASH : ENTRE MÉMOIRE VIVE ET MÉMOIRE DE STOCKAGE. Etienne Nowak 12 mars 2015. Etienne Nowak - 12 mars 2015 - GIS-SPADON

LES MÉMOIRES FLASH : ENTRE MÉMOIRE VIVE ET MÉMOIRE DE STOCKAGE. Etienne Nowak 12 mars 2015. Etienne Nowak - 12 mars 2015 - GIS-SPADON LES MÉMOIRES FLASH : ENTRE MÉMOIRE VIVE ET MÉMOIRE DE STOCKAGE Etienne Nowak 12 mars 2015 PRÉSENTATION ETIENNE NOWAK

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

I. ÉLÉMENTS DE PHYSIQUE DES SEMICONDUCTEURS

I. ÉLÉMENTS DE PHYSIQUE DES SEMICONDUCTEURS 1 I. ÉLÉMENTS DE PHYSIQUE DES SEMICONDUCTEURS Définition Un semi-conducteur est un solide qui est isolant au zéro absolu et conducteur à la température ambiante. Propriétés Dans un semi-conducteur, tout

Plus en détail

Microélectronique. TABLE DES MATIÈRES 1. Introduction 3. 1.1 Définition 3 1.2 Bref historique 3 1.3 Les étapes de la conception d un circuit intégré 3

Microélectronique. TABLE DES MATIÈRES 1. Introduction 3. 1.1 Définition 3 1.2 Bref historique 3 1.3 Les étapes de la conception d un circuit intégré 3 Microélectronique TABLE DES MATIÈRES 1. Introduction 3 1.1 Définition 3 1.2 Bref historique 3 1.3 Les étapes de la conception d un circuit intégré 3 2. Organisation du cours 4 3. Les transistors MOS 5

Plus en détail

Etude de cas sur la mémoire non volatile

Etude de cas sur la mémoire non volatile Etude de cas sur la mémoire non volatile 1. Introduction Objectif Le but de cette étude de cas est de montrer comment une information peut être mémorisée de façon durable et conservée même sans alimentation.

Plus en détail

GELE2442 Chapitre 8 : Mémoire et logique programmable

GELE2442 Chapitre 8 : Mémoire et logique programmable GELE2442 Chapitre 8 : Mémoire et logique programmable Gabriel Cormier, Ph.D., ing. Université de Moncton Hiver 2015 Gabriel Cormier (UdeM) GELE2442 Chapitre 8 Hiver 2015 1 / 32 Contenu 1 RAM 2 Décodage

Plus en détail

Architecture des Ordinateurs. Partie II:

Architecture des Ordinateurs. Partie II: Architecture des Ordinateurs Partie II: Définition: On appelle mémoire tout composant électronique capable de stocker temporairement des données. Catégories: On distingue plusieurs catégories de mémoires

Plus en détail

L unité centrale. Michel Futtersack, Faculté de Droit, Université Paris Descartes

L unité centrale. Michel Futtersack, Faculté de Droit, Université Paris Descartes L unité centrale Michel Futtersack, Faculté de Droit, Université Paris Descartes L écriture hexadécimale des nombres entiers 16 symboles pour écrire les nombres : 0 1 2 3 4 5 6 7 8 9 A B C D E F dix onze

Plus en détail

Chapitre II Les semi-conducteurs et les diodes

Chapitre II Les semi-conducteurs et les diodes PHYS-F-314 Electronique Chapitre II Les semi-conducteurs et les diodes G. De Lentdecker & K. Hanson 1 Rappels de la structure atomique Table des matières Semi-conducteurs (intrinsèques et extrinsèques)

Plus en détail

De la cellule au champ PV

De la cellule au champ PV De la cellule au champ PV 1- De la cellule au module Tous les modules PV, quelque soit leur technologie fonctionnent grâce au même principe : l effet photoélectrique. Je ne vais pas entrer dans les détails

Plus en détail

Mémoire et logique programmable

Mémoire et logique programmable Chapitre 8 Mémoire et logique programmable Une mémoire est un élément clé des systèmes numériques. Lorsqu il y a traitement d information, les données en mémoire sont transférées à des registres, puis

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 5: Design de fonctions logiques combinatoires

GELE5340 Circuits ITGÉ (VLSI) Chapitre 5: Design de fonctions logiques combinatoires GELE5340 Circuits ITGÉ (VLSI) Chapitre 5: Design de fonctions logiques combinatoires Contenu du chapitre On verra dans ce chapitre comment faire le design de fonctions logiques combinatoires. On étudiera

Plus en détail

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1 1 GÉNÉRALITÉS PARTIE 1 Un microprocesseur est un circuit intégré complexe caractérisé par une très grande intégration. Il est conçu pour interpréter et exécuter de façon séquentielle les instructions d'un

Plus en détail

Qu'est-ce qu'un assemblage C MOS?

Qu'est-ce qu'un assemblage C MOS? Qu'est-ce qu'un assemblage C MOS? C MOS (Complementary MOS) = assemblage technologique permettant de réaliser sur un même substrat des transistors N MOS et P MOS N+ N+ P+ P+ Caisson NECESSITE DE CREER

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et ébastien Viardot Année universitaire 2011-2012 tructure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres

Plus en détail

LE TRANSISTOR MOS. Introduction. Description structurelle. Description comportementale. Quelques développements Analytiques. Exemples d'utilisation

LE TRANSISTOR MOS. Introduction. Description structurelle. Description comportementale. Quelques développements Analytiques. Exemples d'utilisation LE TRANSISTOR MOS Introduction Description structurelle Description comportementale Quelques développements Analytiques Exemples d'utilisation 1 INTRODUCTION Avant Actuellement Transistor à effet de champ:

Plus en détail

Int 1 2 R. Int 2. Figure 1

Int 1 2 R. Int 2. Figure 1 Examen partiel Electronique I 19.03.2003 Systèmes de Communications (Prof. A.M. Ionescu) Durée : 1h45 heures P1 : Soit le circuit de la Figure 1, ci-dessous : 2 M Int 1 A 2 2 N 2 Int 2 U U Figure 1 B Q1

Plus en détail

Les Convertisseurs Analogique Numérique. Figure 1 : Symbole de la fonction Conversion Analogique / Numérique

Les Convertisseurs Analogique Numérique. Figure 1 : Symbole de la fonction Conversion Analogique / Numérique Site Internet : www.gecif.net Discipline : Génie Electrique Les Convertisseurs Analogique Numérique I Identification de la fonction C.A.N. On appelle Convertisseur Analogique Numérique (C.A.N.) tout dispositif

Plus en détail

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale?

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? Hiérarchie mémoire Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? 6. 1 Tous les programmes que l on exécute et toutes les données auxquelles on accède doivent être «chargés»

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

1. TRANSISTOR BIPOLAIRE

1. TRANSISTOR BIPOLAIRE Inventé en 1948 par les Américains J. Bardeen, W. Brattain et W. Shockley, le transistor est un composant à semi-conducteur qui remplit deux fonctions vitales en électronique: celles d'amplificateur (c'est

Plus en détail

Les Mémoires. Electronique des Composants & Systèmes. Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI. Dr. Kitouni I.

Les Mémoires. Electronique des Composants & Systèmes. Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI. Dr. Kitouni I. Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI Electronique des Composants & Systèmes Les Mémoires Cours de L1 - TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE 2015-2016 Dr.

Plus en détail

TRANSISTORS bipolaires, MOS et à effet de champ

TRANSISTORS bipolaires, MOS et à effet de champ TRANSSTORS bipolaires, MOS et à effet de champ Deux transistors sont principalement utilisés en électronique : le transistor bipolaire et le transistor MOS. Dans une proportion moindre, on trouvera également

Plus en détail

J AUVRAY Systèmes Electroniques

J AUVRAY Systèmes Electroniques LE TRANITOR MO Un transistor MO est constitué d'un substrat semiconducteur recouvert d'une couche d'oxyde sur laquelle est déposée une électrode métallique appelée porte ou grille (gate).eux inclusions

Plus en détail

Les symboles des deux types de transistors sont représentés sur la figure 3.1. (i)

Les symboles des deux types de transistors sont représentés sur la figure 3.1. (i) hapitre 3 Les transistors bipolaires 3.1 Introduction Les transistors bipolaires ont été très utilisés au début (années 60, 70). Leur importance a diminuée avec l apparition des transistors à effet de

Plus en détail

Plan de la présentation

Plan de la présentation Thomas Quang Khoi TA Équipe ETSN, Supélec, campus de Rennes Mitsubishi -TCL, Rennes 08 décembre 2003 1 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en

Plus en détail

GELE5223 Chapitre 4 : Adaptation d impédances

GELE5223 Chapitre 4 : Adaptation d impédances GELE5223 Chapitre 4 : Adaptation d impédances Gabriel Cormier, Ph.D., ing. Université de Moncton Automne 200 Gabriel Cormier (UdeM) GELE5223 Chapitre 4 Automne 200 / 44 Introduction Contenu Contenu Adaptation

Plus en détail

Circuits intégrés micro-ondes

Circuits intégrés micro-ondes Chapitre 7 Circuits intégrés micro-ondes Ce chapitre sert d introduction aux circuits intégrés micro-ondes. On y présentera les éléments de base (résistance, capacitance, inductance), ainsi que les transistors

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 4: L inverseur

GELE5340 Circuits ITGÉ (VLSI) Chapitre 4: L inverseur GELE5340 Circuits ITGÉ (VLSI) Chapitre 4: L inverseur Contenu du chapitre Fonctionnement statique de l inverseur. Fonctionnement dynamique de l inverseur. L étude de l inverseur permet de comprendre le

Plus en détail

SSD Solid State Drive mémoire flash Mémoire SLC et mémoire MLC La flash NAND et l'organisation en blocs

SSD Solid State Drive mémoire flash Mémoire SLC et mémoire MLC La flash NAND et l'organisation en blocs Les SSD (pour Solid State Drive, contrôleur à semi-conducteurs) sont des dispositifs qui utilisent autre chose que la technologie magnétique des disques durs pour stocker des données => mémoire flash.

Plus en détail

Le transistor MOS en mode commuté et l interface numérique à analogique

Le transistor MOS en mode commuté et l interface numérique à analogique Laboratoire 4 ELE2302 - Circuits électroniques Département de Génie Electrique Hiver 2012 Titre Le transistor MOS en mode commuté et l interface numérique à analogique Chargé de laboratoire Nom Mohammed

Plus en détail

Microcontrôleurs. Les PIC

Microcontrôleurs. Les PIC Les PIC I INTRODUCTION Dans la chaîne de traitement de l information, le programme informatique (firmware ou microcode) réalise une fonction importante et est toujours associée à un composant programmable

Plus en détail

Composants à semi conducteurs : Transistor bipolaire

Composants à semi conducteurs : Transistor bipolaire Électronique 1 Composants à semi conducteurs : Transistor bipolaire 1 Structure d un transistor bipolaire Constitué de 2 Jonctions PN 2 types de transistors : PNP et NPN Base : peu dopée, très mince, quelques

Plus en détail

Ordinateurs personnels et stations de travail (portables et fixes) Ordinateurs "serveurs" Ordinateurs de contrôle de processus Super-ordinateurs

Ordinateurs personnels et stations de travail (portables et fixes) Ordinateurs serveurs Ordinateurs de contrôle de processus Super-ordinateurs Architecture des ordinateurs François ANCEAU anceau@cnam.fr htt://lmi17.cnam.fr/~anceau/doc.html TYPES D'ORDINATEURS Ordinateurs "visibles" Ordinateurs personnels et stations de travail (portables et fixes)

Plus en détail

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion Le Langage VHDL Chapitre 3 Les Composants Reprogrammables Plan Introduction SPLD CPLD FPGA Conclusion 2 1 Introduction Objectifs Nous allons succinctement étudier les principales architectures et technologies

Plus en détail

ALIMENTATION POUR SYSTÈMES. Toulouse & Bordeaux Juin 2013 - JPaul NATALE - www.transfomaniac.com

ALIMENTATION POUR SYSTÈMES. Toulouse & Bordeaux Juin 2013 - JPaul NATALE - www.transfomaniac.com ALIMENTATION POUR SYSTÈMES Toulouse & Bordeaux Juin 2013 - JPaul NATALE - www.transfomaniac.com Le LC et LLC et LLLC Introduction : Pour augmenter les densités W/kg et W/dm³ des alimentations à découpage,

Plus en détail

Circuits VLSI programmables

Circuits VLSI programmables Circuits VLSI programmables Alain GUYOT TIMA TIMA Techniques de l'informatique et de la Microélectronique pour l'architecture. Unité associée au C.N.R.S. n B0706 Circuits programmables 1 Du Micro au Micron

Plus en détail

LE BRUIT COMPOSANTS ELECTRONIQUES

LE BRUIT COMPOSANTS ELECTRONIQUES LE BRUIT DANS LES COMPOSANTS ELECTRONIQUES Richard HERMEL LAPP Ecole d électronique INP3 : Du détecteur à la numérisation Cargèse Mars 004 Sommaire Introduction Sources physique du bruit Influence des

Plus en détail

Composantes principales des ordinateurs

Composantes principales des ordinateurs Composantes principales des ordinateurs GIF-1001: Ordinateurs: Structure et Applications Jean-François Lalonde, Hiver 2015 Stallings ch. 3, Englander ch. 7, 10.1 Architecture von Neumann Mémoire (données

Plus en détail

Développement de circuits mémoire à ultra-basse consommation pour applications portables en technologie bulk 130 nm

Développement de circuits mémoire à ultra-basse consommation pour applications portables en technologie bulk 130 nm UNIVERSITE CATHOLIQUE DE LOUVAIN Ecole Polytechnique de Louvain Département d Electricité Développement de circuits mémoire à ultra-basse consommation pour applications portables en technologie bulk 130

Plus en détail

Pré-rapport de projet. Systèmes à Microcontrôleur Mise en œuvre d une centrale d alarme

Pré-rapport de projet. Systèmes à Microcontrôleur Mise en œuvre d une centrale d alarme Pré-rapport de projet Systèmes à Microcontrôleur Mise en œuvre d une centrale d alarme Pré-Rapport Page 1 / 21 - Sommaire - 1. DEFINITION DE L ETUDE :... 2 2. REPRESENTATION DU SYSTEME :... 4 3. SCHEMAS

Plus en détail

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU.

Mémoire principale. Von Neumann vs. Harvard. Terminologie. Architecture et technologie des ordinateurs II. G. Tempesti Semaine VIII 1 CPU. principale Structure Fonctionnement Accès MÉMOIRE PRINCIPALE BUS SYSTÈME DD Instructions MMU TLB Unité de de Unité de de Traitement Données Décodeur PC ALU Unité Flottante Registres Von Neumann vs. Harvard

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 1: Introduction

GELE5340 Circuits ITGÉ (VLSI) Chapitre 1: Introduction GELE5340 Circuits ITGÉ (VLSI) Chapitre 1: Introduction Contenu du cours Introduction aux circuits intégrés Dispositifs CMOS, processus de fabrication. Inverseurs CMOS et portes logiques. Délai de propagation,

Plus en détail

Gestion des processus / Gestion de la mémoire

Gestion des processus / Gestion de la mémoire Gestion des processus / Gestion de la mémoire Alexis Lechervy d après un cours de Jacques Madelaine Université de Caen A. Lechervy (Université de Caen) Gestion des processus / Gestion de la mémoire 1 /

Plus en détail

GELE5343 Chapitre 2 : Révision de la programmation en C

GELE5343 Chapitre 2 : Révision de la programmation en C GELE5343 Chapitre 2 : Révision de la programmation en C Gabriel Cormier, Ph.D., ing. Université de Moncton Hiver 2013 Gabriel Cormier (UdeM) GELE5343 Chapitre 2 Hiver 2013 1 / 49 Introduction Contenu 1

Plus en détail

Circuits triphasés équilibrés

Circuits triphasés équilibrés Chapitre 3 Circuits triphasés équilibrés Les circuits triphasés forment la base du réseau de distribution de l électricité. On se sert de circuits triphasés entre les génératrices et les réseaux industriels

Plus en détail

DÉPANNAGE DES RÉCEPTEURS SUPER- HÉTÉRODYNES

DÉPANNAGE DES RÉCEPTEURS SUPER- HÉTÉRODYNES DÉPANNAGE DES RÉCEPTEURS SUPER- HÉTÉRODYNES Préparé par Eric Bélanger Ateliers de la SQCRA 14 novembre 2005 ATELIER SQCRA, 14 NOVEMBRE 2005 2005 Eric Belanger Page 1 TABLE DES MATIÈRES MÉTHODOLOGIE DE

Plus en détail

Transistor à effet de champ

Transistor à effet de champ 5. Le transistor à effet de champ 5.1. INTRODUCTION Dans le chapitre sur le transistor bipolaire (Bipolar junction transistor, BJT), non avons vu que le courant de sortie sur le collecteur est proportionnel

Plus en détail

Comment déterminer la "vrai" puissance de son installation

Comment déterminer la vrai puissance de son installation Comment déterminer la "vrai" puissance de son installation Les caractéristiques des modules qui sont fournies par le constructeur sont des moyennes. Il indique d'ailleurs toujours l'écart à la moyenne

Plus en détail

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne) Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de

Plus en détail

Didacticiel pour l enseignement de la conception de circuits intégrés analogiques M. Kayal, D. Stefanovic et M. Pastre

Didacticiel pour l enseignement de la conception de circuits intégrés analogiques M. Kayal, D. Stefanovic et M. Pastre J3eA, Journal sur l enseignement des sciences et technologies de l information et des systèmes, olume 4, Hors-Série, 19 (005) DOI : http://dx.doi.org/10.1051/bib-j3ea:005719 EDP Sciences, 005 Didacticiel

Plus en détail

Cours 8 Logique séquentielle: les mémoires à semi-conducteurs. ELP 304 : Electronique Numérique

Cours 8 Logique séquentielle: les mémoires à semi-conducteurs. ELP 304 : Electronique Numérique Cours 8 Logique séquentielle: les mémoires à semi-conducteurs ELP 304 : Electronique Numérique Logique séquentielle Organisation du cours Les bascules Les registres Les compteurs C5 Performances des circuits

Plus en détail

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 56 CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 6.1 INTRODUCTION : Afin de fournir un accès efficace et pratique au disque, le SE impose un système de gestion de fichiers (SGF) pour permettre de stocker,

Plus en détail

Identification de personnes Système Mains-libres Lecteur RFID UHF STid GAT

Identification de personnes Système Mains-libres Lecteur RFID UHF STid GAT Identification de personnes Système Mains-libres Lecteur RFID UHF STid GAT NOTE D APPLICATION Introduction Le lecteur GAT permet l identification «mains libres» de personnes en mouvement. Ce document a

Plus en détail

ELECTROTECHNIQUE - ELECTRONIQUE

ELECTROTECHNIQUE - ELECTRONIQUE CONCOURS GÉNÉRAL SÉNÉGALAIS 1/5 Durée : 06 heures SESSION 2014 ELECTROTECHNIQUE - ELECTRONIQUE Le sujet est composé de trois problèmes (A, B, et C) pouvant être traités de façon indépendante. Il comporte

Plus en détail

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

La mémoire cache. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne La mémoire cache Laboratoire de Systèmes Logiques Organisation de la mémoire processeur registres c a c h e mémoire dispositifs I/O taille: vitesse: largeur de bande (MB/sec): 200B 64KB 32MB 2GB 5ns 10ns

Plus en détail

Représenter les images

Représenter les images Représenter les images 4/1/01 1 Travail La séance de travail du 4/1 consiste à travailler l ensemble de ce document Les résolutions des exercices 3 et 11 sont à déposer dans les casiers numériques de vos

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés

GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés Contenu du chapitre Introduction à la fabrication des circuits intégrés On verra en gros comment les circuits intégrés sont fabriqués.

Plus en détail

Les transistors bipolaires

Les transistors bipolaires Les transistors bipolaires I. Introduction: Définitions: Le transistor bipolaire est un composant à 3 électrodes comportant 2 jonctions PN. C est un cristal de semi-conducteur dans lequel on peut distinguer

Plus en détail

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts):

EXAMEN INTRA INF2500 Session A-2001 - Réponses. Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): EXAMEN INTRA INF2500 Session A-2001 - Réponses Pondération sur 100 points, possibilité de 22 points extra. Question 1 (5 pts): Vous voulez diminuer le trafic entre plusieurs ordinateurs connectés sur le

Plus en détail

VMB2BL. Module de contrôle pour volets roulants à 2 canaux pour système VELBUS. Velbus manual VMB2BL edition 1

VMB2BL. Module de contrôle pour volets roulants à 2 canaux pour système VELBUS. Velbus manual VMB2BL edition 1 VMB2B Module de contrôle pour volets roulants à 2 canaux pour système VEBUS Velbus manual VMB2B edition 1 1 Caractéristiques: Peut être utilisé pour contrôler deux volets roulants électriques et stores.

Plus en détail

Les composants électroniques de commutation

Les composants électroniques de commutation Les composants électroniques de commutation Chapitre IV LE TRANSISTOR MOSFET Sommaire 1 PRINCIPE... 40 1.1 PRINCIPE DE FONCTIONNEMENT... 41 1.2 COMPOSANTS PARASITES DU MOSFET... 42 1.2.1 Les capacités

Plus en détail

III.1 Quelques rappels théoriques sur les interférences à 2 ondes.

III.1 Quelques rappels théoriques sur les interférences à 2 ondes. III TP 3 : Intérférences à deux ondes dans le domaine hyperfréquence. 22 Introduction Le but de ce TP est d étudier le phénomène d interférences dans le domaine des ondes hyperfréquences 2. Il s agit donc

Plus en détail

Atelier Inter Universitaire de Microélectronique

Atelier Inter Universitaire de Microélectronique J3eA - Vol. 4 (2005) DOI : 10.1051/bib-j3ea:2005015 Initiation à la simulation bidimensionnelle Environnement SILVACO ( ATHENA ATLAS) A. CAZARRE, N. NOLHIER, F.MORANCHO, P. AUSTIN, P.CALMON Université

Plus en détail

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles).

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles). MICROPROCESSEUR Le cerveau d un ordinateur est le microprocesseur, parfois appelé CPU ou tout simplement processeur. Le processeur effectue les calculs nécessaires au fonctionnement de l ordinateur et

Plus en détail

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est: Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.

Plus en détail

III.1. Introduction III.2. Théorie du transistor bipolaire III.2.1. Principe de fonctionnement [74-75]

III.1. Introduction III.2. Théorie du transistor bipolaire III.2.1. Principe de fonctionnement [74-75] III.1. Introduction Depuis sa première réalisation en 1947 par J. Bardeen et W. H. Brattain, et le développement théorique et physique de son fonctionnement par W. B. Shockley, le transistor bipolaire

Plus en détail

TP Automatisme (1 GIM 2013_14) MR KHATORY

TP Automatisme (1 GIM 2013_14) MR KHATORY Université Sidi Mohammed Ben Abdellah Ecole Supérieure de Technologie de Fès Filière Génie Industriel et Maintenance TP Automatisme (1 GIM 2013_14) MR KHATORY DEC Université Sidi Mohammed Ben Abdellah

Plus en détail

Chapitre 8. Transformateur. 8.1 Introduction

Chapitre 8. Transformateur. 8.1 Introduction Chapitre 8 Transformateur 8.1 Introduction Le transformateur permet de transférer de l énergie (sous forme alternative) d une source à une charge, tout en modifiant la valeur de la tension. La tension

Plus en détail

Technologies des mémoires dans les systèmes embarqués. Richard Grisel Professeur des Universités Université de Rouen

Technologies des mémoires dans les systèmes embarqués. Richard Grisel Professeur des Universités Université de Rouen Technologies des mémoires dans les systèmes embarqués Richard Grisel Professeur des Universités Université de Rouen Introduction Mémoire vous avez dit mémoire? Stockage des informations Quel type d information?

Plus en détail

TRANSISTORS A EFFET DE CHAMP DE TYPE MOS. Réalisation d une résistance active de valeur moyenne

TRANSISTORS A EFFET DE CHAMP DE TYPE MOS. Réalisation d une résistance active de valeur moyenne TRANITOR A EFFET E CHAMP E TYPE MO MO de type N à enrichissement du canal Fonctionnement et équations MO de type N à appauvrissement du canal Fonctionnement et équations ilan : Comparaison entre les deux

Plus en détail

Manuel d utilisation du logiciel «Extracteur d équations»

Manuel d utilisation du logiciel «Extracteur d équations» Manuel d utilisation du logiciel «Extracteur d équations» Ce logiciel a pour but d aider les élèves à vérifier leurs réponses en ce qui a trait aux circuits RLC, dans le domaine «s», ainsi qu à faire l

Plus en détail

11.1 Comparaison : la logique floue et logique classique

11.1 Comparaison : la logique floue et logique classique Chapitre Logique floue Ce chapitre présente une méthode moderne de contrôle, la logique floue. La logique floue diffère de la logique classique parce qu elle permet des définitions partielles ou floues

Plus en détail

Utilisation et programmation en C des microcontrôleurs PIC

Utilisation et programmation en C des microcontrôleurs PIC Utilisation et programmation en C des microcontrôleurs PIC 16F876-16F877 Projet tutoré 2 ème année GTR, 2004/2005 Tuteur de projet : M. Millet Xavier Frachebois, Mathieu Coin Table des matières Introduction...1

Plus en détail

Transistors à effet de champ (FET)

Transistors à effet de champ (FET) Composants de l'électronique Transistors à effet de champ (FET) 1ère année IFIPS Département Electronique 2008-2009 Cédric KOENIGUER Composants de l'électronique 1 Introduction à l'effet de champ Type

Plus en détail

Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables

Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables RECONFIGURABLES I. Généralités I.1. Présentation I. 2. Pourquoi des circuits programmables? I. 3. Classification des circuits

Plus en détail

Analogie avec le transistor bipolaire : Grille = Base, Source = Emetteur, Drain = Collecteur.

Analogie avec le transistor bipolaire : Grille = Base, Source = Emetteur, Drain = Collecteur. MOS = Metal Oxyd Silicium 1 ) LES TRANSISTORS E-MOS : Il s'agit d'un transistor à effet de champ dont la grille est isolée du canal par un isolant. A l'état repos : sans alimentation de l'électrode de

Plus en détail

Chapitre 6. Transistor bipolaire. Principe Fonctionnement en mode normal Gains Caractéristiques statiques Fonctionnement en fréquence

Chapitre 6. Transistor bipolaire. Principe Fonctionnement en mode normal Gains Caractéristiques statiques Fonctionnement en fréquence Chapitre 6 Transistor bipolaire Principe Fonctionnement en mode normal Gains Caractéristiques statiques Fonctionnement en fréquence Science et génie des matériaux, Romuald Houdré - 2006 /2007 1 Plan du

Plus en détail

Les évolutions en cours

Les évolutions en cours Les évolutions en cours version 1.0 Plan Back-end / Front-end ASIC / FPGA 2 Le problème des longs fils Relative delay Temps de propagation dans les longs fils Temps de propagation dans les portes (fanout

Plus en détail

Manuel d utilisation de l ALP842-24V Afficheur + Gestion process

Manuel d utilisation de l ALP842-24V Afficheur + Gestion process Manuel d utilisation de l ALP842-24V Afficheur + Gestion process Capteur de niveau Alimentation 24 Vcc Pompe, Electrovanne, alarme Vue d ensemble de l ALP842-24V Table des matières 1. Caractéristiques

Plus en détail

Chargeur solaire pour batterie

Chargeur solaire pour batterie IUT GEII Etudes et Réalisations ER2-S3 Université Bordeaux 1 Chargeur solaire pour batterie On se propose d étudier et de réaliser un chargeur autonome pour batterie d accumulateurs (Pb-acide, NiCd, )

Plus en détail

Thermostat avec écran

Thermostat avec écran H/LN4691-0 674 59-64170 Thermostat avec écran www.homesystems-legrandgroup.com Thermostat avec écran Table des matières Thermostat avec écran 1 Introduction 4 1.1 Avertissements et conseils 4 2 Description

Plus en détail

II Conception des cellules MOS

II Conception des cellules MOS Méthodologie de conception des circuits intégrés VLI - 2. Cellules MO 1/02/10 II Conception des cellules MO 1. Circuits logiques combinatoires - Logique Complémentaire (CMO) - Logique nmo - Logique Pseudo-nMO

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

Design de circuits combinatoires

Design de circuits combinatoires Chapitre 5 Design de circuits combinatoires On verra dans ce chapitre comment faire le design de fonctions logiques combinatoires. On étudiera leur comportement dynamique, ainsi que les stratégies pour

Plus en détail

QUELQUES MOTS CLES ET DEFINITIONS.

QUELQUES MOTS CLES ET DEFINITIONS. CH. 2 QUELQUES MOTS CLES ET DEFINITIONS. ASIC : Application Spécific Integrated Circuit = HW circuit intégré pour application spécifique SOC : System On Chip = HW et SW Système sur puce IP : FPGA : CAD

Plus en détail

Micro-électronique (GIF-4201/GEL-7016)

Micro-électronique (GIF-4201/GEL-7016) Micro-électronique (GIF-4201/GEL-7016) page 1 de 22 Professeur: Benoit Gosselin courriel: benoit.gosselin@gel.ulaval.ca bureau: Pouliot 2114 page web du cours: http://gif4201.gel.ulaval.ca Département

Plus en détail

Analyse de la complexité algorithmique (1)

Analyse de la complexité algorithmique (1) Analyse de la complexité algorithmique (1) L analyse de la complexité telle que nous l avons vue jusqu à présent nous a essentiellement servi à déterminer si un problème est ou non facile (i.e. soluble

Plus en détail

i D v DS v GS S S G " It will be shown that a voltage applied to the gate controls current flow between source and drain.

i D v DS v GS S S G  It will be shown that a voltage applied to the gate controls current flow between source and drain. " It will be shown that a voltage applied to the gate controls current flow between source and drain. " edra and mith i v v ( a ) NMO W n + substrat p L n + Conception intégrée des circuits T MO 2 Conception

Plus en détail