Réseaux numériques étendus

Transcription

1 I) Synchronisation d un réseau numérique Réseau numérique Définitions Nécessité de la maîtrise de fréquence : La transmission numérique repose sur des circuits électroniques cadencés par des horloges définissant le rythme de traitement des signaux => Notion de débit. Nécessité de la maîtrise du temps : On va utiliser le multiplexage temporel en insérant les bits dans des trames => Notion d intervalles de temps ( IT ). Il faudra mettre les bons bits au bon moment dans le multiplex. Le débit du multiplex sera la somme des débits plus éventuellement une partie d information de gestion de la liaison. On aura donc à gérer différentes horloges. Dans le cas où l on voudra insérer des informations de gestion lentes, il ne sera pas utile de réserver de la place dans chaque trame, on utilise alors la notion de multitrame : Elle inclut des trames normales sauf une d elle qui contiendra les informations de gestion lentes. Ex : En GSM, le canal SACCH qui donne des informations concernant la liaison radio revient dans les multitrames 6 une fois sur 6 trames consécutives. Ex : En RNIS T, la signalisation pour un IT est faite de 4 bits dans l IT6 une fois sur 6 trames. * UN signal est isochrone si la durée des symboles successifs est constante ( au moins en moyenne ). * DES signaux sont synchrones s ils sont isochrones et ) de même débit donc de même fréquence au moins en moyenne (durée bits des égale), ) avec un décalage de phase constant donc un décalage de temps constant. Il est alors nécessaire de partager une référence ou de reconstituer l horloge à partir d un signal entrant. * DES signaux sont asynchrones s ils sont isochrones et non synchrones. S ils sont isochrones, de débits identiques mais asynchrones car avec une phase variable, on les dit mésochrones. Cela suppose aussi de partager une référence de débit. * DES signaux sont plésiochrones s ils sont isochrones, asynchrones mais avec des fréquences très proches d une même valeur nominale ( dans une tolérance donnée ). Ils donc proches de signaux mésochrones ( mêmes fréquences, déphasage variable ). Remarque : Lorsque l on parle de réseau de type asynchrone, en fait il s agit de plésiochrone sauf que la tolérance sur l écart par rapport à la fréquence de référence est moins stricte ( ex : Liaison série qui a besoin du même débit sur les équipements reliés ). Types de synchronisation du réseau La synchronisation du réseau traite de la distribution des références de temps et de fréquence via un sous-réseau d horloges, sur une large zone géographique. J. Millet

2 On distingue différents types de réseaux selon leurs types de synchronisation : N.B : les schémas ne montrent que les liens de synchronisation, pas les entrées et sorties d informations Pas de synchronisation = réseau complètement plésiochrone Synchrone par Synchronisation hiérarchique maitre-esclave ( type HMS = hierarchical master slave synchronization ) Synchrone par Synchronisation mutuelle Principe : Chaque nœud a sa propre horloge pour écrire les sorties. ( L horloge de lecture sera soit propre au nœud, soit plutôt reconstituée à partir des entrées par P.L.L. ). Avantages : Simplicité Inconvénients : Dérives trop importantes et donc inacceptables si chacun des nœuds du réseau est trop éloigné d une référence commune. Utilisation : Premiers réseaux Principe : La fréquence utilisée pour lire les entrées du nœud et écrire les sorties vient d une référence externe qui sera la même pour les autres nœuds. Avantages : Bonnes performances pour un coût limité, synchronisation fiable. Inconvénients : Problème en cas de rupture dans la chaîne hiérarchique. Utilisation : Réseaux modernes : S.D.H., Liaisons louées, Principe : La fréquence utilisée pour lire les entrées du nœud et écrire les sorties vient de plusieurs «suggestions», pas d un seul supérieur hiérarchique. Avantages : Bonnes performances même en cas de rupture dans la chaîne, => synchronisation encore plus fiable par le maillage. Inconvénients : Complexité, coût élevé. Utilisation : Cas particuliers ( Militaire ) Utilisations de ces synchronisations Le synchrone est la solution souhaitable ( même fréquence, même phase ) pour réaliser des multiplex numériques dont les affluents «s emboîtent» sans problème ( C est ce qui est fait en S.D.H. ). Cependant il était trop difficile au début des réseaux numériques ( années 7 ) à obtenir du fait des temps de propagation non maîtrisables, de dérives sur les longues distances. En asynchrone ( en réalité plésiochrone avec tolérance large ), comme les horloges ne sont pas liées, il y a des dérives sur le long terme. On transmet donc par petits éléments sur lesquels les dérives sont faibles et non sur des trames consécutives ( ex : cellules en ATM, paquets de bits en liaison série ) Sur une transmission par trames consécutives, les dérives seraient trop importantes. Or c est ce que l on a commencé à utiliser car on voulait relier des systèmes téléphoniques qui fonctionnent en commutation de circuit : Liaison établie en permanence même s il y a des silences. Dans les premiers réseaux, ne disposant pas des moyens de réaliser une synchronisation complète du réseau, on s est en fait approché du système synchrone en faisant un asynchrone très précis qui devient presque synchrone : Plésiochrone ( du grec plésio = à peu près ). J. Millet

3 On utilise des horloges séparées mais qui sont très proches grâce à des références venant d horloges de plus en plus précises. On cherche à s approcher de valeurs nominales => Ce n est pas synchrone, mais avec les horloges très précises on arrive à diminuer les effets de dérives, pas à les supprimer. II) Problèmes de synchronisation et solution envisagées Horloges d un réseau numérique Dans le cas d un nœud composant un réseau numérique, on a besoin de types d horloges : - Horloge d écriture des données entrantes. - Horloge de lecture des données sortantes. Pour chaque entrée, il faut une horloge d écriture et de lecture. A cela s ajoute les horloges pour composer les multiplex sortants ( somme des éléments entrants et d éléments de gestion de la liaison ajoutés ). F W F W F R F R COMMUTATION F M F Wi F Ri F Mj Différents affluents Différents multiplex On peut décrire les différentes opérations : ) Stockage des entrées Les données sont écrites dans une zone mémoire correspondant à l entrée : Horloge F Wi. ) Commutation En commutation de circuits, le commutateur lit les données dans la zone mémoire correspondant à une entrée et les stocke dans la zone mémoire de la sortie correspondant à leur destination définie avant la communication : Horloge F Ri. En commutation de paquets, le commutateur lit les données dans la zone mémoire correspondant à une entrée, analyse l identifiant du paquet et les stocke dans la zone mémoire de la sortie correspondant à leur destination qu il calcule : Horloge F Ri. ) Multiplexage Une horloge d écriture du multiplex lit les données dans sa zone mémoire et les émet : Horloge F Mj. Problèmes liés à ce fonctionnement On peut imaginer un certain nombre de problèmes qui risquent d empêcher une bonne transmission, qu il convient de juguler par la mise en place de différents systèmes : a) Fluctuation des phases des entrées Supposons entrées sur un nœud qui sont faites de la juxtaposition de différents IT correspondant à des communication. Le temps est une grandeur relative à une origine qu il faut partager, sinon on a des origines différentes. J. Millet

4 Dans le cas précédent on ne peut utiliser le même instant d origine pour le nœud du réseau. D emblée, on doit d abord utiliser l instant d origine de chaque entrée pour avoir ensuite une référence de temps commune qui permettra commutation et multiplexage. => On utilise pour cela des buffers d octets : Les bits arrivent par entrée, grâce à la référence de chaque entrée, on stocke des octets dans un buffer = Alignement La lecture des buffers se fera à base d une horloge du nœud => Même instant de référence. Remarque : Si les données entrantes à stocker sont de taille importante, il faudrait des buffers de taille suffisante. Dans le cas d octet, on réalise des multiplexages d octets, dans le cas de bits, on juxtapose des bits : Entrelacement de bits = bit interleaving utilisé en PDH pour le cœur de réseau. b) Eloignement de l horloge d émission du nœud émetteur et de celle de lecture du nœud récepteur. On risque de remplir les buffers trop vite ou trop lentement par rapport aux données arrivant donc de rater ou de ré-écrire des bits. => Utilisation de codage de ligne et de reconstitution d horloge par P.L.L. Les signaux seront émis selon un codage qui permet de récupérer l horloge. On utilisera alors un système à asservissement de phase ( P.L.L. ) qui permet de créer un signal d horloge à la fréquence du signal entrant. On obtient ainsi le principe de fonctionnement d un nœud numérique : Ecriture des données entrantes dans un buffer selon l horloge F Wi et lecture de ces données pour les traiter selon l horloge F Ri. J. Millet 4

5 c) Eloignement des horloges de lecture F Ri et d écriture F Wi d un affluent reçu: Le principe de fonctionnement du nœud repose donc sur horloges, l une qui écrit dans un buffer, l autre qui lit. Horloge F Wi Horloge F Ri Si le signal est isochrone, on a cas : F Wi < F Ri d o d d d d 4 d 5 d 6 d 7 d 8 d 9 d d d d d 4 d 5 d 6 d 7 d 8 d 9 d d d d d 4 d 5 d 6 Horloge F Wi Horloge F Ri On lit fois la donnée d 5 F Wi > F Ri d o d d d d 4 d 5 d 6 d 7 d 8 d 9 d d d d d 4 d 5 d 6 d 7 d 8 d 9 d d d d d 4 d 5 d 6 Horloge F Wi Horloge F Ri On ne lit pas la donnée d Cet effet est le glissement ( slip ). Il provoque - soit la répétition de la transmission d une donnée ( on lit plus vite que l on écrit ). - soit l omission de la transmission d une donnée ( on écrit plus vite que l on lit ). J. Millet 5

6 Evaluation du problème de glissement : On écrit une donnée en mémoire en s, on lit en s F Wi F Ri On a donc un décalage de F Wi F Ri seconde pour une donnée traitée. Le temps de glissement est donc t = temps de glissement par donnée nb de données Au bout d un temps t de communication : t F = F t = t F F Ri Wi Ri F Dans le cas courant du téléphone, on écrit des octets tout les 8 khz. F Wi F Ri Il y aura problème quand t = durée d une donnée = 5 µs donc au bout de t = t F F Exemples : précision de - = ppm, t = 5 ms de -6 = ppm, t = mn 5 s de -9 = - ppm, t = jour h 4 mn,45 jour de - = -5 ppm, t 44,7 jours La recommandation G8 de l UIT définit les exigences pour les réseaux. => Synchroniser le réseau pour avoir horloges liées : Réseau synchrone. => S approcher le plus possible d une valeur nominale : Réseau plésiochrone => Introduction de bits de justification ( justification ou bit stuffing ou pulse stuffing ) Quand le buffer sera trop vide, on ne lit plus donc on ne transmet plus d information. Cela permet au buffer de se remplir car on continue d y écrire. Il faudra indiquer cependant que les bits de la trame n ont pas de signification, qu ils doivent être abandonnés. Quand le buffer sera trop plein, on lira plus de données ce qui videra le buffer. Il faudra prévoir une place dans la trame pour ce surplus d information et indiquer la présence supplémentaire d information. Dans le cas du réseau synchrone où l on partage l horloge, il n y aura plus ce problème. En revanche dans le cas plésiochrone où les horloges sont proches mais différentes, on aura encore l effet de perte ou de réécriture de données. Plus les horloges seront proches et plus on limitera ce phénomène. Il faudra la justification pour l éliminer. d) Fluctuation des fréquences des affluents. Le multiplex doit avoir comme fréquence de sortie la somme des entrées plus des informations de contrôle. Si les fréquences d entrée varient, il faudra changer le débit de sortie et l adapter en conséquence. J. Millet 6

7 => Introduction de bits de justification ( justification ou bit stuffing ou pulse stuffing ) La justification a aussi l avantage de résoudre le problème de variation d horloges des affluents d entrée d un multiplex : Le multiplex de sortie inclut une partie de justification qui lui permet de s adapter. Le débit du multiplex de sortie est donc : ( Σ débits d entrée ) + débit d infos de contrôle + débit de justification = débit sortant constant même si les débits d entrée varient La partie justification permet La justification positive = surdébit La justification négative = sousdébit On indique que l on rajoute des informations et on les place dans la trame dans la partie justification positive. F Wi > F Ri On indique que l on supprime des informations, une partie information de l affluent dans la trame réservée à la justification négative et la partie justification positive ne seront pas traitées. F Wi < F Ri On a des dispositifs de décision de justification par affluents selon le remplissage de buffer qui adaptent le débit. On a un dispositif de multiplexage qui selon les ordres de justification des dispositifs précédents remplit la trame. Exemple de justifications négatives différentes F Wi < F Ri e) Perte d isochronisme On a vu au chapitre précédent le problème de variation de valeurs entre horloges sensées être identiques. On les a supposées stables mais un problème peut aussi venir de la variation de l horloge elle-même. - Gigue ( jitter ) La position des impulsions déclenchant les traitements subit des variations => Les intervalles de temps varient => Perte d isochronisme. L écart de positionnement est mesuré par l amplitude de gigue ou une variation de phase ( excursion autour de la fréquence moyenne ). L amplitude est spécifiée par rapport à l intervalle unitaire (UI = Unit Interval) qui est l intervalle de temps T entre impulsions d un signal de référence sans gigue (dans le cas du système Mbit/s, UI = /48 = 488 msec ). La gigue est aussi spécifiée en degrés, UI = 6. Exemple : Gigue de,5 UI. L amplitude de gigue varie au cours du temps de manière aléatoire. Les variations de gigue vont de Hz jusqu à quelques Khz. Les régénérations d horloge et les multiplexeurs/démultiplexeurs sont les principales sources de gigue dans le réseau. - Dérapage ( wander ) Le dérapage est une gigue lente ( < Hz ) due à des facteurs environnementaux ( différences de température sur la longueur d un chemin de transmission). La norme G8 définit les variations acceptables et les méthodes de mesure de ces phénomènes. J. Millet 7

8 P.D.H. ( Plesiochronous Digital Hierarchy = Hiérarchie Numérique Plésiochrone ) I) Hiérarchie numérique plésiochrone. La hiérarchie comprend 4 niveaux : E Mbit/s Niveau En fait 48 kbit/s E 8 Mbit/s Niveau En fait kbit/s E 4 Mbit/s Niveau En fait 4 68 kbit/s E4 4 Mbit/s Niveau 4 En fait 9 64 kbit/s LTE : Line Terminating Equipment Chaque niveau est un multiplex fait d affluents et de données de contrôle que l on détaillera ensuite. Ces trames faites par multiplexage sont définies de manière rigoureuse par les normes de l UIT ( Union internationale des télécoms ). Ces normes sont décrites page suivante. La plus importante est G74. Remarque : On a tendance à appeler trame G7/G74 la trame E alors que G74 couvre les autres trames et que G7 définit l'aspect physique de la liaison. Cette organisation hiérarchique s explique par sa destination première : L utilisation pour le réseau téléphonique. Ainsi on retrouve à la base des abonnés dont la communication est numérisée à 64 kbit/s ( 8 bits à 8 khz ). Ensuite on a les concentrateurs de trafic qui iront vers le cœur de chaîne du commutateur téléphonique par un lien multiplex MIC E à Mbit/s. Puis on relie les commutateurs sur le cœur de réseau par des liens de débits plus élevés. J. Millet 8

9 J. Millet 9

10 II) Entrelacements Entrelacement et niveaux P.D.H. - Principe de l entrelacement On dispose d affluents qui amènent des données que l on veut regrouper dans un multiplex. Par exemple avec 4 affluents : A data data data data A A data data data data A d d d d d d d d d a a a a4 a a a a4 a A data data data data A A4 data data data data A4 On constate un retard au démultiplexage. Entre l instant où la donnée de A est récupérée et celle de A4, il faut nécessairement un temps pour recevoir cette dernière donnée. retards. Si l on doit traverser plusieurs nœuds du réseau réalisant cette opération, on aura accumulation de - Entrelacement octet par octet : Les données traitées sont des octets. Niveau de P.D.H. - Entrelacement bit par bit : Les données traitées sont des bits. Niveaux,, 4 de P.D.H. L entrelacement le plus utilisé en P.D.H. est celui bit à bit. En effet on ne savait pas faire électroniquement l entrelacement par octet à des débits aussi élevés à l époque. Cela n est pas sans conséquence. Conséquences de l entrelacement bit à bit - Retard diminué L utilisation d entrelacement bit à bit permet de diminuer le retard. C est très intéressant pour la téléphonie qui transmet une information temps réel, la voix. - Complexité électronique diminuée Pour entrelacer à 4 Mbit/s des octets, il aurait fallu des circuits électroniques traitant les bits cadencés avec des fréquences de l ordre de GHz. A l époque ( années 7 et début des années 8 ) on ne savait pas faire. Avec l entrelacement bit à bit, les fréquences sont de l ordre de 4 MHz. C est d ailleurs la raison de ce choix pour les niveaux P.D.H. supérieurs. - Impossibilité d extraire un élément d un niveau élevé Si l on souhaite extraire une trame Mbit/s spécifique dans une trame 4 Mbit/s, il faut déjà séparer les 4 de 4 Mbit/s puis les 4 de 8 Mbit/s de l affluent de 4 Mbit/s concerné puis les 4 de Mbit/s de l affluent de 8 Mbit/s concerné. En effet il faut analyser à chaque fois les justifications réalisées pour localiser les bits. On a donc un système extrêmement rigide. On est obligé de suivre toutes les étapes de la hiérarchie. Ce système impose des liaisons haut débit point à point. - Pas de flexibilité Il est impossible de modifier les constitutions de trame, les débits ne peuvent s adapter au volume de données. J. Millet

11 III) Mbit/s : Trame de niveau E ( 48 kbit/s ) dite G7/G74 Le niveau est fait du multiplexage de affluents de 64 kbit/s par entrelacement d octets. La tolérance sur le débit de sortie est 5 ppm. Le multiplex E est synchrone ( pas de justification ). La trame est découpée en IT ( intervalle de temps ou TS time slot ), elle dure 5 µs pour 56 bits. Chaque IT contient un octet. Les IT à 5 et 7 à contiennent les données. Ayant des informations qui ne demandent pas un débit important, on utilise le principe de multitrame : Une multitrame est faite de 6 trames ( ms ). L IT : L IT de la trame sert dans une trame paire au verrouillage de trame ( FAS Frame Alignement Signal ). CRC Le motif de verrouillage est donc sur 7 bits CRC est un bit qui sur une multitrame forme un CRC ( voir plus loin ) L IT de la trame sert dans une trame impaire à un usage défini par l opérateur ( usage national ). CRC A X X X X X A Bit d alarme distante X Réservé pour usage national. Le premier bits de l IT est utilisé pour transmettre un CRC : En interne, on place une synchronisation de CRC sur une multitrame, On fait un CRC C C C C 4 sur tous les bits de la ½ multitrame précédente (ses bits de CRC considérés =). On dispose de bits d alarme S i. L IT6 : L IT 6 de la trame sert au verrouillage de multitrame ( MFAS Multiframe Frame Alignement Signal ). X A X X A Bit d alarme distante X Réservé pour usage national. L IT6 des autres trames que sert à la signalisation ( information de contrôle ) ( trames à 5 ). L IT6 de la trame k ( k = à 5 ) contient les 4 bits de signalisation des IT(k) et IT(k+6). Au bout d une multitrame, tout IT a eu ses 4 bits de signalisation. S i, S i, S i, S i,4 S i+6, S i+6, S i+6, S i+6,4 Le système scrute les trames pour se verrouiller ( norme G7 ). Le verrouillage est acquis si : - le motif de verrouillage est présent trame sur dans l IT - le ème bit (b) alterne de à entre trames dans l IT ( on peut aussi utiliser la synchro du CRC ) L'alignement est effectif après trames consécutives où on détecte motif, non-motif, motif, de même pour la perte d alignement après trames. Le bit A de l IT signalera cette perte. Ensuite il y a verrouillage de multitrame en cherchant le motif MFAS de l IT6. J. Millet

12 Remarque : Cette description de l IT6 correspond à une signalisation CAS ( Channel Associated Signalisation ) ou voie par voie, qui alloue un IT pour la signalisation de toutes les voies même si elles n ont pas à transmettre de signalisation. On peut aussi avoir la signalisation CCS ( Common Channel Signaling ) ou sémaphore qui alloue aussi un IT à la signalisation en parallèle des communications, mais l alloue à une voie qui en a besoin. Cela suppose alors l utilisation de messages étiquetés. Ce sont des signalisations hors bande. Il y aussi la signalisation dans l octet qui mettrait la signalisation dans l IT d information mais cela n est pas assez performant donc plus utilisé. III) 8 Mbit/s : Trame E de niveau ( 8448 kbit/s ) Le niveau est fait du multiplexage de 4 trames de 48 kbit/s. La tolérance sur le débit de sortie est ppm. On distingue types de multiplexages de niveau par la norme utilisée : - G74 qui utilise une justification positive et un entrelacement bit - G744 qui ne prévoit pas de justification. Cette norme suppose que les affluents de Mbit/s sont synchrones. En fait cette norme est prévue pour le transport exclusif de la voix. Donc à condition d avoir des horloges de bonnes qualité qui limitent le glissement, comme on a des communications limitées en durée qui seront moins sensibles à ce problème, comme le cerveau peut compenser les erreurs, on arrive à une communication correcte. En revanche on utilise un entrelacement d octets. Le système électronique est alors plus simple car n intégrant pas de système de justification, il est réalisable simplement car à des fréquences accessibles. - G745 qui utilise une justification positive/nulle/négative et un entrelacement bit G74 Entrelacement bit Justification positive => la vitesse de sortie peut être légèrement supérieure à la somme des entrées ou => la vitesse d une entrée peut être inférieure à la vitesse nominale de ¼ de celle de sortie. Nombre de bits de la trame E : 848 bits On a donc 4 56 bits en entrée avec une récurrence de 5 µs pour 848 bits incluant 4 6 bits de données avec une récurrence de,78 µs en sortie. Cela entraîne un décalage entre trames des affluents et multiplex résultant. Cela explique la nécessité de l entrelacement par bit. Il rend le multiplexage complètement transparent, la notion de trame de l affluent est ignorée => Pas de problème de synchronisation pour éviter un décalage de temps, la justification suffit à compenser un décalage d horloge. C est l avantage du multiplexage par bit, l inconvénient étant la nécessité de démultiplexer une trame d un niveau supérieur pour en extraire celle de niveau inférieur à cause des justifications éventuelles. Constitution de la trame Groupe I de bits ( SET I ) B à : verrouillage de Trame B : Bit d alarme distante B : Réservé usage national B à : bits pour les 4 affluents Groupe II de bits ( SET II ) B à 4 : Bits de contrôle de Justification C j. B5 à : 8 bits pour les 4 affluents Groupe III de bits ( SET III ) B à 4 : Bits de contrôle de Justification C j. B5 à : 8 bits pour les 4 affluents Groupe IV de bits ( SET IV ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits pour la Justification ( affluent,,, 4 ) B9 à : 4 bits pour les 4 affluents La justification est proche de + kbit/s par affluent ( bit en,78 µs ). Loi de justification L émetteur envoie pour une justification, sinon. Des erreurs peuvent survenir en ligne. Si les premiers bits ( j= ) de C j C j C j reçus comportent plus de que de en réception, il y a justification sur l affluent. Si les deuxièmes bits ( j= ) de C j C j C j reçus comportent plus de que de en réception, il y a justification sur l affluent. Si les troisièmes bits de C j C j C j reçus comportent plus de que de en réception, il y a justification sur l affluent. Si les quatrièmes bits de C j C j C j reçus comportent plus de que de en réception, il y a justification sur l affluent 4. ( bits à ou bits à => Justification = système de vote majoritaire ) J. Millet

13 G744 Entrelacement octet de trames supposées synchrones = Trame E multivoies. Utilisation pour le téléphone seulement car sans justification. Nombre de bits de la trame E : 56 bits On a donc 4 56 bits en entrée avec une récurrence de 5 µs pour 56 bits incluant 4 56 bits de données avec une Récurrence de 5 µs en sortie. Constitution de la trame : IT de 8 bits IT : Verrouillage de trame. IT à 4 : Contenant les IT de verrouillage des 4 affluents Mbit/s : ITAITA ITAITA4. IT5 à : IT des affluents ( 7 par affluent ) ITAITA ITAITA4ITA IT : IT de rechange IT4 à 65 : IT des affluents ( 8 par affluent ) IT66 : IT contenant 6 derniers bits de verrouillage de trame et bits de service ( les bits 7 et 8 ) IT67 à 7 : Contenant les IT6 de signalisation des affluents. IT7 à 98 : IT des affluents ( 7 par affluent ). IT99 : IT de rechange IT à : IT des affluents ( 8 par affluent ). G745 Entrelacement bit Justification positive/nulle ou négative Nombre de bits de la trame E : 56 bits Récurrence de 5 µs en sortie. Constitution de la trame Groupe I de 64 bits ( SET I ) B à 8 : verrouillage de trame B9 à 64 : 56 bits pour les 4 affluents Groupe II de 64 bits ( SET II ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits de services B9 à 64 : 56 bits pour les 4 affluents Groupe III de 64 bits ( SET III ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits de secours B9 à 64 : 56 bits pour les 4 affluents Groupe IV de 64 bits ( SET IV ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits utilisés en justification négative B9 à : Bits utilisés en justification positive B à 64 : 5 bits pour les 4 affluents La justification par affluent est de +/- 8 kbit/s ( bit en 5µs ) s ajoutant aux 48 kbit/s prévus. Loi de justification La commande de justification se fait sur trames successives : - fois signifie une justification positive : le bit i du groupe IV contient de l information ( i=5 pour affluent, ) comme le bit i+4. - fois signifie une justification négative : les bits i et i+4 du groupe IV ne contiennent pas d information, ( i=5 pour affluent, ) le récepteur n en tiendra pas compte. - Une alternance de et signifie pas de justification : le bit i du groupe IV contient de l information ( i=5 pour affluent, ), pas le bit i+4 qui sera ignoré.. Des erreurs peuvent survenir en ligne. On utilise le système de vote majoritaire : bits à ou bits à interprétés comme. Les premiers bits de C j C j C j reçus définissent le contrôle de l affluent. Les deuxièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les troisièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les quatrièmes bits de C j C j C j reçus définissent le contrôle de l affluent 4. J. Millet

14 IV) 4 Mbit/s : Trame E de niveau ( 468 kbit/s ) Le niveau est fait du multiplexage de 4 trames de 8448 kbit/s. La tolérance sur le débit de sortie est ppm. On distingue types de multiplexages de niveau par la norme utilisée : - G75 qui utilise une justification positive et un entrelacement bit. - G75 qui utilise une justification positive, nulle ou négative et un entrelacement bit. G75 Entrelacement bit Justification positive. Nombre de bits de la trame E : 56 bits Récurrence de 44,7 µs en sortie. Constitution de la trame Groupe I de 84 bits ( SET I ) B à : verrouillage de trame B : Bit d alarme B : Usage national. B à 84 : 7 bits pour les 4 affluents Groupe II de 84 bits ( SET II ) B à 4 : Bits de contrôle de Justification C j. B5 à 84 : 8 bits pour les 4 affluents Groupe III de 84 bits ( SET III ) B à 4 : Bits de contrôle de Justification C j. B5 à 84 : 8 bits pour les 4 affluents Groupe IV de 84 bits ( SET IV ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits utilisés en justification positive B9 à 84 : 76 bits pour les 4 affluents La justification par affluent est de +, kbit/s ( bit en 44,7µs ) s ajoutant aux 8448 kbit/s prévus. Loi de justification La commande de justification est : - signifie une justification positive : le bit i du groupe IV contient de l information ( i=5 pour affluent, ) - signifie pas de justification : le bit i du groupe IV ne contient pas d information ( i=5 pour affluent, ). Des erreurs peuvent survenir en ligne. On utilise le système de vote majoritaire : bits à ou bits à interprétés comme. Les premiers bits de C j C j C j reçus définissent le contrôle de l affluent. Les deuxièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les troisièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les quatrièmes bits de C j C j C j reçus définissent le contrôle de l affluent 4. G75 Entrelacement bit Justification positive, nulle ou négative. Nombre de bits de la trame E : 48 bits Récurrence de 6,5 µs en sortie. Constitution de la trame Groupe I de 76 bits ( SET I ) B à : verrouillage de trame B à 76 : 74 bits pour les 4 affluents Groupe II de 76 bits ( SET II ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits de services B9 à : Bits de contrôle de Justification C j. B à 76 : 74 bits pour les 4 affluents Groupe III de 76 bits ( SET III ) B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Usage national B9 à : Bits utilisés en justification négative B à 6 : Bits utilisés en justification positive B7 à 76 : 7 bits pour les 4 affluents J. Millet 4

15 La justification par affluent est de +/- 6 kbit/s ( bit en 6,5µs ) s ajoutant aux 8448 kbit/s prévus. Loi de justification La commande de justification se fait sur trames successives : - fois signifie une justification positive : le bit i du groupe III contient de l information ( i=9 pour affluent, ) comme le bit i+4. - fois signifie une justification négative : les bits i et i+4 du groupe III ne contiennent pas d information, ( i=9 pour affluent, ) le récepteur n en tiendra pas compte. - Une alternance de et signifie pas de justification : le bit i du groupe III contient de l information ( i=9 pour affluent, ), pas le bit i+4 qui sera ignoré. Des erreurs peuvent survenir en ligne. On utilise le système de vote majoritaire : bits à ou bits à interprétés comme. Les premiers bits de C j C j C j reçus définissent le contrôle de l affluent. Les deuxièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les troisièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les quatrièmes bits de C j C j C j reçus définissent le contrôle de l affluent 4. V) 4 Mbit/s : Trame E4 de niveau 4 ( 9 64 kbit/s ) Le niveau est fait du multiplexage de 4 trames de 468 kbit/s. La tolérance sur le débit de sortie est 5 ppm. On distingue types de multiplexages de niveau 4 par la norme utilisée : - G75 qui utilise une justification positive et un entrelacement bit. - G754 qui utilise une justification positive, nulle ou négative et un entrelacement bit. G75 Entrelacement bit Justification positive. Nombre de bits de la trame E4 : 98 bits Récurrence de µs en sortie. Constitution de la trame Groupe I de 488 bits ( SET I ) B à : Verrouillage de Trame B : Bit d alarme B4 à 6 : Usage national. B7 à 488 : 47 bits pour les 4 affluents Groupe II de 488 bits ( SET II ) B à 4 : Bits de contrôle de Justification C j. B5 à 488 : 484 bits pour les 4 affluents Groupe III de 488 bits ( SET III ) B à 4 : Bits de contrôle de Justification C j. B5 à 488 : 484 bits pour les 4 affluents Groupe IV de 488 bits ( SET IV ) B à 4 : Bits de contrôle de Justification C j. B5 à 488 : 484 bits pour les 4 affluents Groupe V de 488 bits ( SET V ) B à 4 : Bits de contrôle de Justification C j4. B5 à 488 : 484 bits pour les 4 affluents Groupe VI de 488 bits ( SET VI ) B à 4 : Bits de contrôle de Justification C j5. B5 à 8 : Bits utilisés en justification positive B9 à 488 : 48 bits pour les 4 affluents La justification par affluent est de + 47,6 kbit/s ( bit en µs ) s ajoutant aux 468 kbit/s prévus. Loi de justification La commande de justification est : - signifie une justification positive : le bit i du groupe VI contient de l information ( i=5 pour affluent, ) - signifie pas de justification : le bit i du groupe VI ne contient pas d information ( i=5 pour affluent, ). Il y a 5 bits de contrôle de justification ce qui autorise erreurs sur la transmission de ces bits. En effet, on utilise le système de vote majoritaire : 5 bits à, 4 ou interprétés comme. Les premiers bits de C j C j C j C j4 C j5 reçus définissent le contrôle de l affluent. Les deuxièmes bits de C j C j C j C j4 C j5 reçus définissent le contrôle de l affluent. Les troisièmes bits de C j C j C j C j4 C j5 reçus définissent le contrôle de l affluent. Les quatrièmes bits de C j C j C j C j4 C j5 reçus définissent le contrôle de l affluent 4. J. Millet 5

16 G754 Entrelacement bit Justification positive, nulle ou négative. Nombre de bits de la trame E4 : 76 bits Récurrence de 5,65 µs en sortie. Constitution de la trame Groupe I de 544 bits ( SET I ) Groupe II de 544 bits ( SET II ) Groupe III de 544 bits ( SET III ) Groupe IV de 544 bits ( SET IV ) B à : verrouillage de trame B à : Bits de service B à 544 : 5 bits pour les 4 affluents B à 4 : Bits de contrôle de Justification C j. B5 à 544 : 54 bits pour les 4 affluents B à 4 : Bits de contrôle de Justification C j. B5 à 544 : 54 bits pour les 4 affluents B à 4 : Bits de contrôle de Justification C j. B5 à 8 : Bits utilisés en justification négative B9 à : Bits utilisés en justification positive B à 544 : 5 bits pour les 4 affluents La justification par affluent est de +/- 64 kbit/s ( bit en 5,65µs ) s ajoutant aux 468 kbit/s prévus. Loi de justification La commande de justification se fait sur trames successives : - fois signifie une justification positive : le bit i du groupe IV contient de l information ( i=5 pour affluent, ) comme le bit i+4. - fois signifie une justification négative : les bits i et i+4 du groupe IV ne contiennent pas d information, ( i=5 pour affluent, ) le récepteur n en tiendra pas compte. - Une alternance de et signifie pas de justification : le bit i du groupe IV contient de l information ( i=5 pour affluent, ), pas le bit i+4 qui sera ignoré. Des erreurs peuvent survenir en ligne. On utilise le système de vote majoritaire : bits à ou bits à interprétés comme. Les premiers bits de C j C j C j reçus définissent le contrôle de l affluent. Les deuxièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les troisièmes bits de C j C j C j reçus définissent le contrôle de l affluent. Les quatrièmes bits de C j C j C j reçus définissent le contrôle de l affluent 4. J. Millet 6

17 VI) Synchronisation du réseau P.D.H. On a vu qu en P.D.H. les données étaient à la base un multiplex de,48 Mbit/s. Grâce aux systèmes de justification qui s adapte aux débits, la liaison P.D.H. est transparente. Ainsi pour un multiplex E entrant, on retrouvera un multiplex E en sortie de même fréquence moyenne. Bien sûr il subira de la gigue selon les conditions de ligne et selon les retards de démultiplexage ( waiting time jitter ). On a vu le cas de la transmission par des multiplex ( multiplexage et démultiplexage ) qui s adaptent aux variations d horloge par justification. Mais il y a un autre élément dans le réseau : Le commutateur. Or il ne dispose pas de système de justification. Ainsi on retrouve le problème énoncé au chapitre précédent «Réseau numérique étendu». La figure du IIa) permet de comprendre la nécessité de synchroniser les entrées si l on veut commuter les IT au bon rythme ( On trouve le bon moment par le système d alignement de trame ). F W F R F W F R Sortie i F Wi F Ri COMMUTATION Sortie j En entrée on dispose des buffers. On lit les trames entrantes grâce à l horloge reconstituée. On les stocke au bon moment grâce à l alignement de trame. En sortie, on doit lire les données et les placer dans la trame de sortie vers leur destination. On retrouve le problème évoqué auparavant : Si F Wi F Ri alors on aura un buffer soit trop rempli soit pas assez : Glissement. J. Millet 7

18 Au début de l utilisation de ces réseaux, on a utilisé la solution consistant à améliorer la précision des horloges pour rapprocher écriture et lecture. Cela permet d étaler le problème de glissement ( slip ). Mais avec l introduction de réseau téléphonique numérique utilisé aussi pour les données, cela n était plus acceptable. On a donc synchronisé l ensemble des commutateurs par les liens E G7/G74. On utilise le fait que l on retrouve le lien de Mbit/s en moyenne. Pour cela chaque nœud du réseau ( commutateur ) s est vu adjoindre une USRN ( unité de synchronisation du réseau numérique ) ou SSU ( Synchronization Supply Unit ) ou SASE ( Standalone Synchronization Equipment ). Leur fonction est de récupérer l horloge,48 MHz et de la distribuer aux circuits électroniques du nœud. Ainsi elle sera à la base de toute trame émise par ce nœud. On arrive ainsi au schéma du réseau France Télécom des années 8 ( sans boucle optique et S.D.H. ). On a ainsi un réseau de synchronisation national via des liens G7/G74 à partir d une horloge de référence ( en fait horloges atomiques sur le réseau français ). J. Millet 8

19 J. Millet 9

20 VII) Récapitulatif On dispose de signaux numériques, on veut les multiplexer temporellement. Emis à l horloge F i F Wi F R locale Emis à l horloge F j F Wj F R MULTIPLEXEUR Problème : Trouver la durée d un bit de la trame qui arrive avec l horloge de son émetteur distant F i. => Utilisation de P.L.L. pour reconstruire l horloge distante ( clock recovery ) F Wi locale = F i distante. Problème : Trouver le début de la trame => Utilisation de bit de verrouillage dans la trame qui permettent de s aligner. Connaissant le temps ( instant de référence ) et la fréquence ( durée d un bit ), on peut lire la trame. Problème : Les trames ne sont pas synchrones : Déphasage entre elles. => Utilisation de buffer de stockage. Problème 4 : Lecture des buffers avec une horloge du nœud local F R, indépendante de celles des nœuds émettant les trames reçues F i, reconstituée en local par F Wi : Réseau non synchrone. Si F Wi > F R, la lecture est trop lente, le buffer se remplit trop. Si F Wi < F R, la lecture est trop rapide, le buffer se vide trop. Ce phénomène est le glissement ( slip ). => On s approche le plus possible d une valeur référence connue : Système plésiochrone. Mais cela ne suffit pas donc on utilise une autre solution : => Justification : On inclut dans la trame des indications via des bits de contrôle de justification concernant certains bits de données dits bits de justification. Justification Négative Justification positive La hiérarchie plésiochrone P.D.H. a les caractéristiques : Dès que le buffer est trop vide, on ne lit pas donc on n émet pas de donnée pour cet affluent. Le buffer se remplit. Les bits de contrôle de justification indiquent de ne pas tenir compte des bits de justification négative de cet affluent. Le débit d information diminue, pas celui de la trame. Dès que le buffer est trop plein, on lit plus que prévu donc on émet plus de données pour cet affluent. Le buffer se vide. Les bits de contrôle de justification indiquent de tenir compte des bits de justification positive de cet affluent en plus des bits habituels. Le débit d information augmente, pas celui de la trame. Ordre de la trame Niveau E Débit Affluents Débit d informations de contrôle 48 kbit/s 64 kbit/s = 9 kbit/s Débit de justification par affluent 64 kbit/s Niveau E kbit/s 4 48 kbit/s = 89 kbit/s 6 kbit/s 56 kbit/s 4 kbit/s G74 + kbit/s G744 G745 +/- 8 kbit/s Niveau E 4 68 kbit/s kbit/s = 79 kbit/s 486,8 kbit/s 5 kbit/s G75 +, kbit/s G75 +/- 6 kbit/s Niveau 4 E kbit/s kbit/s = 787 kbit/s,6 kbit/s 6 kbit/s G ,6 kbit/s G754 +/- 64 kbit/s J. Millet

21 Bits constituants les trames E4 selon G75, E selon G75, E selon G74 ( justification positive ): ( case = bit ) Les bits de signalisation abcd sont numérotés par numéro de canal de à ( et non par IT qui donnerait à 5 puis 7 à ). T bits d infos des affluents, R bits de justification, J bits de contrôle de justification ( er affluent, ème, ème, 4 ème ) S bits de service, A bit d alarme, C bits de CRC trame E J. Millet

22 P.D.H. est un moyen simple de transmettre sans synchronisation globale grâce à la justification. Mais à cause de l entrelacement bit et de la justification qui change les places des bits dans la trame, on ne peut extraire une information dans un multiplex sans revenir à l affluent E de Mbit/s : => Pas d accès direct aux données car on n a pas d adressage implicite par la place dans la trame comme dans une trame E ( on tolère et on s adapte aux dérives du fonctionnement plésiochrone ). Comme on ne peut commuter que des octets qui seront sortis de trame E, cela signifie que la topologie du réseau P.D.H. qui relie les commutateurs du réseau est faite de liaison point à point qui demandent beaucoup de multiplexages. On a très peu de flexibilité dans la liaison. Il y a surtout peu de données de services permettant de gérer la liaison : Pour E : b de IT et IT6 pour des alarmes, 4 bits dans l IT6 Pour E : b, b en G74, b 7 et b 8 de l IT66 en G744 Pour E : b, b en G75 Pour E4 : b, b 4, b 5 et b 6 en G75 Le développement des réseaux demande d autres topologies que les liaisons rigides P.D.H. En outre la demande de débit élevé et la nécessité de manipuler des données de trame E imposent la cascade de multiplexages/démultiplexages pour faire des insertion/extraction de données d une trame. ( voir réseau routier avec les rocades et périphériques, ou les métros nouveaux en anneau type Séoul ). De plus les réseaux s internationalisent, or P.D.H. n a pas la même définition en Europe et aux U.S.A. Il faudra donc des convertisseurs. La demande de débit élevés au delà de 4 Mbit/s a amené à développer un niveau supérieur de P.D.H. à 565 Mbit/s ( kbit/s ) mais il n est pas aisé à mettre en œuvre. De plus on ne peut augmenter les débits vers le Gbit/s. Le type de données a changé : On est passé du transport d un unique service, la voix, qui est un flux continu temps réel à débit constant, qui accepte quelques erreurs, à des transferts de données en rafales discontinus qui doivent être fiables. Ces limitations expliquent le passage aux réseaux synchrones : S.D.H. J. Millet

23 S.D.H. ( Synchronous Digital Hierarchy = Hiérarchie Numérique Synchrone ) P.D.H. n apporte pas de solution adaptée aux besoins des cœurs de réseau modernes, à haut débit et flexibles donc demandant des informations de contrôle, une extraction rapide des données. En 984 Bellcore, structure de recherche de Bell développa SONET ( Synchronous Optical Network ). L UIT normalisa une technique issue de Sonet sous le nom de S.D.H. à partir de 986 : G77. I) Hiérarchie numérique synchrone : Principe et définitions. P.D.H. nécessite le système de justification pour emboiter les affluents dans le multiplex. Les fluctuations des horloges sont absorbées par ces bits de réserve qui permettent de s adapter. Cela implique qu il n y a pas d accès direct aux niveaux inférieurs du multiplex, il faut à chaque étape analyser s il y a eu justification. S.D.H. doit permettre au contraire l insertion et l extraction d informations de débits variés dans des multiplex de niveaux supérieurs. Comme son nom l indique S.D.H. repose sur un réseau synchronisé. Toutefois la synchronisation ne concerne que la partie supérieure à haut débit. Les affluents ne sont pas synchrones. On doit donc s intéresser à parties de réseaux distinctes et voir comment on les relie. Niveaux supérieurs : STM La partie synchrone du réseau est faite à la base de modules de transport synchrone STM ( Synchronous Transport Module ) : Trames de 944 bits de période 5µs => débit de 55,5 Mbit/s. Grâce à la synchronisation, il est facile de faire des entrelacements de modules STM. On définit alors les STM-n qui sont faits de l entrelacement d octets de n trames STM. Leur période est aussi 5 µs. Contrairement à P.D.H., on a un facteur entier entre les débits des niveaux STM => Pas d ajout d informations de contrôle. Les niveaux courants sont : Niveaux inférieurs : Affluents STM 55,5 Mbit/s STM4 6,8 Mbit/s STM6 488, Mbit/s STM ,8 Mbit/s On parle aussi du développement de STM8 et STM56 ( développement de l optronique ). C Conteneur Opération de projection ( mapping ) des données ( affluent = Tributary ) dans des conteneurs. Le conteneur est un format de données accepté par S.D.H. Il forme la charge utile ( payload ) du VC. La norme définit C qui est soit C :,544 Mbit/s soit C :,48 Mbit/s C : flux à 6, Mbit/s C : flux à 4,468 Mbit/s ou 44,76 Mbit/s C4 : flux à 9,64 Mbit/s On retrouve les valeurs de flux P.D.H. européens et américains sauf le flux E à 8,448 Mbit/s qui est juste un intermédiaire de multiplexage P.D.H. En fait il est abandonné. VC Conteneur virtuel ( Virtual container ) - VC de bas niveau ( LO ) = Ajout au conteneur de bas niveau d un surdébit de conduit (path) POH de VC Les VC de bas niveau ( LO : VC ou VC ) seront incorporés dans des unités d affluents TU puis groupes d unités d affluents TUG. - VC de haut niveau ( HO ) = Ajout au conteneur de haut niveau ou à un TUG d un surdébit POH de VC Le VC de haut niveau ( HO : VC ou VC4 ) seront directement incorporés à des unités administratives AU puis à des groupes d unités administratives AUG. La norme définit le VCn pour chaque Cn. En Europe on n utilise que le VC4 en haut niveau. J. Millet

24 TU Unité d affluent ( Tributary unit ) Ajout de pointeur de TU au VC LO permettant de situer le VC dans le flux de données du TU = Opération d alignement ( déterminer le décalage ). Le rôle du TU est l adaptation entre conduit de bas et de haut niveau. Le pointeur définit le décalage ( offset ) entre la trame de VC et sa place normale dans le TU. => Les VC LO flottent dans un TU. La norme définit TU qui est soit TU fait de C soit TU fait de C ou de C TU fait de VC TU fait de VC TUG Groupe d unités d affluent AU Unité administrative ( Administrative unit ) AUG Groupe d unités administratives Multiplexage de TU. Il sera inclus par multiplexage dans un VC de haut niveau. La norme définit TUG fait de 4 TU ou TU ou TU TUG fait de 7 TUG ou TU A partir d un VC de haut niveau, ajout de pointeur d AU permettant de situer le VC dans le flux de données du TU = Opération d alignement ( Trouver le décalage, le VC HO pouvant flotter dans l AU ). La norme définit AU fait d un VC ( donc non utilisé en Europe ) AU4 fait d un VC4 Multiplexage d AU. L AUG est placé ensuite à un emplacement fixe dans la trame STM. Ainsi on sait où trouver ses informations d identification, de contenu, d alignement et justification des VC. La norme définit un seul AUG qui est fait de AU4 ou AU. Constitution de module STM à partir d affluents bas débit Données ( P.D.H., ATM, IP ) Constitution de module STM à partir d affluents haut débit Données ( P.D.H., ATM, IP ) Conteneur Cx bas niveau LO Conteneur Cx haut niveau HO Projection + Surdébit de conduit POH ( path overhead ) Conteneur Virtuel VCx LO + Pointeur de TU et alignement ( trouver le décalage VC/trame TU ) TU Projection + Surdébit de conduit POH ( path overhead ) Multiplexage Multiplexage + Surdébit de conduit POH TUGx puis TUGy par multiplexage VCx HO VCx HO + Pointeur d AU et alignement ( trouver le décalage VC/trame AU ) AU Multiplexage + Pointeur d AU et alignement Multiplexage AU +Surdébit de section de multiplexage MSOH +Surdébit de section de régénération RSOH AUG +Surdébit de section de multiplexage MSOH +Surdébit de section de régénération RSOH AUG STM STM J. Millet 4

25 On constate que TU et TUG ont le même rôle que AU et AUG mais pour des VC de bas niveaux. Ils doivent former des données de haut niveau par le TUG. Concernant la première étape de projection de données dans un conteneur ( mapping ), elle peut être : - Asynchrone : C est le plus simple car cela n impose pas de contrainte à l affluent. En particulier cela correspond à un affluent P.D.H. avec justification. Le VC intègrera des éléments de justification. - Synchrone par bit : Le débit est synchronisé ( horloge commune ) mais on n utilise pas de verrouillage de trame pour situer le début de la trame. L affluent peut ne pas être constitué sous forme de trame. Il n est pas utilisé au niveau international. - Synchrone par octet : L affluent est synchronisé en fréquence ( débit ) mais aussi en temps ( trame ). On peut alors avoir un accès direct aux octets à 64 kbit/s constituant l affluent. Hiérarchie S.D.H. La norme S.D.H. ( G77 ) définit les liens suivants : N STM-N AUG AU-4 VC-4 AU- VC- TUG- 7 7 TU- VC- C-4 C kbit/s (Note) kbit/s 4 68 kbit/s (Note) TUG- TU- VC- C- 6 kbit/s (Note) AU-4 Pointer processing Multiplexing 4 TU- VC- C- 48 kbit/s (Note) Aligning Mapping TU- VC- C- 544 kbit/s (Note) C-n Container-n T NOTE G.7 tributaries associated with containers C-x are shown. Other signals, e.g. ATM, can also be accommodated (see.). En pratique en Europe, on n utilise que VC4 et les affluents de débit européens C4, C, C : Un module STM transporte donc - C4 ou - C ou - C et C ou - C et 4 C ou - 6 C J. Millet 5

26 II) Composants d un réseau S.D.H. et topologie Composants d un réseau S.D.H. MULTIPLEXEURS D EXTREMITE ( TM ) ou TERMINAISON DE CONDUIT Ces multiplexeurs réalisent la projection dans les VC et le multiplexage des affluents PDH, ATM, FDDI, Ils peuvent aussi multiplexer des trames STM pour constituer des trames d ordre supérieur. MIE ou ADM MULTIPLEXEURS A INSERTION/EXTRACTION ( Add and Drop Multiplexer ) Tout flux est répéré dans les trames S.D.H. par un système de pointeur. On peut ainsi extraire ou injecter directement un affluent dans un multiplex. BRASSEURS : DXC ou DACS ou DCS ( Digital Cross Connect ) La fonction de brassage ( cross connect ) permet de déplacer les affluents dans des trames STM-n, et de commuter ( = brasser ) des VC d une trame d entrée vers une trame de sortie. Les types de brasseurs courants sont : DXC 4/4 et DXC 4/ ( er chiffre = niveau maxi de VC en entrée, nd chiffre = niveau le plus bas de VC manipulé et donc commuté ). Le DXC 4/4 commutant les VC4 est un équipement du cœur du réseau de transmission ( core ). Le DXC 4/ commute les VC ( VC ou ). Il peut avoir comme entrée des trames E. Souvent il peut aussi commuter des VC4. C est aussi un équipement d accès au réseau. REGENERATEURS Avant de dépasser une distance qui donnerait un signal trop dégradé, on place des régénérateurs de signal. Ils remettent en forme le signal en fréquence et en amplitude. J. Millet 6