Curriculum Vitæ. Formation

Transcription

1 Curriculum Vitæ Étienne ANDRÉ Laboratoire d Informatique de l Université Paris Nord A204, Institut Galilée Avenue J.B. Clément VILLETANEUSE Mel : Page Web : Etienne.Andre@lipn.univ-paris13.fr Né en 1983 ; Nationalité française Formation 2011 : Maître de conférences au Laboratoire d Informatique de Paris Nord au sein de l Université de Paris : Post-doctorant à l Université Nationale de Singapour : Doctorant au Laboratoire Spécification et Vérification, ENS de Cachan & CNRS, France, sous la direction de Laurent Fribourg et Emmanuelle Encrenaz. Titre : Une méthode inverse pour la synthèse de paramètres temporels dans les systèmes concurrents : Master 2 recherche de l Université de Rennes 1, France. Parcours méthodes formelles et logiciel (1 er étudiant, mention très bien). Titre du mémoire : Gestion des théories dans les foncteurs logiques pour la recomposition de logiques de description : Diplôme d ingénieur en informatique (INSA de Rennes, France) : Étudiant Erasmus dans la faculté d informatique de l Université de Dresde, Allemagne : Étudiant à l INSA de Rennes (Institut National des Sciences Appliquées) 2001 : Baccalauréat scientifique (mention très bien) Collaborations et projets 2010 : Projet CNR-CNRS : Vérification de systèmes infinis et temps-réel. Projet commun CNRS (France), Université de Chieti-Pescara, IASI-CNR, Université de Rome Tor Vergata (Italie) : Projet ANR VALMEM : Validation fonctionnelle et temporelle des mémoires embarquées, décrites au niveau transistor, par des méthodes formelles. Projet commun LSV, LIP 6 et ST-Microelectronics : Projet Farman SIMOP : analyse d une architecture d automatisation en réseau. Projet commun LSV et LURPA (ENS de Cachan, France).

2 Présentation de mes travaux Janvier 2011 : Séminaire Computing Students (Singapour) Décembre 2010 : Soutenance de thèse (Cachan, France) Décembre 2010 : Séminaire dans l équipe Henzinger, IST Austria (Vienne, Autriche) Octobre 2010 : Exposé dans le cadre du projet CNR-CNRS (Rome, Italie) Octobre 2010 : Séminaire 68NQRT à l IRISA (Rennes, France) Septembre 2010 : Exposé à INFINITY 10 (Singapour) Août 2010 : Exposé à RP 10 (Brno, République tchèque) Juillet 2010 : Exposé dans le cadre du projet CNR-CNRS (Rome, Italie) Avril 2010 : Exposé dans le groupe de travail tempo du LSV (Cachan, France) Février 2010 : Séminaire Pop Art (INRIA Grenoble, France) Janvier 2010 : Séminaire MeFoSyLoMa (Paris, France) Novembre 2009 : Exposé à MSR 09 (Nantes, France) Novembre 2009 : Séminaire au LIF (Marseille, France) Octobre 2009 : Séminaire au LIST (CEA, Saclay, France) Octobre 2009 : Séminaire Farman à l ENS de Cachan (Cachan, France) Septembre 2009 : Exposé à AVoCS 09 (Gregynog, Pays de Galles) Septembre 2009 : Exposé à l école d été ETR (Paris, France) Septembre 2009 : Exposé à INFINITY 09 (Bologne, Italie) Août 2009 : Exposé à ICTAC 09 (Kuala Lumpur, Malaisie) Septembre 2008 : Exposé à RP 08 (Liverpool, Angleterre) Juin 2008 : Exposé à l école d été MOVEP 08 (Nouan-le-Fuzelier, France) Juin 2007 : Soutenance de master 2 (Rennes, France) Janvier 2007 : Colloque master 2 (Rennes, France) Toutes les diapositives sont disponibles sur ma page Web. Participation à des conférences et écoles d été Conférence ATVA 10 : International Symposium on Automated Technology for Verification and Analysis (septembre 2010, Singapour). Atelier INFINITY 10 (septembre 2010, Singapour) ; Conférence RP 10 : Reachability Problems (août 2010, Brno, République tchèque) ; Conférence francophone MSR 09 : Modélisation des systèmes réactifs (novembre 2009, Nantes, France) ; Conférence ATVA 09 : International Symposium on Automated Technology for Verification and Analysis (octobre 2009, Macao) ; Conférence AVoCS 09 : Automated Verification of Critical Systems (septembre 2009, Gregynog, Pays de Galles) ; Atelier INFINITY 09 (septembre 2009, Bologne, Italie) ; Conférence ICTAC 09 : International Colloquium on Theoretical Aspects of Computing (août 2009, Kuala Lumpur, Malaisie) ; ETR 09 : École d été Temps Réel (septembre 2009, Paris, France) ; Conférence CAV 09 : Computer Aided Verification (juillet 2009, Grenoble, France) ; Conférence RP 08 : Reachability Problems (septembre 2008, Liverpool, Angleterre) ;

3 École d été MOVEP 08 : MOdeling and VErifying parallel Processes (juin 2008, Nouan-le- Fuzelier, France) ; Conférence TACAS 08 : Tools and Algorithms for the Construction and Analysis of Systems, ETAPS (avril 2008, Budapest, Hongrie) ; Atelier DCC 08 : Designing Correct Circuits (mars 2008, Budapest, Hongrie) ; Atelier M4M 07 : Methods for Modalities (novembre 2007, Cachan, France) ; Développement d outils PAT IMITATOR II IMPRATOR INSPEQTOR IMITATOR Outil de model-checking développé en C#. (Membre de l équipe de développement) Outil pour la synthèse de paramètres dans les automates temporisés. Implémentation de la méthode inverse et de la cartographie comportementale. Application à des études de cas réelles, dont le modèle d une mémoire commercialisée par ST-Microelectronics. Développé en OCaml, sortie graphique. (Principal développeur) Prototype pour la synthèse de paramètres dans les processus de décision markoviens. Développé en OCaml. Prototype pour la synthèse de paramètres dans les graphes orientés valués. Développé en OCaml. Prototype pour la synthèse de paramètres dans les automates temporisés. Développé en Python et basé sur HYTECH. Enseignement (Polytech Paris Sud 11, niveau master) 1. TD de compilation (cours de Frédéric Voisin) 2. TD d automates, calculabilité et complexité (cours de Philippe Dague) 3. TD et TP de concepts objet avancés (cours de Frédéric Voisin) 4. Supervision de 2 apprentis (Polytech Paris Sud 11, niveau master) 1. TD et projet de compilation (cours de Frédéric Voisin) 2. Supervision de 2 apprentis 3. Suivis de stages (Polytech Paris Sud 11, niveau master) 1. TD et projet de compilation (cours de Frédéric Voisin) 2. TD et TP de concepts objet avancés (cours de Frédéric Voisin) 3. Suivis de stages (INSA de Rennes, niveau Bac+1) 1. TP de Scheme et Java pour élèves ingénieurs Responsabilités

4 Évaluation d articles Évaluations d articles pour EMSOFT 09, ATVA 10 and FM 11. Responsabilités collectives Représentant des doctorants du LSV ( ) : participation au conseil du laboratoire de manière hebdomadaire, et envoi d un compte-rendu aux doctorants. Photographe du LSV ( ) : photographies des évènements du laboratoire, tant les évènements internes que conférences et ateliers organisés par le LSV. Participation à l équipe Web du LSV ( ). Langues Français Langue maternelle Anglais Courant (TOEIC, 2006) Allemand Courant (Abitur, 2001) Chinois Intermédiaire (HSK niveau 3, 2010), mandarin, traditionnel Espagnol Bases Publications Je présente ici la liste de mes publications. Pour tous ces articles, je suis l auteur principal ou l un des auteurs principaux. Toutes ces publications sont accessibles depuis ma page Web. Articles de journaux internationaux [1] Étienne André, Thomas Chatain, Emmanuelle Encrenaz, and Laurent Fribourg. An inverse method for parametric timed automata. International Journal of Foundations of Computer Science, 20(5): , October Articles dans les actes de conférences internationales [2] Shang-Wei Lin, Étienne André, Jin-Song Dong, Jun Sun, and Yang Liu. An efficient algorithm for learning event-recording automata. In Tevfik Bultan and Pao-Ann Hsiung, editors, Proceedings of the Ninth International Symposium on Automated Technology for Verification and Analysis (ATVA 11), Lecture Notes in Computer Science, Taipei, Taiwan, October Springer. To appear. [3] Étienne André and Romain Soulat. Synthesis of timing parameters satisfying safety properties. In Giorgio Delzanno and Igor Potapov, editors, Proceedings of the 5th Workshop on Reachability Problems in Computational Models (RP 11), volume 6945 of Lecture Notes in Computer Science, pages 31 44, Genova, Italy, September Springer. [4] Étienne André. IMITATOR II: A tool for solving the good parameters problem in timed automata. In Yu-Fang Chen and Ahmed Rezine, editors, Proceedings of the 12th International Workshops on Verification of Infinite State Systems (INFINITY 10), volume 39 of Electronic Proceedings in Theoretical Computer Science, pages 91 99, Singapore, September 2010.

5 [5] Étienne André and Laurent Fribourg. Behavioral cartography of timed automata. In Antonín Kučera and Igor Potapov, editors, Proceedings of the 4th Workshop on Reachability Problems in Computational Models (RP 10), volume 6227 of Lecture Notes in Computer Science, pages 76 90, Brno, Czech Republic, August Springer. [6] Étienne André and Laurent Fribourg. An inverse method for policy-iteration based algorithms. In Azadeh Farzan and Axel Legay, editors, Proceedings of the 11th International Workshops on Verification of Infinite State Systems (INFINITY 09), volume 10 of Electronic Proceedings in Theoretical Computer Science, pages 44 61, Bologna, Italy, November [7] Étienne André, Laurent Fribourg, and Jeremy Sproston. An extension of the inverse method to probabilistic timed automata. In Markus Roggenbach, editor, Proceedings of the 9th International Workshop on Automated Verification of Critical Systems (AVoCS 09), volume 23 of Electronic Communications of the EASST, Swansea, UK, September European Association of Software Science and Technology. [8] Étienne André. IMITATOR: A tool for synthesizing constraints on timing bounds of timed automata. In Martin Leucker and Carroll Morgan, editors, Proceedings of the 6th International Colloquium on Theoretical Aspects of Computing (ICTAC 09), volume 5684 of Lecture Notes in Computer Science, pages , Kuala Lumpur, Malaysia, August Springer. [9] Étienne André, Thomas Chatain, Emmanuelle Encrenaz, and Laurent Fribourg. An inverse method for parametric timed automata. In Vesa Halava and Igor Potapov, editors, Proceedings of the 2nd Workshop on Reachability Problems in Computational Models (RP 08), volume 223 of Electronic Notes in Theoretical Computer Science, pages 29 46, Liverpool, UK, December Elsevier Science Publishers. Articles dans les actes de conférences nationales [10] Étienne André, Thomas Chatain, Olivier De Smet, Laurent Fribourg, and Silvain Ruel. Synthèse de contraintes temporisées pour une architecture d automatisation en réseau. In Didier Lime and Olivier H. Roux, editors, Actes du 7ème Colloque sur la Modélisation des Systèmes Réactifs (MSR 09), volume 43 of Journal Européen des Systèmes Automatisés, pages , Nantes, France, November Hermès. Autres publications [11] Étienne André. Une méthode inverse pour les plus courts chemins. In Actes de la 6ème École Temps-Réel (ETR 09), Paris, France, September Thèses [12] Étienne André. An Inverse Method for the Synthesis of Timing Parameters in Concurrent Systems. Ph.d. thesis, Laboratoire Spécification et Vérification, ENS Cachan, France, December [13] Étienne André. Handling theories in logic functors for recomposing description logics. Rapport de Master, Master de Recherche en Informatique, Rennes, France, June 2007.