Logique séquentielle

Dimension: px
Commencer à balayer dès la page:

Download "Logique séquentielle"

Transcription

1 Bascules et logique séquentielle aniel Etiemble Logique séquentielle Logique séquentielle Le système a des «états» ans un système séquentiel Éléments de mémorisation Les sorties dépendent des états et des entrées Le nouvel état est fonction des entrées et de l état précédent Systèmes synchrones Une horloge indique le moment où les éléments de mémorisation acceptent les nouvelles valeurs et changent d état Systèmes asynchrones ucun indication sur le moment des changements d état

2 Eléments de mémorisation : bascules et registres Mémorisation d un bit Bistable Bascule S Bascules transparentes : latch Bascules opaques : egistres Un registre est un ensemble de bascules la même commande d horloge Le registre a les mêmes propriétés que les bascules qui le composent Transparence versus opacité Le bistable eux inverseurs en série eux états possibles : mémorise un bit Ne peut changer d état "" "" " " Pour «écrire», il faut modifier le bistable -Point mémoire SM -Bascule S -Bascule Latch «MOS»

3 Bascule S eux types NN NO Fonctionnement S NN Etatinterdit Mémorisation S x x x INTEIT Nand S Nor Mémorisation Bascule S eux types NN NO Fonctionnement S NN Ecriture d une valeur a) b) S S c) d) Nand Nor

4 ésumé sur la bascule S Fonctionnement NN Si =S =, Etat mémoire Si S, alors écriture = =S= INTEIT NO Si =S =, Etat mémoire Si S, alors écriture =S =S= INTEIT emarque Les entrées et S sont à la fois des entrées de type «état» et de type «temps» On sépare «état» et «temps» avec des bascules latch Entrée d état : Entrée d horloge : Le latch MOS \L L "" "" L \L Z Utilise les interrupteurs (portes de transmission) pour éaliser la contre réaction (mémorisation) ouper la contre réaction pour charger une nouvelle valeur Fonctionnement L = alors Z = L = alors Z = Z Transparence lorsque L= mémorisation "donnée" écriture" valeur mémorisée "

5 (Etat) Bascule latch NN ou NO Bascule latch (commande) S S S = Mémorisation = Ecriture egistres n- i n- i n n egistre

6 Bascules, registres latch et transparence egistre à décalage 2 2 i+ = i Lorsque =, i = i Lorsque = alors i+ = i pour tout i Bascule latch Liaison = Lorsque =, = Lorsque = alors =! Nécessité de bascules NON transparentes Bascule maître-esclave Bascules opaques Maître esclave Bascule latch m Bascule latch s 2 2 Bascule latch m Bascule latch s = = m s NN m NO 2 s 6

7 Bascules à commande par flanc Bascules opaques Bascule à commande par flanc 6 portes NN (sensible au front montant de l horloge) 6 portes NO (sensible au front descendant de l horloge) Sur transition d horloge, l entrée est recopié vers et mémorisée Bascule à 6 portes NN = = varie Verrouillage = = Ecriture d un = = varie = varie = = Verrouillage après écriture d un = = = = = Ecriture d un Verrouillage après écriture d un

8 Temps d établissement- temps de maintien t su t h Horloge Entrée Horloge Il Il y a une fenêtre temporelle de de part et et d autre de de la la transition d horloge pendant laquelle l entrée doit rester stable Temps d établissement (Tsu) Temps minimum avant l arrivée de l horloge pendant lequel l entrée doit être stable Temps de maintien (Th) Temps minimum après l arrivée de l horloge pendant lequel l entrée doit rester stable egistre à décalage avec bascules = Bascule Bascule t su T c t su t h t h t pd = t pd

9 pplication des registres à décalage Sorties parallèles Entrées parallèles Transmission série Principe fondamental de la logique synchrone Bascule Logique combinatoire Bascule t pdbasc t pdcomb t su T c F max = T cmin = t pd ( bascule) + t pd ( combinatoire) + t su

10 Utilisation de la bascule ETT FUTU Bascule ETT PESENT utomate Etat futur = fonction (Etat présent, Entrées) Etat futur = entrées des bascules (du registre ) Etat présent = sorties des bascules Transition d horloge = passage d un état à l état suivant utres bascules : bascule T T (Etat) Bascule T (commande) T p f p f T T Bascule synchrone (bascule ) T Bascule Synchrone

11 utres bascules : bascule JK J K Bascule JK J K f p p p f J Φ Φ K Φ Φ K J J-K avec bascule 2 utomates synchrones MOOE PTIE OMBIN TOIE EGIS TE ENTEES EF EP PTIE OMBIN TOIE SOTIES EF = f (EP, Entrées) Sorties = g (EP)

12 utomates synchrones MELY ENTEES PTIE OMBIN TOIE EGIS PTIE EF TE EP OMBIN SOTIES TOIE EF = k (EP, Entrées) Sorties = h (EP, Entrées) Méthode de synthèse d automates synchrones Méthode générale Graphe de transition Table de transition odage des états et table de transition codée Implantation avec registre et logique combinatoire Méthodes plus spécifiques ertaines implémentation sont plus efficaces en utilisant des opérateurs particuliers egistres à décalages ompteurs etc

13 Les compteurs Un compteur est un automate sans entrées. N Naturel Gray Pire 2 3 EP 2 3 EF Bascule XO Bascule Bascule Bascule ompteurs modulo 2 n ompteur par 8 N = = = 2 = ( ) 6 7 elation de récurrence

14 Implementation du compteur par <= <= + <= xor 2 <= <= ( ) 2 + ( + ) 2 <= ( ) 2 + ( ) 2 <= ( ) xor ompteurs avec mise à zéro (méthode générale) Exemple : compteur par 4 avec Z Si Z= alors EF = pour tout EP Si Z= alors EF = (EP+) mod EP 2 3 Z= EF 2 3 Z= EF Entrée Z EP = Z. = Z.( EF 28 ) 4

15 ompteur 2 n avec chargement P n- P ompteur Modulo 2 n n- ompteur/ chargement Si compteur/chargement = alors compteur Si compteur/chargement = alors chargement : les sorties i recoivent la valeur des entrées P i Bascule i Z = hargement avec. h/pt P i i (compteur) ompteur par avec un compteur par 6 Fonctionnement e à 9, compteur Lorsque 9, chargement de ompteur Modulo 6 h/pt

16 Synthèse d automate X econnaissance de séquence Z Z= si sur les 5 coups d horloge précédent, les valeurs de x étaient, avec recouvrement possible Z / B/ / / E/ F/ Graphe de transition econnaissance de séquence ETT PÉSENT B E ETT FUTU X= E ETT FUTU X= B B B F N X 2 2 Z F E B 2 = = m (4,5,7) avec d = (2,6,,4) = m (5,7,) avec d = (2,6,,4) 3 5 = X 2 + X 2 = 2 X+ X = X z =

17 econnaissance de séquence (registre à décalage) Z X LK Moore - Sorties fonction de l EP - Les sorties changent de manière synchrone avec le changement d état Moore versus Mealy Entrées EP Logique sortie Logique EF EF sorties egistre Entrées Logique EF lk Logique sortie Sorties

18 Mealy - Les sorties dépendent de l état et des entrées - Un changement en entrée provoque un changement immédiat en sortie - Signaux asynchrones Moore versus Mealy Entrées EP Logique sorties Logique EF EF Sorties Entrées Logique Sorties et EF Sorties egistre lk EP Moore/Mealy (détecteur parité impaire) Moore Mealy eset / eset X Z Pair/ Impair/ / Pair / Impair / X EP EF Z X EP EF Z P P P P I I I I P I P I I P I P = X Z = = X Z = =X 36 8

19 Moore/Mealy (détecteur parité impaire) Z X LK EF Z EP X LK EF EP Moore Mealy Moore/Mealy (détecteur de la séquence ) econnaissance de la séquence / / Moore / B/ / Mealy / B / X EP B EF B B Z X EP EF B Z B B B B B

20 Moore/Mealy (détecteur de la séquence ) X Z X F Z = X. = X Z =. = X Z = X Moore/Mealy (détecteur de la séquence ) X LK Moore LK Sortie Mealy Z Sortie Moore X LK Mealy Z = X. = X Z =. = X Z = X

21 Exemple : contrôleur de feux roisement entre une grande route et un petit chemin uand il n y a pas d automobile sur le chemin, le feu reste vert sur la grande route S il y a une auto sur le chemin, au bout d un certain temps, le feu passe à l orange puis au rouge sur la grande route, ce qui le fait passer au vert sur le chemin. Le feu sur le chemin ne reste au vert qu aussi longtemps qu il y a une auto, mais jamais plus longtemps qu un temps prédéfini. Même si des autos attendent sur le chemin, la grande route obtient le feu vert au moins pour un intervalle de temps. On suppose qu il y a un timer qui génère une petit intervalle de temps (T) et un grand intervalle (TL) en réponse à un signal de démarrage. T est utilisé pour la durée du feu orange et TL pour la durée maximale du feu vert sur le chemin F Grande route F hemin F hemin F Grande route 4 Exemple du contrôleur de feux Entrées Z T TL Sorties F,FO,FV FV, FO, F I escription Etat initial utomobile sur le chemin L intervalle de temps court est terminé L intervalle de temps long est terminé escription Feux route rouge, orange, vert Feux chemin vert, orange, rouge émarrage d un intervalle de temps Etats V O V O escription oute vert (chemin rouge) oute orange (chemin rouge) hemin vert (route rouge) hemin orange (route rouge)

22 ontrôleur feux (graphe des états).tl.tl/i V T/I T O T/I O T V ( +TL)/I.TL ontrôleur feux (iagramme de transition) Etat V O V O Entrées =.TL=.TL= T= T= =.TL=.TL= T= T= Etat futur V V O O V O V O O V Feux route V V V O O Feux chemin V V V V V Z ompteur Oui Non Oui Oui Non Oui Non Oui Non Oui

23 Limites de l approche synchrone -es circuits totalement synchrones ne sont pas possible pour de très gros systèmes à cause des dispersions d horloge -On partitionne le système en composants avec des horloges locales - es composants communiquent via des protocoles indépendants des horloges. Sous système synchrone Signaux de communication Sous système synchrone Signaux requête/accusé equête S Flot de données equête lient Maître ccusé S2 Serveur esclave Transferts synchrones eq ata ck lk equête de lecture du maître. L esclave fournit les données et l accusé en retour eq ata W ait lk utre schéma synchrone : l esclave émet un signal WIT s il ne peut répondre en cycle d horloge

24 Transfert asynchrone L information est transmise par le niveau des signaux plutôt que par les transitions. Pas de signal d horloge Protocole en 4 étapes eq ata ck () Le maitre émet une requête que l esclave traite (2) l esclave émet un accusé quand il a fini (3) Le maître accuse réception des données en retirant la requête (4) l esclave retire l accusé Les mémoires M Mémoires statiques (SM) Mémoires dynamiques (M)

25 Point mémoire SM Bistable LM LB LB LM = Mémorisation LM = Lecture LM = et LB/LB fixés Ecriture M statique ata j ataj SélectionMot i Mots = lignes ellule SM ellule SM ellule SM olonnes = Bits (codage sur 2)

26 Principe SM 6 x bit LM écodeur lignes LM LM 2,,,,,2,2,3,3 LM 3 2, 2, 2,2 2,3 3, 3, 3,2 3,3 LB LB LB LB LB 2 LB 2 LB LB 3 L 3 L L2 L écodeur colonnes in LB out Lecture/ Ecriture 5 Sélection ligne Exemple SM 4 Ko (K x4) Buffers adresse écodeur lignes Matrice Storage de rray cellules 64 x 6 64 x 6 64 x 6 64 x 6 éseau arré 64 x 64 Sélection colonne 3 2 S WE Buffers adresse écodeur colonnes mplis de lecture Buffers données mplificateurs & Mux/emux I/O I/O I/O2 I/O

27 Timing SM Timing simplifié Lecture WE S ddress ata Out V alid ddress ccess T ime ata Out Timing simplifié Ecriture WE S ddress Memory ycle T ime V alid ddress ata In Input ata Point mémoire M Ligne mot Ligne bit hargement : transistor «passant» Mémorisation : transistor «bloqué» - écharge lente - afraîchissement Lecture destructive Lecture écriture pour chaque lecture V/2 V on off S(t) E(t) t V/

28 Organisation Mémoire M Ligne référence (cellules 32 à 63) Lecture différentielle mémoire << fil Ligne Ligne Ligne 3 ref Sortie du décodeur colonne Ligne 32 mpli de lecture 3 +5V 32 +5V Bus donnée Lecture/Ecriture vrai Bus donnée Lecture/Ecriture complémenté Ligne 33 Ligne 63 ref Ligne référence (cellules à 3) 55 apacité mémoires M Par boîtier M size Year année taille temps cycle Ko 25 ns Ko 22 ns 986 Mo 9 ns Mo 65 ns Mo 45 ns Mo ns 22 52Mo 6 ns

29 Exemple M : 4 M x bit S Write ET egistre entrée (4) e Générateur Horloge n 2 egistre Sortie (4) s egistre dresse colonne () EOEU OLONNE S S ontrôleur afraîchissement MPLIFITEU LETUE - dresse ligne dresse colonne dresse ligne ompteur afraîchissement () 248 WE s Haute impédance onnée sortie S egistre dresse ligne () Générateur Horloge n EOEU LIGNE 248 ÉSEU MÉMOIE Etat haut ou bas mélioration M : mode «nibble» Lecture de plusieurs bits successifs S suivi de plusieurs S S S dresse Ligne olonne WE s Haute impédance onnée sortie onnée sortie onnée sortie Etat haut ou bas

30 Ms asynchrones et synchrones S S dresse dresse ligne dresse colonne onnée Temps d accès ONTOLE SYNHONE N N+ N+2 N+3 Horloge S S SM dresse dresse ligne dresse colonne onnée Latence S (6 cycles) Latence S N N+ N+2 N ONTOLE SYNHONE 59 3

VIII- Circuits séquentiels. Mémoires

VIII- Circuits séquentiels. Mémoires 1 VIII- Circuits séquentiels. Mémoires Maintenant le temps va intervenir. Nous avions déjà indiqué que la traversée d une porte ne se faisait pas instantanément et qu il fallait en tenir compte, notamment

Plus en détail

IFT1215 Introduction aux systèmes informatiques

IFT1215 Introduction aux systèmes informatiques Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d

Plus en détail

2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.

2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1. Mémoires RAM 1. LOGIUE STATIUE ET LOGIUE DYNAMIUE Le point mémoire est l élément de base, capable de mémoriser un bit. Il y a deux approches possibles. L approche statique est fondée sur la l'utilisation

Plus en détail

Architectures Logicielles et Matérielles Travaux Dirigés Circuits

Architectures Logicielles et Matérielles Travaux Dirigés Circuits UNIVERSITE Joseph FOURIER, Grenoble U.F.R. d Informatique et Maths. Appliquées Architectures Logicielles et Matérielles Travaux Dirigés Circuits Rappel : dessins des portes logiques. Déroulement envisagé

Plus en détail

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice

Plus en détail

ELE1300 Automne 2012 - Examen final 1/12 0001 + 0101 = 1.01 + 0110.1 = - 00110 = 0111 + 0011 = - 11001 = 1000 + 0010 = 01.01-1101.

ELE1300 Automne 2012 - Examen final 1/12 0001 + 0101 = 1.01 + 0110.1 = - 00110 = 0111 + 0011 = - 11001 = 1000 + 0010 = 01.01-1101. ELE1300 Automne 2012 - Examen final 1/12 Question 1 Arithmétique binaire (6 pts - 15 min) a) Calculez les opérations suivantes (tous les nombres sont signés et représentés au format complément à deux).

Plus en détail

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE I/ GÉNÉRALITÉS I.1/ Fonction Un compteur binaire est utilisé : -pour compter un certain nombre d'évènements binaires -pour diviser la fréquence d'un signal logique par 2 m Page 1 FONCTION COMPTAGE BINAIRE

Plus en détail

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Exercice 1 : ( 5points ) On dispose d'une machine ou les valeurs numériques réelles sont représentées

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

Analyse et programmation 1

Analyse et programmation 1 Analyse et programmation Aperçu du fonctionnement de l ordinateur Fonctionnement de l ordinateur Codage de l information Bus d échange d information CPU Exécution d un programme par la CPU Gestion des

Plus en détail

Test des circuits intégr

Test des circuits intégr Test des circuits intégr grés VLSI version. Plan Les enjeux du test Test Paramètrique Test fonctionnel et test structurel Le modèle des collages et la simulation de fautes La génération automatique de

Plus en détail

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics 1 INTRODUCTION 1.1 Capteurs de pression digitaux Les capteurs de pression digitaux utilisent un AIC interne pour la calibration digitale et la compensation en température et fournissent un signal de sortie

Plus en détail

Structure des ordinateurs

Structure des ordinateurs Licence d Informatique Université d'aix-marseille II Département d'informatique re Session 98-99 Vendredi 30 avril 99 Structure des ordinateurs Durée de l' épreuve : 3 heures. Aucun document n'est autorisé.

Plus en détail

Université de Metz. Cours de Logique et d APIs D.E.U.G. STPI

Université de Metz. Cours de Logique et d APIs D.E.U.G. STPI Université de Metz Cours de Logique et d APIs D.E.U.G. STPI Année Universitaire 2002/2003 Y. Morère Cette page est laissée blanche intentionnellement Table des matières 1 Représentation des nombres 11

Plus en détail

Gestion de mémoire secondaire

Gestion de mémoire secondaire Gestion de mémoire secondaire F. Boyer, Laboratoire Lig Fabienne.Boyer@imag.fr 1- Structure d un disque 2- Ordonnancement des requêtes 3- Gestion du disque - formatage - bloc d amorçage - récupération

Plus en détail

TD Architecture des ordinateurs. Jean-Luc Dekeyser

TD Architecture des ordinateurs. Jean-Luc Dekeyser TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder

Plus en détail

ELP 304 : Électronique Numérique. Cours 1 Introduction

ELP 304 : Électronique Numérique. Cours 1 Introduction ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux

Plus en détail

Les compteurs : (modulo 8,10 et 16) Les décompteurs :(modulo 8,10 et 16)

Les compteurs : (modulo 8,10 et 16) Les décompteurs :(modulo 8,10 et 16) Les compteurs : (modulo 8,10 et 16) Les décompteurs :(modulo 8,10 et 16) 1 1- Définitions Logique séquentielle : en logique combinatoire l état de sortie est une fonction déterminée par l état des entrées.

Plus en détail

AP1.2: Traitement de l information Binaire et logique combinatoire. Binaire et logique combinatoire

AP1.2: Traitement de l information Binaire et logique combinatoire. Binaire et logique combinatoire STI2D Option SIN Première AP1.2: Traitement de l information Binaire et logique combinatoire Binaire et logique combinatoire Centre d intérêt : découverte du numérique et de la logique binaire Durée prévue

Plus en détail

CH 3 : CARTE MULTIFONCTIONS

CH 3 : CARTE MULTIFONCTIONS CH 3 : CARTE MULTIFONCTIONS Phénomène physique : Température Pression, Débit, Intensité lumineuse, Déplacement Grandeur électrique : Tension, Courant, Résistance, Capacité Capteur Conditionnement Numérisation

Plus en détail

Les mémoires. Les mémoires

Les mémoires. Les mémoires Les mémoires Eduardo Sanchez EPFL Les mémoires Une mémoire est un élément de stockage d'information Les bits stockés sont organisés en forme de matrice: la dimension de la mémoire est donnée par le nombre

Plus en détail

CIRCUITS LOGIQUES NOTIONS FONDAMENTALES

CIRCUITS LOGIQUES NOTIONS FONDAMENTALES CIRCUITS LOGIUES NOTIONS FONDAMENTALES Différence entre système analogique et logique Analogique : les signaux sont décrits par des fonctions mathématiques continues Logique : Chaque paramètre ne peut

Plus en détail

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007 Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des

Plus en détail

Introduction. Le contrôle de flux. Environnement

Introduction. Le contrôle de flux. Environnement Introduction Protocoles apparaissant dans la couche liaison de données ou dans la couche transport Différences suivant les cas dues au Texte Le contrôle de flux et la récupération des erreurs Temps de

Plus en détail

COURS LabVIEW. V. Chollet - 25/11/2013 - COURS LabVIEW 14 - Page 1 sur 37

COURS LabVIEW. V. Chollet - 25/11/2013 - COURS LabVIEW 14 - Page 1 sur 37 COURS LabVIEW V. Chollet - 25/11/2013 - COURS LabVIEW 14 - Page 1 sur 37 Chapitre 1 CALCULS DANS LabVIEW I INTRODUCTION Un calcul utilise des données pour fournir un résultat à partir d une formule. ENTREES

Plus en détail

Organisation des Ordinateurs

Organisation des Ordinateurs Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les

Plus en détail

Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr

Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr Gestion de mémoire secondaire F. Boyer, Laboratoire Sardes Fabienne.Boyer@imag.fr 1- Structure d un disque 2- Ordonnancement des requêtes 3- Gestion du disque - formatage - bloc d amorçage - récupération

Plus en détail

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques. Logique binaire I. L'algèbre de Boole L'algèbre de Boole est la partie des mathématiques, de la logique et de l'électronique qui s'intéresse aux opérations et aux fonctions sur les variables logiques.

Plus en détail

Les fonctions logiques

Les fonctions logiques 1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans

Plus en détail

OFPPT ROYAUME DU MAROC RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES LOGIQUE SQUENTIELLE SECTEUR : ELECTROTECHNIQUE SPECIALITE : EMI NIVEAU

OFPPT ROYAUME DU MAROC RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES LOGIQUE SQUENTIELLE SECTEUR : ELECTROTECHNIQUE SPECIALITE : EMI NIVEAU ROYAUME DU MAROC OFPPT Office de la Formation Professionnelle et de la Promotion du Travail DIRECTION RECHERCHE ET INGENIERIE DE FORMATION RESUME THEORIUE & GUIDE DE TRAVAUX PRATIUES MODULE N 22 LOGIUE

Plus en détail

Les portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT

Les portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT Les portes logiques Nous avons jusqu ici utilisé des boutons poussoirs et une lampe pour illustrer le fonctionnement des opérateurs logiques. En électronique digitale, les opérations logiques sont effectuées

Plus en détail

Sciences Industrielles pour l Ingénieur

Sciences Industrielles pour l Ingénieur Centre d Intérêt 3 : TRAITER l'infortion Compétences : ANALYER, CONCEVOIR LE COPORTEENT DE YTEE LOGIQUE EQUENTIEL : Comment mémoriser et compter des évènements? Analyser le comportement d'un système décrit

Plus en détail

Utilisation de SystemC pour la conception des SoC

Utilisation de SystemC pour la conception des SoC Utilisation de SystemC pour la conception des SoC aniela ragomirescu 1,2, Roberto Reyna 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 2-LAAS-CNRS ; Université de Toulouse,

Plus en détail

Fiche technique CPU 315SN/PN (315-4PN33)

Fiche technique CPU 315SN/PN (315-4PN33) Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)

Plus en détail

Electron S.R.L. Electron S.R.L. - MERLINO - MILAN ITALIE Tel (++ 39 02) 9065 9200 Fax 9065 9180 Web www.electron.it, e-mail electron@electron.

Electron S.R.L. Electron S.R.L. - MERLINO - MILAN ITALIE Tel (++ 39 02) 9065 9200 Fax 9065 9180 Web www.electron.it, e-mail electron@electron. Electron S.R.L. Design Production & Trading of Educational Equipment B1137-D FORMATEUR MAQUETTE ELECTRONIIQUE NUMERIIQUE MANUEL D IINSTRUCTIIONS Electron S.R.L. - MERLINO - MILAN ITALIE Tel (++ 39 02)

Plus en détail

Transmissions série et parallèle

Transmissions série et parallèle 1. Introduction : Un signal numérique transmet généralement plusieurs digits binaires. Exemple : 01000001 ( huit bits). Dans une transmission numérique on peut envisager deux modes : les envoyer tous en

Plus en détail

ENSIL Troisième Année ELT

ENSIL Troisième Année ELT IFORMATIQUE APPLIQUEE TD1 Dans le cadre de ces TD, nous procédons à la simulation d'un système de télécommunication numérique. Cette opération va nous permettre d'étudier la performance du système sous

Plus en détail

AUTOMATISME COMBINATOIRE

AUTOMATISME COMBINATOIRE AUTOMATISME COMBINATOIRE - 1 - AUTOMATISME COMBINATOIRE 1 INTRODUCTION... 2 2 VARIABLES LOGIQUES :... 2 3 OPERATIONS LOGIQUES :... 3 4 FONCTIONS OU OPERATEURS LOGIQUES :... 4 5 REGLES DE SIMPLIFICATION...

Plus en détail

Les liaisons SPI et I2C

Les liaisons SPI et I2C DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création

Plus en détail

Chapitre 4 : Les mémoires

Chapitre 4 : Les mémoires 1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une

Plus en détail

Université de La Rochelle. Réseaux TD n 6

Université de La Rochelle. Réseaux TD n 6 Réseaux TD n 6 Rappels : Théorème de Nyquist (ligne non bruitée) : Dmax = 2H log 2 V Théorème de Shannon (ligne bruitée) : C = H log 2 (1+ S/B) Relation entre débit binaire et rapidité de modulation :

Plus en détail

CARTE A PUCE SLE 4432

CARTE A PUCE SLE 4432 Présentation générale : CARTE A PUCE SLE 4432 La carte SLE4442 est composée de 256 octets d EEPROM constituant la mémoire et de 32 bits (4 octets) de mémoire protégée de type PROM. La mémoire est effacée

Plus en détail

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est: Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.

Plus en détail

Architectures des ordinateurs Caches et mémoire virtuelle. Daniel Etiemble de@lri.fr. Capacité mémoire SRAM. X 4 tous les trois ans.

Architectures des ordinateurs Caches et mémoire virtuelle. Daniel Etiemble de@lri.fr. Capacité mémoire SRAM. X 4 tous les trois ans. Architectures des ordinateurs Caches et mémoire virtuelle Daniel Etiemble de@lri.fr Capacité mémoire 1M (bits) DRAM.5 T 1M 1M 1K 1K Date d apparition 1K 1978 1981 1984 1987 199 1993 1996 Surface SRAM/DRAM

Plus en détail

QUESTION 1 {2 points}

QUESTION 1 {2 points} ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté

Plus en détail

IV- Comment fonctionne un ordinateur?

IV- Comment fonctionne un ordinateur? 1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions

Plus en détail

Partie 7 : Gestion de la mémoire

Partie 7 : Gestion de la mémoire INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases

Plus en détail

Acquisition et conditionnement de l information Les capteurs

Acquisition et conditionnement de l information Les capteurs Acquisition et conditionnement de l information Les capteurs COURS 1. Exemple d une chaîne d acquisition d une information L'acquisition de la grandeur physique est réalisée par un capteur qui traduit

Plus en détail

I) Introduction : le déplacement, la position, la vitesse des outils ou des produits.

I) Introduction : le déplacement, la position, la vitesse des outils ou des produits. PAGE : 1 I) Introduction : La croissance de la puissance des systèmes de traitement ainsi que les impératifs de productivité appellent dans tous les domaines de production industrielle un besoin d information

Plus en détail

Systèmes logiques SYSTEMES LOGIQUES EPFL DI / LSP

Systèmes logiques SYSTEMES LOGIQUES EPFL DI / LSP ystèmes logiques YTEME LOGIUE EPFL I / LP Walter Hammer -- Oct. 2 Table des matières ) Généralités Formes de l information onvertisseurs L informatique Représentation numérique Les codes usuels Opérations

Plus en détail

Fonctions logiques élémentaires

Fonctions logiques élémentaires Fonctions logiques élémentaires II. Systèmes binaires et algèbre de oole ctuellement, alors que les ordinateurs analogiques sont encore du domaine de la recherche, les informations traitées par les systèmes

Plus en détail

Entrées-Sorties: Architectures de bus. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Entrées-Sorties: Architectures de bus. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Entrées-Sorties: Architectures de bus GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Architectures CPU/Mémoire/E-S Un ordinateur a cinq composantes de base: le(s) processeur(s)

Plus en détail

Chapitre 4 Protection contre les erreurs de transmission

Chapitre 4 Protection contre les erreurs de transmission Chapitre 4 Protection contre les erreurs de transmission I. Notion d erreur de transmission Les voies de communication sont imparfaites : - à cause des bruits : + bruit aléatoire + bruit en provenance

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Electronique Générale. Convertisseur Numérique/Analogique (C.N.A.) et Convertisseur Analogique/Numérique (C.A.N.)

Electronique Générale. Convertisseur Numérique/Analogique (C.N.A.) et Convertisseur Analogique/Numérique (C.A.N.) Convertisseur umérique/analogique (C..A.) et Convertisseur Analogique/umérique (C.A..) I- Introduction : En électronique, un signal électrique est le plus souvent porteur d une information. Il existe deux

Plus en détail

Le contrôle d erreur. Applications. Détections et corrections d erreurs. La détection d erreur

Le contrôle d erreur. Applications. Détections et corrections d erreurs. La détection d erreur Le contrôle d erreur Les données peuvent être modifiées (ou perdues) pendant le transport Un service primordial pour de nombreuses applications Exemple : le transfert de fichier Modification au niveau

Plus en détail

Guide Mémoire NETRAM

Guide Mémoire NETRAM Guide Mémoire NETRAM Types de mémoires vives On distingue généralement deux grandes catégories de mémoires vives : Mémoires dynamiques (DRAM, Dynamic Random Access Module), peu coûteuses. Elles sont principalement

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

ENSEIRB P.N Souris PS/2

ENSEIRB P.N Souris PS/2 ENSEIRB P.N Souris PS/2 Souris PS/2 1. Le protocole PS/2 Le protocole PS/2 permet une communication synchrone, bidirectionnelle et bits en série entre un système et un périphérique (couramment clavier,

Plus en détail

TEPZZ 568448A_T EP 2 568 448 A1 (19) (11) EP 2 568 448 A1 (12) DEMANDE DE BREVET EUROPEEN. (51) Int Cl.: G07F 7/08 (2006.01) G06K 19/077 (2006.

TEPZZ 568448A_T EP 2 568 448 A1 (19) (11) EP 2 568 448 A1 (12) DEMANDE DE BREVET EUROPEEN. (51) Int Cl.: G07F 7/08 (2006.01) G06K 19/077 (2006. (19) TEPZZ 68448A_T (11) EP 2 68 448 A1 (12) DEMANDE DE BREVET EUROPEEN (43) Date de publication: 13.03.2013 Bulletin 2013/11 (1) Int Cl.: G07F 7/08 (2006.01) G06K 19/077 (2006.01) (21) Numéro de dépôt:

Plus en détail

Manuel d utilisation de la plate-forme de gestion de parc UCOPIA. La mobilité à la hauteur des exigences professionnelles

Manuel d utilisation de la plate-forme de gestion de parc UCOPIA. La mobilité à la hauteur des exigences professionnelles Manuel d utilisation de la plate-forme de gestion de parc UCOPIA La mobilité à la hauteur des exigences professionnelles 2 Manuel d utilisation de la plate-forme de gestion de parc UCOPIA 1 Table des matières

Plus en détail

Système binaire. Algèbre booléenne

Système binaire. Algèbre booléenne Algèbre booléenne Système binaire Système digital qui emploie des signaux à deux valeurs uniques En général, les digits employés sont 0 et 1, qu'on appelle bits (binary digits) Avantages: on peut utiliser

Plus en détail

Réplication des données

Réplication des données Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance

Plus en détail

PocketNet SNMP/Modbus

PocketNet SNMP/Modbus Volume 1 RBEI-ADISCOM Manuel utilisateur PocketNet SNMP/Modbus CONVERTISSEUR SERIE - ETHERNET Manuel utilisateur PocketNet SNMP/Modbus Table des matières CHAPITRE 1 Caractéristiques utiles à la mise en

Plus en détail

Table des matières. Remerciements

Table des matières. Remerciements Table des matières Remerciements xviii 1 Du transistor à la porte logique 1 1.1 Rappels : dipôles électriques et loi d Ohm........ 1 1.2 Circuits série, circuits parallèles............. 2 1.3 Le transistor

Plus en détail

Fiche technique CPU 314SC/DPM (314-6CG13)

Fiche technique CPU 314SC/DPM (314-6CG13) Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4

Plus en détail

module Introduction aux réseaux DHCP et codage Polytech 2011 1/ 5

module Introduction aux réseaux DHCP et codage Polytech 2011 1/ 5 DHCP et codage DHCP ( Dynamic Host Configuration Protocol RFC 2131 et 2132) est un protocole client serveur qui permet à un client hôte d un réseau local (Ethernet ou Wifi) d obtenir d un serveur DHCP

Plus en détail

CONFIGURATION DE L AUTOMATE SIEMENS

CONFIGURATION DE L AUTOMATE SIEMENS CONFIGURATION DE L AUTOMATE SIEMENS Créer un projet Dans le bureau de Windows, double-cliquer sur l icône «SIMATIC Manager» : Cliquer ensuite sur l icône «nouveau» : Choisir un nom de projet et valider

Plus en détail

Alcatel 4200. Si la carte IP-LAN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et Téléphonie IP) sont indisponibles.

Alcatel 4200. Si la carte IP-LAN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et Téléphonie IP) sont indisponibles. SION VOIX SUR IP Maintenance Fiche 4 SRVIS VOIP AR IP-AN SYSM AV UN SU AR IP-AN Si la carte IP-AN maîtresse est hors service, tous les services VoIP (Passerelle H.323 et éléphonie IP) sont indisponibles.

Plus en détail

BCI - TPSP - Processeurs et Architectures Numériques

BCI - TPSP - Processeurs et Architectures Numériques BCI - TPSP - Processeurs et Architectures Numériques Jean-Luc Danger Guillaume Duc Tarik Graba Philippe Matherat Yves Mathieu Lirida Naviner Alexis Polti Jean Provost c 2002-2011 groupe SEN, Télécom ParisTech

Plus en détail

Modules d automatismes simples

Modules d automatismes simples Modules d automatismes simples Solutions pour automatiser Modules d'automatismes Enfin, vraiment simple! Un concentré de solution Pour vos petites applications d'automatismes millenium gère : Temporisations

Plus en détail

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?

Plus en détail

Structure fonctionnelle d un SGBD

Structure fonctionnelle d un SGBD Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert

Plus en détail

VMT Mod : Ventilation modulée pour le tertiaire

VMT Mod : Ventilation modulée pour le tertiaire Notice de Montage VMT Mod : Ventilation modulée pour le tertiaire VC 100876 - D920_a - RCS 956 506 828 - Imprimé en France/Printed in France VMT Mod est un système de ventilation intelligent à destination

Plus en détail

I- Définitions des signaux.

I- Définitions des signaux. 101011011100 010110101010 101110101101 100101010101 Du compact-disc, au DVD, en passant par l appareil photo numérique, le scanner, et télévision numérique, le numérique a fait une entrée progressive mais

Plus en détail

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr 6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure

Plus en détail

Les systèmes RAID Architecture des ordinateurs

Les systèmes RAID Architecture des ordinateurs METAIS Cédric 2 ème année Informatique et réseaux Les systèmes RAID Architecture des ordinateurs Cédric METAIS ISMRa - 1 - LES DIFFERENTS SYSTEMES RAID SOMMAIRE INTRODUCTION I LES DIFFERENTS RAID I.1 Le

Plus en détail

Introduction aux systèmes informatiques Structure d un ordinateur

Introduction aux systèmes informatiques Structure d un ordinateur Introduction aux systèmes informatiques Structure d un ordinateur Michel Salomon IUT de Belfort-Montbéliard Département d informatique Michel Salomon Intro. aux sys. info. 1 / 36 Qu est-ce qu un système

Plus en détail

Twincat Modbus Server. Pour communiquer en Modbus TCP/IP.

Twincat Modbus Server. Pour communiquer en Modbus TCP/IP. Twincat Modbus Server Pour communiquer en Modbus TCP/IP. VERSION : 1.1 / PH DATE : 15 Novembre 2005 Sommaire La librairie Twincat Modbus Serveur permet, d'une part, d'implémenter le protocole Modbus pour

Plus en détail

Cours INFO 2 COMBINATOIRE ET SEQUENTIELLE

Cours INFO 2 COMBINATOIRE ET SEQUENTIELLE Cours INFO 2 COMBINATOIRE ET SEQUENTIELLE Table des matières Cours INFO 2 COMBINATOIRE ET SEQUENTIELLE... 1 1. Bases décimales, binaires et hexadécimales... 2 2. Systèmes et langages Logiques.... 5 Système

Plus en détail

Informatique légale : FPGA vs. GPU

Informatique légale : FPGA vs. GPU Informatique légale : FPGA vs. GPU Sylvain Collange, Yoginder S. Dandass, Marc Daumas et David Defour 03/06/2008 Problématiques Analyse de disque dur Recherche de contenu illégal connu Y compris dans des

Plus en détail

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément

Plus en détail

Principes de fonctionnement des machines binaires

Principes de fonctionnement des machines binaires Principes de fonctionnement des machines binaires Cédric Herpson cedric.herpson@lip6.fr http://www-desir.lip6.fr/~herpsonc/pf1.htm Le contenu de ces transparents est basé sur les cours de Jean-Marie Rifflet

Plus en détail

OPERATIONS SUR LE SYSTEME BINAIRE

OPERATIONS SUR LE SYSTEME BINAIRE OPERATIONS SUR LE SYSTEME BINAIRE 1) Nombres signés Nous n avons, jusqu à présent tenu compte, que des nombre positifs. Pourtant, la plupart des dispositifs numériques traitent également les nombres négatifs,

Plus en détail

5 h SUPPORT TECHNIQUE : SOUS SYSTEME MALAXEUR HABILIS et VARIATEUR ATV31 TITRE : REALISATION du SCHEMA & ETUDE ESSAIS de la COMMUNICATION

5 h SUPPORT TECHNIQUE : SOUS SYSTEME MALAXEUR HABILIS et VARIATEUR ATV31 TITRE : REALISATION du SCHEMA & ETUDE ESSAIS de la COMMUNICATION FONCTIONS : COMMANDER la PUISSANCE par TOR, CONVERTIR & MODULER l NRJ. COMMUNIQUER TP 2 durée : 5 h SUPPORT TECHNIQUE : SOUS SYSTEME MALAXEUR HABILIS et VARIATEUR ATV31 TITRE : REALISATION du SCHEMA &

Plus en détail

PHOXLOG. Option LOGGER & RS 422 pour BamoPHOX. installation EXPLOitatiOn MES. Option LOGGER & RS 422 106-10/1 30-09-2014 106 M0 10 J

PHOXLOG. Option LOGGER & RS 422 pour BamoPHOX. installation EXPLOitatiOn MES. Option LOGGER & RS 422 106-10/1 30-09-2014 106 M0 10 J PHOXLOG Option LOGGER & RS 422 pour BamoPHOX installation EXPLOitatiOn Option LOGGER & RS 422 30-09-2014 106 M0 10 J MES 106-10/1 Option LOGGER & RS 422 pour BamoPHOX SOMMaiRE 1. PreMiere Mise en service

Plus en détail

Description d'une liaison

Description d'une liaison escription d'une liaison I. Constitution d'une liaison...2 II. Modes d'exploitation...2 III. Normalisation des jonctions...2 III.1. Norme V28 (RS232) 3 III.2. Norme V11 (RS422 et RS485) 4 IV. Liaison V24

Plus en détail

Neu. Technique d installation / de surveillance. VARIMETER RCM Contrôleur différentiel type B IP 5883

Neu. Technique d installation / de surveillance. VARIMETER RCM Contrôleur différentiel type B IP 5883 Technique d installation / de surveillance VARIMETER RCM Contrôleur différentiel type IP 5883 0249636 X1 A1 X1 i2 11 Alarm 12 Neu IP 5583 N 5018/035 N 5018/030 escription du produit Le contrôleur différentiel

Plus en détail

RESUME DE COURS ET CAHIER D'EXERCICES

RESUME DE COURS ET CAHIER D'EXERCICES ARCITECTURE INFO-UP REUME DE COUR ET CAIER D'EXERCICE EPITA F. GABON Architecture EPITA INFO-UP F. Gabon COUR LIVRE D ARCITECTURE 3 REUME D'ELECTRONIUE LOGIUE 4 YTEME DE NUMERATION 6 ALGEBRE DE BOOLE 6

Plus en détail

C'est quoi la mémoire?

C'est quoi la mémoire? C'est quoi la mémoire? Ce sont des composants électroniques qui ont la particularité de retenir des informations. En informatique, l'information de base (l'alphabet des ordinateurs) est composée de deux

Plus en détail

EX4C Systèmes d exploitation. Séance 14 Structure des stockages de masse

EX4C Systèmes d exploitation. Séance 14 Structure des stockages de masse EX4C Systèmes d exploitation Séance 14 Structure des stockages de masse Sébastien Combéfis mardi 3 mars 2015 Ce(tte) œuvre est mise à disposition selon les termes de la Licence Creative Commons Attribution

Plus en détail

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)

Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances

Plus en détail

Les systèmes embarqués

Les systèmes embarqués Unité IFS (Interface) Les systèmes embarqués Architecture des systèmes à processeur Etienne Messerli Le 17 février 2015 p 1 Ordinateur Système UNIVERSEL de traitement de l'information "binaire" Utilisé

Plus en détail

Manuel d utilisation Alarme Auto na-2088 Attention :

Manuel d utilisation Alarme Auto na-2088 Attention : Manuel d utilisation Alarme Auto na-2088 Attention : 1) Le contenu de ce manuel comprend les informations nécessaires à une utilisation correcte de cet appareil. Nous vous suggérons dès lors de le lire

Plus en détail

EP 2 339 758 A1 (19) (11) EP 2 339 758 A1 (12) DEMANDE DE BREVET EUROPEEN. (43) Date de publication: 29.06.2011 Bulletin 2011/26

EP 2 339 758 A1 (19) (11) EP 2 339 758 A1 (12) DEMANDE DE BREVET EUROPEEN. (43) Date de publication: 29.06.2011 Bulletin 2011/26 (19) (12) DEMANDE DE BREVET EUROPEEN (11) EP 2 339 758 A1 (43) Date de publication: 29.06.2011 Bulletin 2011/26 (21) Numéro de dépôt: 09179459.4 (51) Int Cl.: H04B 1/69 (2011.01) H03K 5/08 (2006.01) H03K

Plus en détail

Interface Homme Machine (IHM) Gérer un afficheur et un clavier

Interface Homme Machine (IHM) Gérer un afficheur et un clavier DUT informatique, TP info embarquée n 2, année 2015 P. Kauffmann MODULE INFORMATIQUE EMBARQUEE Interface Homme Machine (IHM) Gérer un afficheur et un clavier 1. Présentation Tous les systèmes informatiques

Plus en détail

Manipulations du laboratoire

Manipulations du laboratoire Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement

Plus en détail