Conception Systèmes numériques VHDL et synthèse automatique des circuits

Dimension: px
Commencer à balayer dès la page:

Download "Conception Systèmes numériques VHDL et synthèse automatique des circuits"

Transcription

1 Année Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques Pentium4 Présentation du simulateur VHDL sous environnement Cadence Présentation de l outil Synopsys Design Analyzer pour la synthèse de circuits à partir de code VHDL Présentation de l outil de Placement & Routage SoC Encounter sous environnement CADENCE Utilisation du design-kit AMS 3.70 en technologie de 0.35um Daniela Dragomirescu Reyna

2 Cycle de conception Simulation du code VHDL LDV Cadence Commande nclaunch hdl.var cds.lib Synthèse automatique du circuit correspondant au code VHDL Synopsys Commande design_analyzer.synopsys_dc.setup Counter.vhd - format VHDL Counter.v - format Verilog Counter.db - format DataBase Simulation du fichier après synthèse LDV Cadence Commande nclaunch hdl.var cds.lib Librairie AMS µm Placement & routage du circuit synthétisé Silicon Ensemble Cadence Commande sedsm Simulation du circuit placé et routé Backannotation LDV Cadence Commande nclaunch hdl.var cds.lib 2

3 Visualisation du layout Cadence Virtuoso Layout Commande icfb cds.lib Vérification des règles technologiques du layout Cadence Virtuoso Layout DRC design rules check Structure de répertoires de travail : Lancez le script install_vhdl_ams qui se trouve dans le répertoire ~daniela : /net/quercy/home/daniela/install_vhdl_ams_2007 Ce script va créer la structure suivante de répertoires et il va configurer votre environnement pour travailler avec CADENCE et SYNOPSYS.. VHDL SIMU_FONCTIONNELLE Répertoire pour simulation VHDL Fichiers de configuration : Cds.lib hdl.var SYNTHESE Répertoire pour la synthèse Fichier de configuration :.synopsys dc.setup PR Répertoire pour le placement routage SIMU_APRES_SYNTHESE Répertoire pour la simulation après synthèse Fichiers de configuration : Cds.lib hdl.var SIMU_APRES_PR Répertoire pour la simulation après placement routage Backannotation Fichiers de configuration : Cds.lib hdl.var Note : L'éditeur de texte se lance avec la commande nedit. 3

4 Première partie : Réalisation d un compteur programmable 8 bits Il faut écrire le code VHDL décrivant le comportement d un compteur 8 bits. Ce compteur a les signaux suivants : CK RST LOAD SENS EN Din Dout - horloge. - reset signal de remise à zéro du compteur synchrone avec l horloge (actif bas). - signal de commande synchrone de chargement du compteur (actif haut). - à l état bas, le circuit décrément à chaque transition montante de l horloge, - à l état haut, le circuit incrément. - enable permet au compteur de compter s il est à la masse (actif bas) - donnée à charger dans le compteur (sur 8 bits) quand la commande LOAD est active - sortie sur 8 bits CK RST SENS LOAD Din Compteur 8 bits Dout EN Les signaux CK, SENS, RST et LOAD sont du type std_logic. Les signaux Din et Dout sont des std_logic_vector ( 7 downto 0). Ecrire le programme de test de ce compteur. Simuler (simulation fonctionnelle) Faire la synthèse de ce code VHDL et la simulation du compteur 8 bits synthétisé. Comparer avec la simulation du code VHDL du compteur. Effectuez le placement routage. Extraire le fichier contenant les retards de propagation dus aux éléments parasites RC de lignes (fichier.sdf). Backannotation : faire la simulation du compteur placé et routé en utilisant le fichier VHDL du compteur synthétisé et le fichier.sdf extrait auparavant, contenant les retards de propagation sur les lignes du circuit intégré. 4

5 Simulation VHDL sous environnement Cadence Placez-vous dans le répertoire VHDL/SIMU_FONNCTIONNELLE Lancez l environnement LDV du Cadence 5.0: ldv IUS55) Lancez le simulateur VHDL de Cadence avec la commande : nclaunch & 1. Compilation Compilateur VHDL Menu TOOLS VHDL Compiler selectionner ENABLE VHDL93 features Sélectionnez votre fichier VHDL counter.vhd et lancez la compilation Compile VHDL Sélectionnez ensuite votre fichier de test : test_counter.vhd Compile VHDL 5

6 2. Elaboration b) Configuration définie à l intérieur de l architecture (appelé bench) de votre entité de test test_counter test_counter bench Elaborate Design Elaborate Design 6

7 3. Simulation Sélectionnez dans le dossier Snapshot travail.test_counter :bench Ensuite cliquez sur le bouton Simulate Design. Simulate Design Ensuite le simulateur de VHDL, sim Vision va être lancé : 7

8 Lance la simulation Pour visualiser l évolution des signaux Sélectionnez les signaux : Select Signals ou Shift+click bouton gauche souris Etablir le temps total de la simulation : Simulation Set Breakpoint Time (environ 500 ns) Cliquez ensuite sur l icône représentant les chronogrammes pour visualiser les signaux ou faire Tools Waveforms. Lancez la simulation! Le résultat de la simulation, c est-à-dire le fonctionnement du compteur est visualisé par l évolution des signaux. Si le fonctionnement du compteur n est pas correct il faut modifier le code VHDL et refaire la compilation, élaboration et la simulation ou utiliser Simulation Reinvoke du simulateur NCSIM 8

9 SYNTHESE DES CIRCUITS NUMERIQUES COMPLEXES Travaux pratiques Présentation de l outil Synopsys Design Analyzer pour la synthèse de circuits à partir de code VHDL Optimisation du chemin critique dans les circuits numériques 9

10 Présentation de l outil Synopsys Design Analyzer pour la synthèse de circuits à partir de code VHDL On va se placer dans le répertoire VHDL/SYNTHESE. On lance l environnement AMS qui installe le chemin d accès vers le design kit AMS : > ams AMS370+CADENCE50 ) On lance l environnement SYNOPSYS avec la commande : > synopsys synopsys06 Ensuite on lance DESIGN ANALYSER qui est l outil de synthèse automatique des circuits à partir d un modèle VHDL. design_analyzer & On va réaliser l importation du fichier VHDL dont on veut faire la synthèse : File Read On choisit le fichier counter.vhd qui se trouve dans le répertoire VHDL. Si l entité et l architecture se trouve dans 2 fichiers sépares il faut faire : File Analyze pour le fichier de l entité et ensuite pour celui de l architecture en choisissant la librairie du travail WORK et le FILE FORMAT=VHDL. Ensuite il faut faire : File Elaborate En choisissant dans la librairie WORK l entité avec son architecture. 10

11 Ces 2 commandes ( File Analyze suivi de File Elaborate) sont équivalents à File Read. La commande File Read s utilise quand l entité et l architecture se trouve dans le même fichier. Les commandes File Analyze suivi de File Elaborate s utilise quand l entité et l architecture se trouvent dans 2 fichiers sépares. Donc nous venons de réaliser l importation du fichier VHDL dont on veut réaliser la synthèse. Il est impérative d indiquer à l outil de synthèse quel est l horloge. De cette manière, l outil de synthèse pourra ensuite faire de statistiques correctes en ce qui concerne la propagation des signaux et déterminer le chemin critique et donc la fréquence maximale de fonctionnement. Attributes Clock Specify Cliquez avec la souris sur le pin CK (le pin d horloge), donner une périodes estimative de 10 ns (par exemple). Cette commande n est pas nécessaire pour la synthèse proprement dite du circuits mais pour que l outil de synthèse soit capable de déterminer correctement les temps de propagations et donc la fréquence maximale de fonctionnement. ATTENTION : Si cette commande n est pas faite avant la synthèse le logiciel indiquera de chemins critiques faux. Nous avons la possibilité d optimiser la synthèse du circuit par rapport à sa taille ou au«timming», On peut aussi imposer le fan-out de portes utiliser dans notre circuit. Attributes Optimization Constraints Design Constraints Choisir l optimisation voulue. Pour faire la synthèse proprement dite: Tools Design Optimisation La synthèse automatique du circuit à partir d un modèle VHDL est faite. 11

12 Pour voir le composant on click sur la flèche, barre des menus à gauche. Pour voir la description au niveau RTL on click sur le symbole de porte, toujours dans le menu à gauche. Nous remarquons que dans ce design nous avons des niveaux hiérarchiques. Pour mettre le circuit «à plat», enlever les niveaux hiérarchiques on va faire : Setup Command Window Ungroup all -flatten 12

13 Optimisation du chemin critique On spécifie une période d horloge assez faible compte tenu de notre circuit (par exemple 100 MHz pour le compteur) Attributes Specify Clock 10 ns Attributes Design Optimisation Design Constraints Timimg Critical On relance la synthèse a partir du circuit déjà synthétise. Tools Design Optimisation Map Effort High Map Options Incremental Mapping (on part du circuit déjà synthétise et on optimise) Map Options Prioritize Min Path (on demande a l outil de synthèse de donner la priorité a la création de chemins logiques minimales) OK Synopsys Design Analyzer va resynthétiser en essayant d obtenir un chemin critique inferieur à la période d horloge que nous avons spécifié. On peut faire cette opération plusieurs fois afin d obtenir le circuit optimise ayant une fréquence d horloge maximale. Par exemple pour un circuit plus complexe comme un microprocesseur on peut faire plusieurs itérations : T CLK = 50 ns, T CLK = 20 ns, T CLK = 10 ns, T CLK = 5 ns OBS : Le chemin critique ne sera pas forcement le même. Pour T CLK = 50 ns on aura un chemin critique que ensuite sera optimise pour arriver à fonctionner à T CLK = 20 ns, donc c est probable que à T CLK = 20 ns on aura un autre chemin critique. Préparation des fichiers de sortie après synthèse : Pour préparer le format pour la sauvegarde du fichier de sortie (qui va être un fichier VHDL) on écrit aussi dans le Command Window : Report_names rules vhdl Change_names rules vhdl On va sauvegarder le fichier en TROIS formats : VHDL (pour la simulation après synthèse), Verilog (pour rentrer sous Silicon Ensemble) et data base (pour pouvoir relire le fichier synthétisé sous Synopsys, si besoin). File Save as 13

14 Il faut sauvegarder maintenant les informations de timming : les retards de propagation des signaux dans le circuit dans un fichier de type SDF (Standard Delay Format). Ces retards dépendent de temps de propagation dans les portes logiques et les temps de set-up et hold des bascules. FILE Save Info Design Timming Format SDF (Standard Delay Format) File name : counter.sdf 14

15 Simulation après synthèse Copier le fichier de test du compteur du répertoire VHDL dans le répertoire SYNTHESE. Ouvrir le fichier counter.vhd du répertoire SYNTHESE qui est le fichier du compteur 8 bit après synthèse et regarder le nom de la nouvelle architecture (SYN_votre_nom_d architecture). Dans le fichier de test du compteur (répertoire SYNTHESE), dans la configuration, changer le nom de l architecture du compteur avec celui de l architecture du compteur après synthèse (SYN_votre_nom_d architecture). Lancer un nouveau shell xterm. Se placer dans le répertoire SIMU_APRES_SYNTHESE. Lancer l environnement IUS5.5 : ldv IUS55 Lancez le simulateur VHDL comme décrit auparavant. nclaunch & Copier dans le repertoire SIMU_APRES_SYNTHESE les fichiers : - counter.vhd - le compteur synthétisé (il se trouve dans le répertoire SYNTHESE ) - tes-counter.vhd votre fichier de test déjà écrit - counter.sdf le fichier de retards de propagation dans les portes ; il se trouve dans le répertoire SYNTHESE Sélectionnez : counter.vhd Compile VHDL test_counter.vhd Compile VHDL counter.sdf Tools SDF Compiler 15

16 Un fichier counter.sdf.x a été créé dans le répertoire SIMU_APRES_SYNTHESE. Créer le fichier de commande counter.sdf_cmd ( t counter.sdf_cmd ) avec les lignes suivantes COMPILED_SDF_FILE= "counter.sdf.x", SCOPE = : écrivez le label d instanciation du composant ; Représente le point d entrée du SDF pour le composant à tester Revenez sur NCLAUNCH. Sélectionnez la l architecture du fichier de test et lancez l élaboration à travers le menu Tools Elaborator Cliquez sur la rubrique Advanced Options de la fenêtre Elaborate. Dans la nouvelle fenêtre choisissez Annotation Use SDF command file et écrivez l option suivante : counter.sdf_cmd Lancer Elaborate Design. Sélectionnez le fichier dans le snapshot et lancer la simulation Simulate Design Simulation après synthèse. On remarque le retard dû aux portes logiques qui est d environ 1.9 ns pour cette sortie. Simulation du code VHDL écrit par nous. Pas de retard entre l horloge et l affichage des données en sortie. Dans la simulation après synthèse, remarquez vous d états aléatoires (glitch)? Sont-elles gênantes? 16

17 Placement et Routage Travaux pratiques Présentation de l outil de Placement & Routage SoC Encounter sous environnement CADENCE 17

18 Placement et routage Se placer dans le répertoire PR (prendre un nouveau shell - xterm ). Installer l environnement nécessaire avec les commandes: > soc52 > ams > ams_encounter tech c35b4 Copier votre fichier counter.v (format Verilog) qui a été créé suite à la synthèse du code VHDL dans le repertoire PR. Le fichier counter.v se trouve dans le répertoire VHDL/SYNTHESE. Dans le cadre de ce TP nous allons utiliser la librairie AMS Les composants de cette librairie sont réalisés dans une technologie 0.35 µm. Cette technologie peut avoir jusqu a 4 niveaux de métal. L avantage major de cette librairie est qu elle nous permet d avoir la vue complète de tous les niveaux de layout pour chaque cellule de la librairie(porte AND, NOR, bascule D, etc.). Commençons le Placement et le routage du compteur synthétisé. Lancez le logiciel SoCencounter : > encounter 1. Design Design Import Dans Design Import LOAD le fichier de configuration : c35b4_std.conf Dans Design import File : counter.v et TOP Cellule : counter 2. Initialisation de votre design. Floorplan Specify FloorPlan Donnez des valeur pour «Row Utilisation», «Row Spacing», «IO to Core Distance». Un exemple des valeurs est présenté ci-dessous : Row Utilisation 85% Row Spacing 0 microns IO to Core Distance 20 microns pour left/right et top/bottom Cliquez sur les options (par default): Flip Every Other Row qui permet de retourner les rangés des cellules afin d utiliser la même ligne de masse ou de VDD entre 2 rangés consécutives ; Cliquez ensuite sur OK. Votre «floorplan» a été initialisé. 18

19 3. Routage des interconnexions de masse et alimentation (VDD) Power Power Planning Add Rings Nous allons placer la masse du circuit et l alimentation en utilisant les paramètres montres dans la figure au-dessus. Nous allons placer l anneau de masse et celui d alimentation VDD, on va utiliser du MET1 pour les lignes horizontales et du MET2 pour les 2 lignes verticales de l anneau. On donne aux lignes de masse et d alimentation une largeur de 4µm et un espacement (spacing) de 4 µm. 4. Connecter l alimentation et la masse : Route Special Route 5. Placer les cellules. Place Standard Cells and Blocks Clickez sur l icône : Physical View ( en haut à droite) OK 19

20 6. Routage Le pas suivant est le routage des interconnexions entre cellules : Route NanoRoute OK 7. Introduction arbre d horloge (OPTIONEL) Timing Timing analysis Pre-CTS (obs : nous n avons pas introduit de fichier de contrainte temporaire quand nous avons importé le design) Clock Create Clock Tree Spec Clock specify clock tree Clock Synthesize clock tree Timing Timing analysis Pre-CTS Visualisation de l horloge : Lancez Design Browser Nets Clock 20

21 Votre design est fini et doit ressembler à la figure suivante : 8. Vérification : Verify Verify Geometry Verify Verify Conectivity 9. Save le design placé et routé Sauvegardez le fichier en lui donnant le nom : counter_placed_routed. Design Save Nous allons sauvegarder le compteur placé et routé en format DEF (Design Exchange Format) en utilisant la commande : Design Save As DEF On sauve sur le nom counter.def (par exemple). Ce fichier va nous permettre d importer le design de notre compteur en Virtuoso Layout de Cadence afin de visualiser le circuit dans toute sa complexité (tous les niveaux de layout). 21

22 Préparation des fichiers pour la backannotation après placement & routage Nous allons préparer les fichiers nous permettant de voir le retard introduit par les interconnexions et les éléments parasites RC. Timing Extract RC Sélectionnez tout OK Timing Calculate Delay Donnez au fichier le nom conter.sdf!!!! Le fichier pour backannotation a été préparé. On quitte SoC Encounter : File Exit Importation du design sous Virtuoso Layout Lancez un nouveau shell (xterm). Créer un répertoire LAYOUT : mkdir LAYOUT cd LAYOUT Nous allons lancez l environnement AMS (installation du chemin d accès vers le design kit AMS360 nécessaire à la visualisation du layout avec la commande : > ams Ensuite on lance l outil de Cadence pour la conception des circuits intégrés ICFB (Integrated Circuit Front-End Back-End) avec la commande : ams_cds mode fb tech c35b4 22

23 On lance le manager de librairies : Tools Library Manager counterse et on sélection la librairie que nous avons crée avec Silicon Ensemble lors de l importation du fichier Verilog obtenu après synthèse (librairie counterse voir l exemple plus haut). A l intérieur de cette librairie on retrouve bien notre design du compteur avec une vue HDL. Tout d abord nous allons attacher cette librairie à la librairie technologique qui contient les layers physiques de la technologie utilisé et les propriétés de ces layers (par exemple : layer diffusion, implantation N, poly, etc). Dans la fenêtre icfb on choisi le menu : Tools Technology File Manager Attach Technology 23

24 counterse TECH_C35B4 On choisi pour le Design Library le nom de notre librairie où se trouve notre design counter counterse et on l attache à la technologie TECH_C35B4 qui correspond bien à notre libraire aalib7. On clique sur OK. Design Library counterse Technology Library TECH_C35B4 Ensuite on importe le fichier counter.def en utilisant le menu : File Import DEF en complétant tous les paramètres comme dans la figure ci-après. Ref. Library Names TECH_C35B4 24

25 CORELIB Dans la rubrique Library Name vous marquez le nom de votre librairie et dans la rubrique Cell Name le nom de votre cellule qui contient le design placé et routé du compteur (vous pouvez voir ce nom avec Library Manager). Vous activez la rubrique Ref. Library Names et vous écrivez CORELIB qui est bien notre librairie de design. Dans la rubrique DEF File Name vous écrivez le nom de votre fichier DEF, par exemple : counter.def. Cliquez sur OK. En ce moment dans le Library Manager vous remarquer que dans votre bibliothèque, à la cellule counter on a rajouté une vue «layout». Vous sélectionnez la vue layout et vous cliquez 2 fois sur (ou vous sélectionnez la vue layout et avec le bouton droit de la souris vous faites Open) : 25

26 Vous faites Floorplan Replace View et vous remplacer toutes (switch all) les vues «abstract» des cellules (vues utiliser par Silicon Ensemble) avec les vues «layout» (vues complètes de chaque cellule contient tous les niveaux de layout). Dans le menu Tools vous choisissez Layout. Pour voir votre circuit complet vous faites : Options Display et dans la rubrique Display Levels vous complétez : From : 0 To : 10 Ou vous appuyez sur la touche 1 qui est un «BindKey» pour la même opération. 26

27 Voici votre circuit : 27

28 et un zoom : Pour vérifier si le circuit obtenu respecte les règles de design on va faire un DRC (Design Rules Check) : Verify DRC Comme vous pouvez observez, il y a des erreurs dans le design. Pour éliminer ces erreurs on va faire tournez le DRC avec un autre fichier des règles : repare.rul (à la place de diva DRC.rul). Puis on refait la vérification du design en utilisant les fichiers de règles de dessin correspondant à notre technologie: diva DRC.rul et on remarque que cette fois ci il n y a plus des erreurs dans notre design. Donc, notre circuit est près à être envoyé en fabrication. 28

29 Backannotation après placement & routage Il faut prendre un nouveau shell dterm (xterm) On va se placer dans le répertoire VHDL/PR/SIMU_APRES_PR. Créer un lien vers les fichiers counter.vhd obtenu après synthèse, ainsi que pour le fichier test_counter.vhd et un lien vers le fichier counter.sdf obtenu antérieurement. ln s../../synthese/counter.vhd. ln s../../ SYNTHESE/test_counter.vhd... ln s../ counter.sdf. On lance l environnement IUS de Cadence : ldv et ensuite nclaunch & On charge les fichiers counter.vhd et test_counter.vhd et le fichier counter.sdf. Sélectionnez : counter.vhd Compile VHDL test_counter.vhd Compile VHDL counter.sdf Tools SDF Compiler Un fichier counter.sdf.x a été créé dans le répertoire SIMU_APRES_PR. Créer le fichier de commande counter.sdf_cmd ( t counter.sdf_cmd ) avec les lignes suivantes COMPILED_SDF_FILE= "counter.sdf.x", SCOPE = : écrivez le label d instanciation du composant ; Représente le point d entrée du SDF pour le composant à tester 29

30 Revenez en IUS 5.5 NCLAUNCH. Sélectionnez la l architecture du fichier de test et lancez l élaboration à travers le menu Tools Elaborator Cliquez sur la rubrique Advanced Options de la fenêtre Elaborate. Dans la nouvelle fenêtre choisissez Annotation Use SDF command file et écrivez l option suivante : counter.sdf_cmd Lancer Elaborate Design. Sélectionnez le fichier dans snapshot et lancer la simulation Simulate Design Regardez les courbes obtenues et remarquer le retard introduit par les interconnexions. Retard supplémentaire introduit par les interconnexions d environ 0.5 ns, pour cette sortie 30

Conception Systèmes numériques VHDL et synthèse automatique des circuits

Conception Systèmes numériques VHDL et synthèse automatique des circuits Année 2011-2012 Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques WIDEMACV1 LAAS-CNRS 2011 Présentation du simulateur VHDL sous environnement Cadence Présentation

Plus en détail

Guide d utilisation des outils de conception VHDL - FPGA

Guide d utilisation des outils de conception VHDL - FPGA Guide d utilisation des outils de conception VHDL - FPGA Eduardo Sanchez EPFL - LSL 2000 Guide des outils de conception Page 1 Eduardo Sanchez Exemple de programme VHDL: Une ALU 8 bits C est une ALU très

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim

Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim Camille Leroux 1 Introduction Ce tutorial a pour objectif l apprentissage des outils de conception Design Compiler (Synopsys)

Plus en détail

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception Faculté des Sciences Département de physique Option : InfoTronique Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception 1 Objectifs

Plus en détail

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA Cyclone QuartusII design Cyclone Quartus base Quartus II - Schematic Objectif Moyens Préliminaire Théorie Matériel Durée Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique

Plus en détail

TP de programmation du CPLD MACH 4

TP de programmation du CPLD MACH 4 TP de programmation du CPLD MACH 4 Introduction Il y a quelques années la réalisation d un montage en électronique numérique impliquait l utilisation d un nombre important de circuits logiques. Ceci avait

Plus en détail

ROUTAGE AUTOMATIQUE SOUS P-CAD 2001

ROUTAGE AUTOMATIQUE SOUS P-CAD 2001 ROUTAGE AUTOMATIQUE SOUS P-CAD 2001 DOCUME T ELEVE ❶ Saisir le schéma sous PCAD-2001 Schématic Voir document Aide à la saisie de schéma sous PCAD-2001 Schématique Attention : ce schéma est destiné à servir

Plus en détail

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable.

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable. 0 Présentation du TP : Pré-requis : Durée estimée : Objectif : Avoir suivi les TP_description_schématic_compteur-FPGA et TP_compteur_VHDL_virtual_instruments-FPGA. Connaissance du langage C ANSI. 2 heures.

Plus en détail

Flot de conception VLSI/FPGA Synopsys - ModelSim SE

Flot de conception VLSI/FPGA Synopsys - ModelSim SE Flot de conception VLSI/FPGA Synopsys - ModelSim SE Tutorial (version avril 2012) Olivier Sentieys, Hélène Dubois ENSSAT - Université de Rennes 1 sentieys@enssat.fr, dubois@enssat.fr 1- Introduction Sommaire

Plus en détail

Flot de conception VLSI/FPGA Synopsys - ModelSim SE

Flot de conception VLSI/FPGA Synopsys - ModelSim SE Flot de conception VLSI/FPGA Synopsys - ModelSim SE Tutorial (version avril 2010) Olivier Sentieys, Hélène Dubois ENSSAT - Université de Rennes 1 sentieys@enssat.fr, dubois@enssat.fr 1- Introduction Sommaire

Plus en détail

Initiation au layout de Circuits Intégrés.

Initiation au layout de Circuits Intégrés. CAO Initiation Layout Cadence 1 Initiation au layout de Circuits Intégrés. Les logiciels de CAO de Cadence permettent la conception du jeu de masques permettant la fabrication d un circuit intégré à partir

Plus en détail

Manuel d utilisation de Quartus II

Manuel d utilisation de Quartus II Manuel d utilisation de Quartus II 1- Présentation Ce document a pour but de vous initier à l utilisation du logiciel Quartus II de la société Altéra ; les informations que vous trouverez dans ce document

Plus en détail

Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC. Laboratoire 1 Introduction aux outils Quartus II et ModelSim

Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC. Laboratoire 1 Introduction aux outils Quartus II et ModelSim 1. Introduction Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC Laboratoire 1 Introduction aux outils Quartus II et ModelSim Ce laboratoire a pour but de vous initier aux outils logiciels

Plus en détail

isplever pour les nuls

isplever pour les nuls isplever pour les nuls G. D AQUINO ENSEIGNANT EN ELECTRONIQUE Sommaire 1 LOGICIEL...3 1.1 TELECHARCHER ISPLEVER... 3 1.2 OBTENIR UNE LICENCE.... 3 2 PROJET...4 2.1 DEMARRER ISPLEVER... 4 2.2 CREER UN PROJET...

Plus en détail

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond Cours VHDL - IV L3-S6 - Université de Cergy-Pontoise Laurent Rodriguez Benoît Miramond Plan du cours I Historique de conception des circuits intégrés - HDL - Modèles de conceptions - VHDL - Les modèles

Plus en détail

D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker.

D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker. de relier ce bus flottant aux modules compteur D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker. Pour un bus le nom du noeud doit se faire de la façon

Plus en détail

TUTORIAL ModelSim VHDL

TUTORIAL ModelSim VHDL ÉCOLE NATIONALE SUPÉRIEURE de SCIENCES APPLIQUÉES et de TECHNOLOGIE TECHNOPOLE ANTICIPA LANNION UNIVERSITÉ DE RENNES 1 TUTORIAL ModelSim VHDL D. Chillet, E. Casseau Le 14 novembre 2008 LOGICIEL et SYSTÈME

Plus en détail

Tutorial Cadence Virtuoso

Tutorial Cadence Virtuoso Tutorial Cadence Virtuoso (Les premiers pas) Cadence Virtuoso IC6.1.500.3 Design Kit AustriaMicroSystems (AMS) HIT-Kit 4.00 Process : c35b4c3 (0.35µm CMOS 4 métaux) Table des matières Login et ouverture

Plus en détail

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS 1 Présentation du logiciel de conception ALTERA : Quartus II Version 0.01α par J. WEISS Projet étudié...1 Cahier des charges...1 Analyse du sujet...2 Conception...2 Définition du projet...2 Déroulement

Plus en détail

1 - Simulation d un circuit sous QuartusII

1 - Simulation d un circuit sous QuartusII 1.1 Objectif TP Logique Séquentielle - PeiP2 1 - Depuis de nombreuses années, la conception de circuits numériques est réalisée à l aide d outils de CAO (Conception Assistée par Ordinateur). L objectif

Plus en détail

S.T.I. Génie Electrique option Electronique SOMMAIRE

S.T.I. Génie Electrique option Electronique SOMMAIRE SOMMAIRE Introduction page n 3 I) Schematic Ouverture de Schematic page n 3 Configuration des librairies page n 4 Configuration de la feuille de travail page n 4 Configuration de la grille de travail page

Plus en détail

- TUTORIEL - Introduction

- TUTORIEL - Introduction IE-Tutoriel_ImageModeler Tutoriel sur les bases d ImageModeler dans le cadre du module 3 des filières métiers Auteur(s) Guillaume Lemeunier Version 0.01 Date 13/02/2009 Introduction ImageModeler «Autodesk

Plus en détail

Introduction au logiciel Tetramax (tmax, mode graphique)

Introduction au logiciel Tetramax (tmax, mode graphique) Introduction au logiciel Tetramax (tmax, mode graphique) Mounir Benabdenbi François Pêcheux Le Laboratoire ASIME dispose de 7 licences du logiciel Tetramax de Synopsys, destiné au test des circuits intégrés.

Plus en détail

UTILISATION DE PCAD ET SPECCTRA POUR LE ROUTAGE DE CIRCUITS IMPRIMES

UTILISATION DE PCAD ET SPECCTRA POUR LE ROUTAGE DE CIRCUITS IMPRIMES UTILISATION DE PCAD ET SPECCTRA POUR LE ROUTAGE DE CIRCUITS IMPRIMES Sommaire : 1. Installation rapide des librairies dans ACCEL Schematic et PCB 3 2. La saisie de schémas sous PCAD Schematic 4 2.1. Initialisation

Plus en détail

TP2 Synthèse d'un Générateur Basse Fréquence GBF

TP2 Synthèse d'un Générateur Basse Fréquence GBF Filière ELT 2 ème année TP2 Synthèse d'un Générateur Basse Fréquence GBF Le but final de ce TP est de réaliser un générateur basse-fréquence (GBF). Il doit être capable de produire un signal sinusoïdal,

Plus en détail

Notice de prise en main du logiciel. Quartus II

Notice de prise en main du logiciel. Quartus II Notice de prise en main du logiciel Quartus II 1 2 Table des matières 1 Présentation... 4 2 Création d'un projet... 4 3 Saisie d'un projet... 7 3.1 Saisie graphique... 7 3.2 Saisie textuelle en VHDL...

Plus en détail

PRESENTATION DE L ENVIRONNEMENT PCAD

PRESENTATION DE L ENVIRONNEMENT PCAD PRESENTATION DE L ENVIRONNEMENT PCAD Le logiciel PCAD se compose de trois parties distinctes. Le logiciel de saisie de schéma Le logiciel de routage de circuit imprimé Le gestionnaire de librairie qui

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

Logiciel Eagle 4.11. Initiation au routage. Inititation Eagle 4.11 Club RoboInsat 2007/2008 1

Logiciel Eagle 4.11. Initiation au routage. Inititation Eagle 4.11 Club RoboInsat 2007/2008 1 Logiciel Eagle 4.11 Initiation au routage Inititation Eagle 4.11 Club RoboInsat 2007/2008 1 Avant Propos Ceci est juste un résumé permettant de prendre en main plus facilement le logiciel Eagle. Il n est

Plus en détail

"QuestaSim 6.3d" "Precision Synthesis 2007a.8" "Quartus II 7.2"

QuestaSim 6.3d Precision Synthesis 2007a.8 Quartus II 7.2 Département TIC Institut REDS Introduction à "QuestaSim 6.3d" "Precision Synthesis 2007a.8" "Quartus II 7.2" Etienne Messerli Mai 2008 Version 5.0 R DS Auteur et version du manuel Les premières versions

Plus en détail

Contrôleur VGA. Figure 1. Le port VGA sur la carte Nexys-3

Contrôleur VGA. Figure 1. Le port VGA sur la carte Nexys-3 Contrôleur VGA Un contrôleur VGA 1 est un composant qui contrôle 5 signaux de base pour afficher de la vidéo : - un signal de synchronisation horizontale HS - un signal de synchronisation verticale VS

Plus en détail

Modélisation physique des cellules logiques... Modèles pour le placement routage, le format "LEF"

Modélisation physique des cellules logiques... Modèles pour le placement routage, le format LEF Modélisation physique des cellules logiques... Modèles pour le placement routage, le format "LEF" Yves Mathieu Plan Introduction Technologie Macros Conclusion 2/21 FC Backend ASIC Yves Mathieu Library

Plus en détail

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr Infotronique 2ème année Module MA3: Composants des systèmes temps réelr 1) Méthodologie de conception 2) Outils de conception 3) La simulation et la vérification 1 Objectif Développement de système basé

Plus en détail

Cours- TD VHDL. Séance 1

Cours- TD VHDL. Séance 1 Cours- TD VHDL Séance 1 Nous allons pour commencer apprendre à utiliser le logiciel qui va permettre de créer des composants décrits en HDL (Hardware Description Language). Ce logiciel permet en fait de

Plus en détail

Routage Grande Vitesse des Cartes Electroniques

Routage Grande Vitesse des Cartes Electroniques Routage Grande Vitesse des Cartes Electroniques Roberto Reyna 1, aniela ragomirescu 2,3 1-Freescale Toulouse 2 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 3-LAAS-CNRS

Plus en détail

Comment paramétrer et sauvegarder les configurations d Altium Designer?

Comment paramétrer et sauvegarder les configurations d Altium Designer? 1/2009 13.01.2009 Paramétrage d Altium Designer Question: Comment paramétrer et sauvegarder les configurations d Altium Designer? Contexte: De nombreux clients posent souvent les questions suivantes :

Plus en détail

Outils EDA. Contenu présentation

Outils EDA. Contenu présentation Unité CSF Conception de systèmes numériques sur FPGA Outils EDA Etienne Messerli Mise à jour le 21 février 2012 CSF P1, Méthodologie, p 1 Contenu présentation Design flow VHDL Les outils EDA: catégorie,

Plus en détail

SIN-FPGA DESCRIPTION PAR SCHEMA

SIN-FPGA DESCRIPTION PAR SCHEMA SIN-FPGA DESCRIPTION PAR SCHEMA Documents ressources: http://www.altera.com/literature/lit-index.html Introduction to Quartus II : intro_to_quartus2.pdf Documentation QUARTUS II : quartusii_handbook.pdf

Plus en détail

Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A. Compteur décimal. Electronique numérique

Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A. Compteur décimal. Electronique numérique Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A Compteur décimal Electronique numérique TP 1 Ghania Idiri Tomáš Novák 26 novembre 2007 1 Compteur

Plus en détail

1 Démarrer... 3 1.1 L écran Isis...3 1.2 La boite à outils...3 1.2.1 Mode principal... 4 1.2.2 Mode gadget...4 1.2.3 Mode graphique...

1 Démarrer... 3 1.1 L écran Isis...3 1.2 La boite à outils...3 1.2.1 Mode principal... 4 1.2.2 Mode gadget...4 1.2.3 Mode graphique... 1 Démarrer... 3 1.1 L écran Isis...3 1.2 La boite à outils...3 1.2.1 Mode principal... 4 1.2.2 Mode gadget...4 1.2.3 Mode graphique... 4 2 Quelques actions... 5 2.1 Ouvrir un document existant...5 2.2

Plus en détail

HOGUET Thomas K3B. Formation ORCAD

HOGUET Thomas K3B. Formation ORCAD HOGUET Thomas K3B Formation ORCAD Formation Orcad Comment créer un fichier de routage? Capture ------------------> Fichier Netlist -----------------------> Layout Schéma Connexion Valeur Empreinte Implantation

Plus en détail

Guide de travaux pratiques

Guide de travaux pratiques INF1500 LOGIQUE DES SYSTÈMES NUMÉRIQUES Guide de travaux pratiques Introduction à l utilisation d Active-HDL 8.2 et à la technologie FPGA 02 Septembre 2009 École Polytechnique de Montréal page 1 de 32

Plus en détail

Notice ARES Version 5.20 Française

Notice ARES Version 5.20 Française ARES -1/19 Notice ARES Version 5.20 Française Carlos Valente Technicien IUT LIMOGES Département Génie Electrique et informatique Industrielle 19100 Brive la gaillarde France. Page - 1/19 ARES -2/19 Routage

Plus en détail

Les évolutions en cours

Les évolutions en cours Les évolutions en cours version 1.0 Plan Back-end / Front-end ASIC / FPGA 2 Le problème des longs fils Relative delay Temps de propagation dans les longs fils Temps de propagation dans les portes (fanout

Plus en détail

Lycée Julliot de la Morandière

Lycée Julliot de la Morandière OrCad Capture 9.1 Saisie de Schéma GRANVILLE ORCAD CAPTURE SAISIE DE SCHEMA 1) Lancement de Capture...2 1.1) Création d un nouveau projet...2 1.2) Travail sur un projet existant...3 2) Ecrans de Capture...3

Plus en détail

Module 2 Création d un formulaire simple

Module 2 Création d un formulaire simple Form Builder Développement d un formulaire Sauvegarde d un formulaire Établir une connexion avec le serveur Fenêtre de navigation Assistant de création de blocs (Data Block Wizard) Assistant de mise en

Plus en détail

TABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3 & ' " ( ) '*+ ", ##) # " -. /0 " 1 2 " 3. SIMULATION 7 " - 4.

TABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3 & '  ( ) '*+ , ##) #  -. /0  1 2  3. SIMULATION 7  - 4. TABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3! " #$ % & ' " ( ) '*+ ", ##) # " -. /0 " 1 2 " 3' & 3. SIMULATION 7 0 ( 0, - 0 - " - & 1 4. LA SOURIS 11 5. LES RACCOURCIS CLAVIER 11 STI Electronique

Plus en détail

Manuel d utilisation des archives pour enregistreur numérique Alarme DB

Manuel d utilisation des archives pour enregistreur numérique Alarme DB Manuel d utilisation des archives pour enregistreur numérique Alarme DB Procédure d accès aux archives 1- Cliquez une fois avec le bouton gauche de la souris sur l icône «View Log» en bas à droite de l

Plus en détail

PROJET VHDL Réalisation d un processeur. D. Chillet, D. Ménard et E. Kinvi-boh. Le 7 juillet 2004

PROJET VHDL Réalisation d un processeur. D. Chillet, D. Ménard et E. Kinvi-boh. Le 7 juillet 2004 ENSSAT ÉCOLE NATIONALE SUPÉRIEURE de SCIENCES APPLIQUÉES et de TECHNOLOGIE TECHNOPOLE ANTICIPA LANNION UNIVERSITÉ DE RENNES 1 PROJET VHDL Réalisation d un processeur D. Chillet, D. Ménard et E. Kinvi-boh

Plus en détail

GEL 2004 Design II (modélisation)

GEL 2004 Design II (modélisation) GEL 2004 Design II (modélisation) Réalisation PCB Capteur Position avec Altium Département de génie électrique et de génie informatique Sommaire Circuit du capteur de position à réaliser sur PCB Environnement

Plus en détail

Guide de Prise en main CSiEDA5

Guide de Prise en main CSiEDA5 Guide de Prise en main CSiEDA5 1. Choix et modification de la langue.............................................................................. 2 2. Interface Utilisateur.....................................................................................................

Plus en détail

MANUEL D UTILISATION PRO-FACE

MANUEL D UTILISATION PRO-FACE MANUEL D UTILISATION PRO-FACE SOMMAIRE Chapitre 1 Procédure d utilisation 1. En créant un écran seul..... 2. En créant un écran plus un programme logique.. 1-1 1-2 Chapitre 2 Du début à la fin 1. Guide.....

Plus en détail

Le SupportPack MO71. Présentation. Préalables. Installation

Le SupportPack MO71. Présentation. Préalables. Installation Présentation Ce document présente les étapes d installation et de paramétrage du Support Pack IBM «MO71», ainsi que quelques manipulations de base. Le MO71 permet de configurer et gérer facilement un réseau

Plus en détail

Introduction à VHDL. Introduction à VHDL. Daniel Etiemble de@lri.fr. Exemple de conception. Code VHDL pour réaliser un comparateur 4 bits

Introduction à VHDL. Introduction à VHDL. Daniel Etiemble de@lri.fr. Exemple de conception. Code VHDL pour réaliser un comparateur 4 bits Introduction à VHDL Daniel Etiemble de@lri.fr Introduction à VHDL Exemple de conception Code VHDL pour réaler un comparateur 4 bits [30] B[30] eqcomp4 égal -- eqcomp4 est un comparateur 4 bits eqcomp4

Plus en détail

Édition schématique et simulation analogique avec le logiciel CircuitMaker 2000

Édition schématique et simulation analogique avec le logiciel CircuitMaker 2000 Édition schématique et simulation analogique avec le logiciel CircuitMaker 2000 Département de génie électrique et de génie informatique Université de Sherbrooke Révisé le 20 jan. 2006 1 Table des matières

Plus en détail

INITIATION AU SYSTEME D EXPLOITATION WINDOWS 2000

INITIATION AU SYSTEME D EXPLOITATION WINDOWS 2000 INITIATION AU SYSTEME D EXPLOITATION WINDOWS 2000 Introduction : Initiation à la Micro- Informatique 1. Matériel 2. Périphériques a) Le clavier b) La souris c) L écran d) L unité centrale e) L imprimante

Plus en détail

Système Normalisé de Gestion des Bibliothèques -SYNGEB : version Réseau-

Système Normalisé de Gestion des Bibliothèques -SYNGEB : version Réseau- Ministère de l Enseignement Supérieur et de la Recherche Scientifique Centre de Recherche sur l Information Scientifique et Technique Système Normalisé de Gestion des Bibliothèques -SYNGEB : version Réseau-

Plus en détail

Procédures Windows 7

Procédures Windows 7 Procédures Windows 7 Voici les étapes pour installer Mozilla Firefox, Authorware Web Player 7, ainsi que Flash Player, pour le système d exploitation Windows 7 32 bits. 1 ère étape : Vous devez d abord

Plus en détail

TP 5: Electronique numérique

TP 5: Electronique numérique Travaux Pratiques Avancés (TPA) d Electronique Année 2015-16 TP 5: Electronique numérique Sergio Gonzalez Sevilla *, Antonio Miucci Département de Physique Nucléaire et Corpusculaire (DPNC) Université

Plus en détail

Guide de démarrage du logiciel Altium Designer

Guide de démarrage du logiciel Altium Designer INSTITUT NATIONAL DES SCIENCES APPLIQUEES DE TOULOUSE Guide de démarrage du logiciel Altium Designer Alexandre Boyer alexandre.boyer@insa-toulouse.fr http://www.alexandre-boyer.fr Décembre 2011 Ce document

Plus en détail

Connexion au serveur ANOR09 depuis un réseau externe

Connexion au serveur ANOR09 depuis un réseau externe Connexion au serveur ANOR09 depuis un réseau externe 1. Préparation de votre machine : installation des logiciels nécessaires Afin de vous connecter au serveur ANOR09, vous devrez tout d abord télécharger

Plus en détail

Thème Image - TP3 - Image vectorielle - PostScript

Thème Image - TP3 - Image vectorielle - PostScript Université Joseph Fourier DLST UE MAP11/12 Année 213-14 Thème Image - TP3 - Image vectorielle - PostScript Connexion sur un serveur Linux Pour ce TP, vous allez devoir utiliser des logiciels se trouvant

Plus en détail

Formation sur. Cadsoft Eagle. Par Jean-François Fortier

Formation sur. Cadsoft Eagle. Par Jean-François Fortier Formation sur Cadsoft Eagle Par Jean-François Fortier 30 mars et 6 avril 2009 Tables des matières 1 PREMIÈRE RENCONTRE (3 HEURES)...4 1.1 PRÉSENTATION GÉNÉRALES DE EAGLE...4 1.2 PRÉSENTATION DU PROJET...4

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

Environnements de développement (intégrés)

Environnements de développement (intégrés) Environnements de développement (intégrés) Plan de travail Patrick Labatut labatut@di.ens.fr http://www.di.ens.fr/~labatut/ Département d informatique École normale supérieure Centre d enseignement et

Plus en détail

Sécurisation et contrôle électronique des documents PaPyRuS (PDF)

Sécurisation et contrôle électronique des documents PaPyRuS (PDF) Sécurisation et contrôle électronique des documents PaPyRuS (PDF) Les documents PDF créés à partir du 10 juin 2013 et mis à votre disposition via BelfiusWeb PaPyRus sont certifiés (signés) par Belfius

Plus en détail

Guide : Réalisation d'une simulation

Guide : Réalisation d'une simulation Guide : Réalisation d'une simulation D'après les documents de : Philippe Leteneur Philippe Lecardonnel OrCad Documents ressources : OrCad 9 PR2000 page 1 Objectifs: - prise en main des fonctionnalités

Plus en détail

Enregistreur de données de température

Enregistreur de données de température Manuel d utilisation Enregistreur de données de température Modèle TH10 Introduction Nous vous félicitons d avoir fait l acquisition de l Enregistreur de données de température. Cet enregistreur de données

Plus en détail

Si vous décidez d utiliser un autre chemin, c est ce nouveau chemin qu il faudra prendre en compte pour la sauvegarde. Cf. : Chapitre 9 Sauvegarde

Si vous décidez d utiliser un autre chemin, c est ce nouveau chemin qu il faudra prendre en compte pour la sauvegarde. Cf. : Chapitre 9 Sauvegarde Sommaire Installation du logiciel...2 Enregistrement du logiciel...2 Présentation du logiciel...3 Initialisation du logiciel... 1. Initialisation des constantes...4 2. Initialisation des codes grades...5

Plus en détail

Fig. 1.5. Fenêtre de réglage des paramètres du bloc Sygnal Generator

Fig. 1.5. Fenêtre de réglage des paramètres du bloc Sygnal Generator Chapitre 1-B Fig. 1.5. Fenêtre de réglage des paramètres du bloc Sygnal Generator - Après l installation sur le schéma de tous les blocs des bibliothèques demandées, il est nécessaire de procéder à la

Plus en détail

Fonctions principales du logiciel : Zone de texte libre Zone de texte automatique Fonction «multiplaque» ou «matrix» Vectorisation d image noir et

Fonctions principales du logiciel : Zone de texte libre Zone de texte automatique Fonction «multiplaque» ou «matrix» Vectorisation d image noir et Fonctions principales du logiciel : Zone de texte libre Zone de texte automatique Fonction «multiplaque» ou «matrix» Vectorisation d image noir et blanc Outils de dessin et de modelage Utilisation de la

Plus en détail

La simulation numérique efficace

La simulation numérique efficace La simulation numérique efficace Avec ModelSim Référence : Auteur(s) : 060409-ReMI-MODEL-TRIAL-V1.1 S. Moutault Copyright 2006, S. Moutault. Le contenu de ce document peut être redistribué sous les conditions

Plus en détail

OPTION 1 : Analyse des corrélats des voyelles accentuées.

OPTION 1 : Analyse des corrélats des voyelles accentuées. 1 LIN-2622 Phonétique instrumentale Travail pratique (choix entre option 1 et 2) OPTION 1 : Analyse des corrélats des voyelles accentuées. Le travail consiste à analyser les corrélats de l accent dans

Plus en détail

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC ISE Implementation Du VHDL au Bitstream Carte Digilent Nexys 2 Connexion USB entre la carte et le PC Flot de Conception FPGA Cahier des charges / Spécifications 2 du composant Outil de Simulation Description

Plus en détail

Utilisation des outils Easy Interactive Tools sous Windows

Utilisation des outils Easy Interactive Tools sous Windows Utilisation des outils Easy Interactive Tools sous Windows Après avoir téléchargé et installé les outils Easy Interactive Tools, vous pouvez utiliser les crayons inclus avec le produit BrightLinkMC pour

Plus en détail

Redatam+SP REcupération de Données relatives à des petites Aires par Micro-ordinateur

Redatam+SP REcupération de Données relatives à des petites Aires par Micro-ordinateur Redatam+SP REcupération de Données relatives à des petites Aires par Micro-ordinateur Redatam+ SP WebServer (R+SP WebServer) Installation et Configuration pour le Système d Exploitation Windows REDATAM+SP

Plus en détail

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA 1) Problématique et objectifs L objectif de cette séance est d intégrer un processeur spécialisé (PS) avec la logique

Plus en détail

Groupe Eyrolles, 2003, ISBN : 2-212-11317-X

Groupe Eyrolles, 2003, ISBN : 2-212-11317-X Groupe Eyrolles, 2003, ISBN : 2-212-11317-X 3 Création de pages dynamiques courantes Dans le chapitre précédent, nous avons installé et configuré tous les éléments indispensables à la mise en œuvre d une

Plus en détail

TUTORIEL pour réaliser une simulation avec Orcad Capture-Pspice

TUTORIEL pour réaliser une simulation avec Orcad Capture-Pspice TUTORIEL pour réaliser une simulation avec Orcad Capture-Pspice A). Présentation : I ). Introduction : La réalisation d une simulation peut se décomposer en différentes étapes, pour lesquelles le respect

Plus en détail

BIRT (Business Intelligence and Reporting Tools)

BIRT (Business Intelligence and Reporting Tools) BIRT (Business Intelligence and Reporting Tools) Introduction Cette publication a pour objectif de présenter l outil de reporting BIRT, dans le cadre de l unité de valeur «Data Warehouse et Outils Décisionnels»

Plus en détail

Installation de SQL Server Reporting Services avec l intégration dans un site Windows SharePoint Services V3

Installation de SQL Server Reporting Services avec l intégration dans un site Windows SharePoint Services V3 Installation de SQL Server Reporting Services avec l intégration dans un site Windows SharePoint Services V3 Introduction Le Service Pack 2 de SQL Server 2005 a ajouté une option de gestion et d utilisation

Plus en détail

Prise en main de Visual C++ 6.0

Prise en main de Visual C++ 6.0 Prise en main de Visual C++ 6.0 1) premier programme Sélectionnez l icône suivante pour démarrer l application. La fenêtre suivante s ouvre à l écran. Pour créer un nouveau projet, cliquez sur le menu

Plus en détail

Dossier d utilisation

Dossier d utilisation Dossier d utilisation Lancer le logiciel Microsoft WORD. Page 1 Ouvrir Un fichier existant Page 1 Créer (ou Ouvrir) un nouveau document Page 2 Sauvegarder un nouveau fichier Page 2 Enregistrer un document

Plus en détail

Mini_guide_Isis.pdf le 23/09/2001 Page 1/14

Mini_guide_Isis.pdf le 23/09/2001 Page 1/14 1 Démarrer...2 1.1 L écran Isis...2 1.2 La boite à outils...2 1.2.1 Mode principal...3 1.2.2 Mode gadgets...3 1.2.3 Mode graphique...3 2 Quelques actions...4 2.1 Ouvrir un document existant...4 2.2 Sélectionner

Plus en détail

Manuel d utilisation EAGLE 5.8

Manuel d utilisation EAGLE 5.8 Manuel d utilisation EAGLE 5.8 Version 2.0 25 mars 2011 Frédéric Giamarchi Département : Génie Electrique et Informatique Industrielle IUT de Nîmes Université de Montpellier Généralités Eagle vous permet

Plus en détail

www.activityinfo.org

www.activityinfo.org www.activityinfo.org Réponse Rapide aux Mouvements de Population Guide de formation CWG, 06 Aout 2015 Fiston COKOLA, Database Officer UNICEF BZE www.activityinfo.org 1 Résultats attendus de la formation

Plus en détail

GUIDE D UTILISATION GESTION DU CONTENU SITE INTERNET CANATAL. 1 ère Partie. Modification du Contenu du Site WordPress de Canatal

GUIDE D UTILISATION GESTION DU CONTENU SITE INTERNET CANATAL. 1 ère Partie. Modification du Contenu du Site WordPress de Canatal INDUSTRIES CANATAL INC. GUIDE D UTILISATION GESTION DU CONTENU SITE INTERNET CANATAL 1 ère Partie Modification du Contenu du Site WordPress de Canatal Version 1.0 FR 27 février 2013 Page laissée intentionnellement

Plus en détail

SIN : Maquettage d une solution en réponse à un cahier des charges

SIN : Maquettage d une solution en réponse à un cahier des charges SIN : Maquettage d une solution en réponse à un cahier des charges Module SIN 1.1 : Concevoir un système local et permettre le dialogue entre l homme et la machine Activité : TP2 IOWarrior - Commande de

Plus en détail

KWISATZ_TUTO_pocket_pc février 2013 KWISATZ POCKET

KWISATZ_TUTO_pocket_pc février 2013 KWISATZ POCKET Table des matières -1) KWISATZ :...2-1.1) Introduction :...2-1.2) Installation :...3-1.2.1) KWISATZ :...3-1.2.2) Installation de REMOTE DISPLAY :...7-1.3) Configuration :...9-1.3.1) Configuration de l

Plus en détail

FORMATION sur le LOGICIEL de SCHEMAS ELECTRIQUES

FORMATION sur le LOGICIEL de SCHEMAS ELECTRIQUES FORMATION sur le LOGICIEL de SCHEMAS ELECTRIQUES Lycée Louis MARCHAL mis à jour par Lycée T. DECK Page 1/ 17 SOMMAIRE 1. ARCHIVAGE/DESARCHIVAGE... 3 1.1. DESARCHIVAGE :... 3 1.2. ARCHIVAGE :... 4 2. CREATION

Plus en détail

Réalisation d un circuit imprimé avec PROTEL DXP

Réalisation d un circuit imprimé avec PROTEL DXP Réalisation d un circuit imprimé avec PROTEL DXP 1: Création d un nouveau circuit imprimé Afin de bénéficier de la pré-configuration des règles de conception exposées dans la parties "règles de conception",

Plus en détail

EndNote. Professeurs / Doctorants. Configuration utilisée : EndNote X2 Mac OS X Leopard (10.5.8 ) Word 2008

EndNote. Professeurs / Doctorants. Configuration utilisée : EndNote X2 Mac OS X Leopard (10.5.8 ) Word 2008 EndNote Configuration utilisée : EndNote X2 Mac OS X Leopard (10.5.8 ) Word 2008 Professeurs / Doctorants Réalisé : octobre 2010 Valérie Anne Mange Bibliothèque HEC Paris Contact : mange@hec.fr 01 39 97

Plus en détail

AP1.2: Traitement de l information Binaire et logique combinatoire. Binaire et logique combinatoire

AP1.2: Traitement de l information Binaire et logique combinatoire. Binaire et logique combinatoire STI2D Option SIN Première AP1.2: Traitement de l information Binaire et logique combinatoire Binaire et logique combinatoire Centre d intérêt : découverte du numérique et de la logique binaire Durée prévue

Plus en détail

GFC 2014 BASCULEMENT 2013/2014 RESEAU. GFC 2014 - Basculement réseau ADMIN 2014 V14.0 CBUD 2014 V14.0 CGEN 2014 V12.0 REGIE 2014 V11.

GFC 2014 BASCULEMENT 2013/2014 RESEAU. GFC 2014 - Basculement réseau ADMIN 2014 V14.0 CBUD 2014 V14.0 CGEN 2014 V12.0 REGIE 2014 V11. GFC 2014 BASCULEMENT 2013/2014 RESEAU VERSION ADMIN 2014 V14.0 CBUD 2014 V14.0 CGEN 2014 V12.0 REGIE 2014 V11.0 DATE 16/12/2013 19/12/2013 16/12/2013 06/12/2013 1 DASI Montpellier Janvier 2014 SOMMAIRE

Plus en détail

CG81. Tutoriel. Wake On Lan. Thomas C 09/02/2015

CG81. Tutoriel. Wake On Lan. Thomas C 09/02/2015 CG81 Tutoriel Wake On Lan Thomas C 09/02/2015 [Tapez le résumé du document ici. Il s agit généralement d une courte synthèse du document. Tapez le résumé du document ici. Il s agit généralement d une courte

Plus en détail

Utiliser Dev-C++ .1Installation de Dev-C++ Table des matières

Utiliser Dev-C++ .1Installation de Dev-C++ Table des matières Utiliser Dev-C++ Voici quelques explications sur l utilisation de Dev-C++, un excellent environnement de développement en C et C++ pour Windows qu on peut télécharger librement depuis le site www.bloodshed.net

Plus en détail

Conception de Systèmes Numériques sur FPGA

Conception de Systèmes Numériques sur FPGA Conception de Systèmes Numériques sur FPGA Conception Full Synchrone Yann Thoma Reconfigurable and Embedded igital Systems Institute Haute Ecole d Ingénierie et de Gestion du Canton de Vaud This work is

Plus en détail

Passage du schéma (Capture) au PCB (Layout) 26.10.2009

Passage du schéma (Capture) au PCB (Layout) 26.10.2009 Passage du schéma (Capture) au PCB (Layout) 26.10.2009 Orcad Capture (Schématique) Orcad Layout (PCB) 1. Assignation du footprint Sélectionner un composant Allez dans propriété Ctrl E Dans le champ PCB

Plus en détail

Installation et configuration du logiciel BauBit

Installation et configuration du logiciel BauBit Installation et configuration du logiciel BauBit Version Windows 2013 Version Date Description 1.0 11.2011 Gabriel Python 2.0 01.2013 Gabriel Python 3.0 09.2013 Gabriel Python 1 1 Configuration avant installation

Plus en détail