Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports"

Transcription

1 Constitution interne Introduction aux architectures matérielles Sylvain Chevallier IUT de Vélizy Université de Versailles Saint-Quentin janvier 2016 Voir feuille jointe Le 68HC11 est composé de registres ou accumulateurs : Accumulateur A (8 bits) Accumulateur B (8 bits) Registre index X (16 bits) Registre index Y (16 bits) SP (stack pointer) : registre de pointeur de pile PC (program counter) : registre pointant sur l instruction à exécuter CCR (Condition Code Register) : registre servant pour les instructions réalisant des tests S. Chevallier S Architecture 3 / 28 Mémoire interne Les ports Dans un processeur toute donnée est en mémoire (volatile ou non) ou dans des registres. Le «mapping mémoire» du 68HC11 est le suivant (voir feuille jointe) Les ports (entrées/sorties) servent au 68HC11 à communiquer avec l extérieur Ils envoient ou réceptionnent des données PORTA, PORTB, PORTC, PORTD, PORTE Les ports fonctionnent SOIT en entrée SOIT en sortie Il faut préciser quel mode de fonctionnement (E/S) on choisit. Modification du registre DDRx (Data Direction Register for port x) Le port E est en entrée, le port B est en sortie Il n y a pas de DDRB et DDRE S. Chevallier S Architecture 4 / 28 S. Chevallier S Architecture 5 / 28

2 Instructions Logiciel DevMic11acps Une instruction utilise les registres ou des cases mémoires pour effectuer la tâche Un exemple : ldaa #$5B load accumulator a Charge l accumulateur A immédiatement (#) avec la valeur hexa ($) 5B staa $106A store accumulator a Stocke la valeur de l accumulateur A dans la case mémoire $106A Remarques Il existe ldab et stab pour l accumulateur B (8 bits) Il existe ldx, ldy, stx, sty pour les registres X et Y (16 bits) Logiciel utilisé en TP Permet d écrire un programme et de le charger dans un processeur type 68HC11 Téléchargeable gratuitement sur e-campus Copies d écrans utilisées dans cette présentation S. Chevallier S Architecture 6 / 28 S. Chevallier S Architecture 7 / 28 Implantation mémoire Vitesse d exécution Les instructions sont exécutées à une certaine vitesse Un programme doit être implanté en mémoire Dans un premier temps il sera implanté en RAM d origine $C000 org $C000 Déclare le début de l implantation du programme en mémoire Directive à mettre avant le début du programme! Il est possible de définir une constante auparavant DEBUT_PROG equ $C000 org DEBUT_PROG La vitesse est liée à la fréquence du quartz implanté près du processeur Fréquence f, grandeur en Hertz (Hz) Période T, grandeur en seconde (s) f = 1/T et T = 1/f T représente le temps d un cycle machine Une instruction dure plusieurs cycles (depend de l instruction, pas de la fréquence) S. Chevallier S Architecture 8 / 28 S. Chevallier S Architecture 9 / 28

3 Registre PC Les champs Les différents champs sont repérés dans l onglet listing Le registre PC (Program Counter pointe sur l instruction courante à effectuer Il est incrémenté à la fin de l exécution de l instruction courante Il est aussi appelé dans CO (Compteur Ordinal) S. Chevallier S Architecture 10 / 28 S. Chevallier S Architecture 11 / 28 Instructions Saut direct Instructions complémentaires : adda : #5B : add accumulator a Fait l addition de a avec $5B coma : complement accumulator a Effectue le complément bit à bit de l accumulateur a deca : decrement accumulator a Décrémente la valeur de l accumulateur a de 1 inca : increment accumulator a Incrémente la valeur de l accumulateur a de 1 Permet de sauter directement à une instruction spécifiée par une étiquette bra ETIQ : branch Aller à l instruction pointée par ETIQ Mettre inca et aller à boucle Ces instruction existent aussi pour l accumulateur B Instruction bra spéciale bra * : fait un saut à l emplacement courant le programme s arrête car il boucle indéfiniment à cet endroit S. Chevallier S Architecture 12 / 28 S. Chevallier S Architecture 13 / 28

4 Saut conditionnel Permet de sauter à une instruction spécifiée par une étiquette si une condition est remplie beq ETIQ : branch if equal to ETIQ cmpx obligatoire avant le saut conditionnel Il y a d autre types de sauts conditionnels : bne, bge, ble,... S. Chevallier S Architecture 14 / 28 Saut conditionnel Par exemple pour le résultat d une instruction compare ldaa #$1D cmpa #$25 ; comparaison de A avec $25 beq suite1 ; saut si égal à 0 blt suite2 ; saut si A < $ 25 Les comparaisons et sauts conditionnels utilisent le CCR (Condition Code Register) ou registre d état Carry ou retenue overflow ou dépassement Zero : si le résultat est nul Negative : si le résultat < 0 Interrupt : interdit les interruptions logicielles Half carry : demi retenue (opération sur 4 bits) Interrupt (X) : interdit les interruptions matérielles Stop : Interdire l instruction stop S. Chevallier S Architecture 15 / 28 Comparaison Saut conditionnel Par exemple pour le résultat d une instruction compare ldaa #$1D cmpa #$25 ; comparaison de A avec $25 beq suite1 ; saut si égal à 0 blt suite2 ; saut si A < $ 25 Un saut conditionnel se fait en deux étapes 1 On compare 2 valeurs (variables, cases mémoires, registres,...) 2 Suivant le résultat On saute à l instruction pointée par l étiquette On continue avec l instruction suivante Pour faire une comparaison l UAL (unité arithmétique et logique) effectue A-$25 Cela modifie les bits Z, N et V Le résultat donne : CCR bit Z = 0 (le résultat de l opération ne fait pas 0) beq : le saut se fait si Z = 1 blt : le saut se fait si N V = 1 Commentez ce programme S. Chevallier S Architecture 16 / 28 S. Chevallier S Architecture 17 / 28

5 Les étiquettes Saut arrière Les étiquettes sont utiles pour créer des points de branchement (ici BOUCLE) Pour revenir en arrière Le déplacement vaut ici $FA ( ) Pour exécuter le programme le registre PC est incrémenté après chaque utilisation OU chargé avec une valeur précise d adresse Interprétation de $04 : il suffit de voir l étiquette boucle pointe sur une instruction qui est 4 cases plus loin Le bit de poids fort valant 1, ceci signifie une soustraction au niveau de PC. On décremente PC de la valeur FF-FA+1 Pour aller de $FA à $FF+1 : 6 cases Remarque Si le bit de poids fort de la valeur de déplacement est égal à 0, PC est incrémenté de cette valeur (on avance) Si le bit de poids fort de la valeur de déplacement est égal à 1. PC est décrémenté de la valeur $FF-$ déplacement +1 (on recule) S. Chevallier S Architecture 18 / 28 S. Chevallier S Architecture 19 / 28 Résumé Un exemple Un processeur est constitué d une UAL faisant les calculs de registres (cases mémoires spécifiques), de ports pour communiquer avec l exterieur. Pour programmer au niveau processeur, on utilise le langage d assemblage qui est spécifique à chaque processeur Le programme est donc non portable, contrairement aux langages de plus haut niveau Il existe beaucoup d instructions, seul un petit nombre sera vu en cours. S. Chevallier S Architecture 20 / 28 Le programme se trouve de la case mémoire 0 à la case mémoire 1000 en décimal. Quelle place prend-il? Pour stocker 3 et 4 dans deux variables et faire la somme de ces deux variables places libres en mémoire réservées dès la déclaration des variables. Mémoire Langage C main () { int x, y, z ; x=3 ; y=4 ; z=x+y ; { L instruction sdaa prend 3 cases mémoire (3 octets) L instruction ldaa prend 2 octets L instruction adda prend 2 octets Assembleur : ldaa #3 staa 2000 ldaa #4 staa 2001 ldaa 2000 adda 2001 staa 2002 S. Chevallier S Architecture 21 / 28

6 Instruction jsr Déroulement de la sous-routine Équivalent simplifié des fonctions en C Utilisation d une sous-routine pour effectuer plusieurs fois une même tache Un exemple de fonctionnement j s r Add ; a p p e l r o u t i n e a l e t i q u e t t e Add ; Add I n s t r u c t i o n s... r t s ; r e t u r n from s u b r o u t i n e S. Chevallier S Architecture 23 / 28 S. Chevallier S Architecture 24 / 28 La pile Une pile difficile à évaluer À connaître Définition La pile est une réservation mémoire de plusieurs cases, destinée à être utilisée en tant que zone de sauvegarde de registres lors d appels de sous-routines ou d interruptions. On ne connaît pas à l avance la quantité de mémoire à réserver : Trop grande, c est du gaspillage Trop petite, c est un dysfonctionnement assuré de type débordement de pile Toujours prévoir une marge de sécurité La taille d un programme est fixe : compilé et chargé en mémoire, sa taille ne varie pas La pile est destinée à recevoir des données temporaires, issues d appels de sous-routines et d interruptions dont on ne sait pas à l avance quand elles vont arriver Exemple : une fonction appelle une fonction qui en appelle une autre (3 niveaux) et une interruption arrive (une alarme). Il faut prévoir l empilement de ces données. S. Chevallier S Architecture 25 / 28 S. Chevallier S Architecture 26 / 28

7 Utilisation de la pile lds : load stack pointer, chargement du pointeur de pile, le registre SP. Par exemple : lds #$FF Le registre SP contient l adresse basse de la pile Lorsque le système a besoin de faire une sauvegarde (par exemple le PC), il le fait à l adresse SP et SP-1 Immédiatement après, SP est décrémenté de 2 pour pointer sur la prochaine case mémoire libre. Exemple : SP = 0xFF, sauvegarde de PC = $C025 $00FB $00FC $00FD C0 $00FE 25 $00FF Utilisation de la pile Si la pile est mal dimensionnée, trop petite par exemple, elle va déborder : SP va atteindre 0, puis -1, -2 Lors de l appel à une sous-routine, celle-ci peut avoir besoin des accumulateurs et des registres A, B, X, Y. Mais s ils sont utilisés dans la routine principale, il faut les sauvegarder en début de sous-routine et les restituer à la fin. ROUTINE psha pshx p u l x p u l a r t s S. Chevallier S Architecture 27 / 28 S. Chevallier S Architecture 28 / 28

Présentation sommaire du 68HC11E9

Présentation sommaire du 68HC11E9 Présentation sommaire du 68HC11E9 I) Introduction Contrairement aux microprocesseurs, les microcontrôleurs comportent en plus de leur unité de calcul de la mémoire et des circuits périphériques. Le microcontrôleur

Plus en détail

GPA770 Microélectronique appliquée Exercices série B.1

GPA770 Microélectronique appliquée Exercices série B.1 GPA770 Microélectronique appliquée Exercices série B.1 1. Considérez le segment de code suivant. Quelles instructions de branchement seront activées à la suite de l exécution du code suivant? Répondez

Plus en détail

Chap. II : Initiation au Langage Machine

Chap. II : Initiation au Langage Machine UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie du cours, nous allons étudier la programmation en langage machine d un microprocesseur. L étude complète

Plus en détail

I2 - Partie 1 : Architecture matérielle Langage machine

I2 - Partie 1 : Architecture matérielle Langage machine I2 - Partie 1 : Architecture matérielle Langage machine N. Prcovic 04.91.28.89.51 nicolas.prcovic@univ-cezanne.fr I2 - Partie 1 :Architecture matériellelangage machine p.1/40 L ordinateur en tant que machine

Plus en détail

IV - INTRODUCTION AU MICROCONTRÔLEUR M68HC12

IV - INTRODUCTION AU MICROCONTRÔLEUR M68HC12 IV - INTRODUCTION AU MICROCONTRÔLEUR M68HC12 4.1 La notion de Microcontrôleur L objectif d un microcontrôleur est de : Diminuer les interconnexions de circuits, sources de plus-values et de pannes. Intégrer

Plus en détail

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction Chapitre 8 : L architecture de base des ordinateurs Objectifs Introduction Architecture de base d une machine La Mémoire Centrale UAL ( unité arithmétique et logique ) UC ( unité de contrôle ou de commande

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1 CONTENU DU COURS GPA770: Microélectronique appliquée Éric Granger A.2-1 Partie A Mise en contexte A.1 Survol de l électronique numérique systèmes de numérotation opérations arithmétiques binaires représentation

Plus en détail

Cours Chapitre: Architecture de Base

Cours Chapitre: Architecture de Base UUniversité de Bouira Cours Chapitre: Architecture de Base Faculté des sciences Module Structure Machine Filière MI 1 ère Année S2 Architecture de base d'un ordinateur Objectifs Comprendre l architecture

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 4 Le langage assembleur : Introduction et Présentation de l assembleur du 8086 3ème année Niveaux de programmation (rappel) MUX... 0/1 Unité

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée C.1-1

CONTENU DU COURS. GPA770: Microélectronique appliquée C.1-1 CONTENU DU COURS C.1-1 Partie C Concepts matériels C.1 Configurations matérielles: architecture du système, mémoire, et ports d e/s C.2 Gestion d exceptions: réponses aux remises-à-zéro et aux interruptions

Plus en détail

Spécification MAP32. II. L unité centrale Les registres de l unité centrale sont des registres de 32 bits. On distingue :

Spécification MAP32. II. L unité centrale Les registres de l unité centrale sont des registres de 32 bits. On distingue : 1 Spécification MAP32 I. La mémoire Elle est constituée de mots de 32 bits. La mémoire est accédée par le biais de deux registres processeur, le registre RAD (Registre Adresse) et le registre RDO (Registre

Plus en détail

Traduction des structures algorithmiques en langage d assemblage. Rappel. Exemple. Calcul de la condition

Traduction des structures algorithmiques en langage d assemblage. Rappel. Exemple. Calcul de la condition Traduction des structures algorithmiques en langage d assemblage Introduction Comment traduire un programme en langage de haut niveau possédant des structures de contrôle : si alors sinon, tant que faire...

Plus en détail

COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY

COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY 1 Naissance du microprocesseur Le 15 novembre 1971 est célébré l'acte de naissance du microprocesseur. Dans une publicité de la revue Electronic News,

Plus en détail

Jeu d instructions et modes d adressage MIPS

Jeu d instructions et modes d adressage MIPS Jeu d instructions et modes d adressage MIPS Vincent Risch, mai 2008, révision mai 2014 I.U.T., Aix-Marseille Université Jeu d instructions et modes d adressage MIPS p. 1 MIPS : Introduction Architecture

Plus en détail

Chap V : Jeu d instruction

Chap V : Jeu d instruction Chap V : Jeu d instruction Dans cette partie du cours, nous allons étudier la programmation en langage machine et en assembleur d un microprocesseur. L étude complète d un processeur réel, comme le 80486

Plus en détail

NFP Architecture des ordinateurs

NFP Architecture des ordinateurs NFP 136 - Architecture des ordinateurs Amélie Lambert 2015-2016 Amélie Lambert 2015-2016 1 / 35 Plan du cours 1 Rôle d un ordinateur 2 Les composants de l ordinateurs 3 Principe d exécution des instructions

Plus en détail

COURS STIEN µc68hc11 1/11 SOMMAIRE. 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2. 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2

COURS STIEN µc68hc11 1/11 SOMMAIRE. 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2. 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2 1/11 SOMMAIRE 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2 3 ) LE MICROCONTROLEUR 68HC11 page2 3.1 ) CARACTÉRISTIQUE page2 3.2 ) ORGANISATION INTERNE page3 3.3

Plus en détail

TP 2 : ASSEMBLEUR 68HC11 (SUITE)

TP 2 : ASSEMBLEUR 68HC11 (SUITE) DUT 1 Informatique, CNAM Paris TP 2 Microcontrôleurs 1/21 TP 2 : ASSEMBLEUR 68HC11 (SUITE) Le but de ce TP sur machine est de mettre en œuvre le jeu d instruction et les modes d adressage du processeur

Plus en détail

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation Jeu d instructions Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau 1 Niveau 0 Couche des langages d application Traduction (compilateur) Couche du langage d assemblage Traduction (assembleur) Couche du système

Plus en détail

BOUVRY Colin SIBILLE Julien Année GEII

BOUVRY Colin SIBILLE Julien Année GEII BOUVRY Colin SIBILLE Julien Année 2002-2003 GEII SOMMAIRE 1. SUJET... Page 1 2. PROGRAMMES... Page 2 2.1. PROGRAMME TESTANT LA DETECTION DE PISTE...Page 2 2.2. PROGRAMME POUR TROUVER LES VALEURS DE COMPENSATIONS

Plus en détail

Le Langage Assembleur (80 86)

Le Langage Assembleur (80 86) Introduction Le Langage Assembleur (80 86) L Assembleur Le langage machine se compose d instructions binaire tel qu on les trouve en mémoire au moment de l exécution d un programme. En effet, les premiers

Plus en détail

TD N 3 : LE MICROPROCESSEUR

TD N 3 : LE MICROPROCESSEUR Ministère de l enseignement Supérieur Institut Supérieur des Etudes Technologiques de Sfax Département informatique A. U. 2007-2008 1 er semestre : Classes : INFO 12 Date : 26/11/2007 Matière : Architecture

Plus en détail

3 Le fonctionnement d un ordinateur

3 Le fonctionnement d un ordinateur 3 Le fonctionnement d un ordinateur Peter Schlagheck Université de Liège Ces notes ont pour seule vocation d être utilisées par les étudiants dans le cadre de leur cursus au sein de l Université de Liège.

Plus en détail

Informatique Générale. TP n 10

Informatique Générale. TP n 10 Université de Nice Sophia Antipolis Licence 1 Sciences Fondamentales 2013-2014 Informatique Générale TP n 10 Langage assembleur Le but de ce TP est d étudier un langage dit de bas niveau, c est à dire

Plus en détail

Jeux d instructions et modèles d exécution p. 1

Jeux d instructions et modèles d exécution p. 1 Jeux d instructions et modèles d exécution Vincent Risch, mai 2008, révision mai 2014 I.U.T., Aix-Marseille Université Jeux d instructions et modèles d exécution p. 1 Introduction Ordinateur : dispositif

Plus en détail

Assembleur ARM: Séquence d exécution et branchements

Assembleur ARM: Séquence d exécution et branchements Assembleur ARM: Séquence d exécution et branchements xkcd.com GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Merci à Yves Roy Modification de la séquence d exécution

Plus en détail

LES MODES D ADRESSAGE. Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS

LES MODES D ADRESSAGE. Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS LES MODES D ADRESSAGE Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS SOMMAIRE 1. LES FORMATS DE MANIPULATION DES DONNÉES 2. ACCÈS AUX DONNÉES PAR LES REGISTRES

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Séance 5 : Chemin de données Programme 2 Plan 1. Le microprocesseur, aspect externe 2. Le chemin de données, aspect interne 3. le contrôleur 4. le cycle d exécution machine 5. illustration du principe

Plus en détail

Microcontroleur PIC16F84

Microcontroleur PIC16F84 Microcontroleur PIC16F84 II2 - Cours : Systèmes à processeurs J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2012-2013

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

} } } } Introduction. Les indicateurs. 2. Format d une instruction. Chapitre 9 : La machine MIASM. 1. Structure générale de MIASM

} } } } Introduction. Les indicateurs. 2. Format d une instruction. Chapitre 9 : La machine MIASM. 1. Structure générale de MIASM Chapitre 9 : La machine MIASM Introduction. Architecture générale de MIASM. Format d une instruction et modes d adressage de MIASM Jeu d instructions de MIASM. Programmation en langage MIASM. Introduction

Plus en détail

La couche ISA (Instruction Set Architecture)

La couche ISA (Instruction Set Architecture) Architecture des ordinateurs Cours 5 La couche ISA (Instruction Set Architecture) 19 novembre 2012 Rappel : architecture en couches Archi 1/21 RISC vs. CISC Archi 2/21 5. Langages haut niveau Compilation

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 5 19 novembre 2012 Archi 1/21 La couche ISA (Instruction Set Architecture) Archi 2/21 Rappel : architecture en couches 5. Langages haut niveau Compilation 4. Langage

Plus en détail

LittleThinker Version 0.11

LittleThinker Version 0.11 LittleThinker Version 0.11 I. Introduction Ce logiciel permet de simuler un processeur C est une vision simplifiée, avec 5 registres (numérotés de #0 à #4), un accumulateur (pour récupérer le résultat

Plus en détail

L ordinateur en papier

L ordinateur en papier Chapitre L ordinateur en papier Voici un ordinateur qui fonctionne sans électricité ; il suffit d un papier, d un crayon et d une gomme (et d un peu de patience) pour le faire fonctionner. (Ce chapitre

Plus en détail

CHAPITRE 1 SYSTEMES MICRO-PROGRAMMES A BASE DE MICROPROCESSEUR

CHAPITRE 1 SYSTEMES MICRO-PROGRAMMES A BASE DE MICROPROCESSEUR CHAPITRE 1 SYSTEMES MICRO-PROGRAMMES A BASE DE MICROPROCESSEUR 1. Introduction aux systèmes micro-programmés Le développement de l'électronique numérique a suscité l'apparition de plusieurs types de composants

Plus en détail

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Introduction à l architecture ARM GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Petit historique Tandis qu Intel produit des microprocesseurs 8086 et 80286, des employés

Plus en détail

Fiche 1 : Le langage machine

Fiche 1 : Le langage machine ² Polytech Marseille/Dépt Informatique A3 2016/2017² ² TD Interface Matériel Logiciel² Fiche 1 : Le langage machine Léon Mugwaneza 1/ Sur la représentation des nombres entiers Entiers positifs : notation

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

Titre Chemin de données

Titre Chemin de données Chemin de données registre instruction IR MEMOIRE registre compteur PC ensemble de registres + unité de calcul PROGRAMME DONNEES unité de contrôle Les composants qui permettent le stockage, le transfert

Plus en détail

Architectures des ordinateurs

Architectures des ordinateurs Architectures des ordinateurs Sommaire 1) organisation minimale d un ordinateur 2) le processeur 3) la mémoire 4) le programme 5) les interfaces organisation minimale d un ordinateur Initialisation Génération

Plus en détail

Structure d un programme en assembleur

Structure d un programme en assembleur Structure d un programme en assembleur Microchip propose pour le développement de ses microcontrôleurs, un «environnement de développement intégré» ou IDE, sous la forme d un logiciel du nom de MPLAB,

Plus en détail

INF2170 Organisation des ordinateurs et assembleur. Examen Final. Jeudi 16 décembre Durée 3 heures

INF2170 Organisation des ordinateurs et assembleur. Examen Final. Jeudi 16 décembre Durée 3 heures Nom : Prénom : Code permanent : Salle : INF2170 Organisation des ordinateurs et assembleur Examen Final Jeudi 16 décembre Durée 3 heures Notes : Tout document interdit. Les réponses aux questions doivent

Plus en détail

Architecture des systèmes informatiques

Architecture des systèmes informatiques 1/24 5 : Architecture des systèmes informatiques Chapitre 5 : Idir AIT SADOUNE CentraleSupélec - Département Informatique 3, rue Joliot-Curie, 91192 Gif-sur-Yvette cedex

Plus en détail

Le langage de l ordinateur Le langage du processeur Les instructions machine. Joëlle Delacroix - NFA004 1

Le langage de l ordinateur Le langage du processeur Les instructions machine. Joëlle Delacroix - NFA004 1 Le langage de l ordinateur Le langage du processeur Les instructions machine Joëlle Delacroix - NFA004 1 Les différents niveaux de la machine informatique On distingue généralement trois couches dans la

Plus en détail

TD/TP2 (semestre1, période 2) : Fonctionnement de l ordinateur, langage assembleur

TD/TP2 (semestre1, période 2) : Fonctionnement de l ordinateur, langage assembleur IUT Orléans, Département Informatique 2007-2008 ASR : Architectures des Ordinateurs UF2 : Fonctionnement de l ordinateur TD/TP2 (semestre1, période 2) : Fonctionnement de l ordinateur, langage assembleur

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H Pour toutes les questions, on utilise le jeu d instructions NIOS-II. Les différentes parties sont indépendantes PARTIE

Plus en détail

Compilation. TP 0.0 : L architecture cible: Digmips. C. Alias & G. Iooss

Compilation. TP 0.0 : L architecture cible: Digmips. C. Alias & G. Iooss Compilation TP 0.0 : L architecture cible: Digmips C. Alias & G. Iooss Le but de ces TPs est de construire un compilateur C pour Digmips, un petit processeur MIPS implémenté dans le logiciel de simulation

Plus en détail

Examen nal (rattrapage)

Examen nal (rattrapage) Examen nal (rattrapage) Clément Jonquet {jonquet@lirmm.fr} 30 mars 2011 Instructions L'examen dure 2h. Il y a 12 questions pour 20 points. 1 point supplémentaire de lisibilité et clarté pourra être ajouté.

Plus en détail

ARCHITECTURE DES ORDINATEURS

ARCHITECTURE DES ORDINATEURS ARCHITECTURE DES ORDINATEURS Filière : InfoTronique Dr. Abdelhakim Khouas Email : sm5_archi@hotmail.fr Département de Physique Faculté des Sciences Plan du cours Chapitre 1 : Introduction Chapitre 2 :

Plus en détail

Structure de base d un ordinateur

Structure de base d un ordinateur Structure de base d un ordinateur Les ordinateurs sont des machines programmables capables d effectuer un nombre important d opérations avec précision en un temps très court. I- Structure d un ordinateur.

Plus en détail

STRUCTURE DU PROCESSEUR

STRUCTURE DU PROCESSEUR FONCTION D EXECUTION Fonctionnement du processeur : exécution des instructions machine STRUCTURE DU PROCESSEUR Joëlle Delacroix - NFA004 1 Processeur (Unité Centrale) Unité Arithmétique et Logique Z Y1

Plus en détail

Architecture des systèmes à processeurs IUT GEII (ISI II2) 2

Architecture des systèmes à processeurs IUT GEII (ISI II2) 2 Architecture des systèmes à processeurs IUT GEII (ISI II2) 2 Christophe BLANC www.christophe blanc.info IUT de Montluçon Département Génie Electrique et Informatique Industrielle Architecture des systèmes

Plus en détail

1 er séance : Rappel sur les Systèmes à base de Microprocesseur

1 er séance : Rappel sur les Systèmes à base de Microprocesseur UNIVERSITE KASDI MERBAH DE OUARGLA FACULTE DES SCIENCES ET TECHNOLOGIE ET SCIENCES DE LA MATIERE TRAVAUX PRATIQUES MICROPROCESSEUR 1 er séance : Rappel sur les Systèmes à base de Microprocesseur 1. Architecture

Plus en détail

PILE ENTREES / SORTIES INTERRUPTIONS

PILE ENTREES / SORTIES INTERRUPTIONS PILE ENTREES / SORTIES INTERRUPTIONS Rappels de cours Le processeur dialogue avec les unités d'échanges via un circuit d'interface ou unité d'échange. A. Constitution et adressage des unités d'échanges

Plus en détail

LA PROGRAMMATION du 8086

LA PROGRAMMATION du 8086 LA PROGRAMMATION du 8086 1. Introduction : Chaque microprocesseur reconnait un ensemble d instructions appelé jeu d instructions (Instruction Set) fixé par le constructeur. Pour les microprocesseurs classiques,

Plus en détail

Chapitre VI. Programmation de l Ordinateur de Base

Chapitre VI. Programmation de l Ordinateur de Base Chapitre VI Programmation de l Ordinateur de Base Le langage machine Le langage machine Les programmes pour un ordinateur peuvent être écrits dans multiples langages. Les langages de programmation peuvent

Plus en détail

Registre de code conditionnel (CCR-Code Condition Register)

Registre de code conditionnel (CCR-Code Condition Register) 3. Chemin des données, cycle machine, microcommandes; parallélisme des opérations. Architecture et fonctions des unités (UAL, module de contrôle, registres, etc.) (suite) 3.2. Architecture et fonctions

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Encodage de l information 5 Circuits logiques 6 Composants électroniques 7 Mémoires 8 Unité

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger B.1-1

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger B.1-1 CONTENU DU COURS B.1-1 Partie B Concepts logiciels B.1 Langage assembleur et programmation structurée: modes d adressage et jeu d instructions boucles, pile et sous-routines programmation structurée B.2

Plus en détail

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Processeur : description - fonctionnement - microprogrammation jtalbot@cmi.univ-mrs.fr L3 Informatique - Université

Plus en détail

STRUCTURE MACHINE. Objectifs du module :

STRUCTURE MACHINE. Objectifs du module : 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101 STRUCTURE MACHINE 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101

Plus en détail

Architectures des ordinateurs Cours 2 Représentation et codage des données

Architectures des ordinateurs Cours 2 Représentation et codage des données Architectures des ordinateurs Cours 2 Représentation et codage des données Eric Garcia 2002 IUT GTR, Montbéliard Références http://lifc.univ-fcomte.fr/~teifreto/asi-cours/index.htm http://icps.u-strasbg.fr/~vivien/enseignement/archi-2001-2002/cours.pdf

Plus en détail

TP 1: Introduction a MPLAB

TP 1: Introduction a MPLAB Module Enseignant Classes Architecture des microcontrôleurs H. JEDIDI & M.ABDALLAH 3Tel B1 & 3 Tel A1 & 3Info B1 & 3 Info B2 TP 1: Introduction a MPLAB I. Objectifs : L objectif de cette manipulation est

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Comment sont exécutés les programmes? => du langage de haut niveau au langage machine Composants et couches d une architecture => micro-architecture, bus, entrées-sorties,

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

Vous avez droit à une feuille aide-mémoire recto-verso, écrite à la main, ainsi qu une calculatrice acceptée.

Vous avez droit à une feuille aide-mémoire recto-verso, écrite à la main, ainsi qu une calculatrice acceptée. GIF-1001 Ordinateurs: Structure et Applications Hiver 2015 Examen mi-session 24 février 2015 Durée: 110 minutes Cet examen comporte 10 questions sur 13 pages (incluant celle-ci), comptabilisées sur un

Plus en détail

Cours Introduction aux microprocesseurs

Cours Introduction aux microprocesseurs Cours Introduction aux microprocesseurs Par : E. AGOURIANE Dans nos ordinateurs, l un des composants fondamentaux est le microprocesseur. Depuis son invention en 1971 par INTEL, ce composant n a cessé

Plus en détail

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux Principe de fonctionnement d un ordinateur, codage de l information Raymond Namyst Marc Zeitoun Université de Bordeaux Au niveau électronique Des transistors beaucoup de transistors Transistor = télérupteur

Plus en détail

Objectifs. Architecture des système à microprocesseur et microcontroleur 2

Objectifs. Architecture des système à microprocesseur et microcontroleur 2 Objectifs Connaitre le vocabulaire associé aux microprocesseurs et microcontroleurs Etre capable de programmer un microcontroleur en langage C pour répondre à un cahier des charges Etre capable d'utiliser

Plus en détail

Cours Algorithme et Programmation

Cours Algorithme et Programmation Faculté des Sciences de Gabès Cours Algorithme et Programmation Faîçal Felhi felhi_fayssal@yahoo.fr Plan de cours 2 1. Introduction à l'algorithmique 2. Environnement algorithmique 3. Types de données,

Plus en détail

Organisation de base d'une machine de von Neumann

Organisation de base d'une machine de von Neumann Organisation de base d'une machine de von Neumann Eduardo Sanchez EPFL Le logiciel variables int data = 0x123456; int result = 0; int mask = 1; int count = 0; int temp; while (count < 32) { temp = data

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

ARCHITECTURE DES MICROPROCESSEURS

ARCHITECTURE DES MICROPROCESSEURS ES IN (Python) IN (C), IN & MO (OS, Unix) Couches logicielles Architecture Micro-architecture Logique/Arithmétique Circuit logique Circuit analogique Dispositif Physique ARCHITECTURE DES MICROPROCESSEURS

Plus en détail

Le pipeline. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Le pipeline. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Le pipeline Laboratoire de Systèmes Logiques Le pipelining Technique utilisée pour optimiser le temps d exécution d un processus répétitif. Si le temps d exécution d un processus est T p, l exécution séquentielle

Plus en détail

TP 6. Instruction de saut

TP 6. Instruction de saut TP 6. Instruction de saut Présentation: Dans un système à microprocesseur c'est le microprocesseur qui est toujours maitre des bus, c'est donc lui qui impose l'adresse de lecture ou d'écriture, et qui

Plus en détail

Architecture des ordinateurs : Fiche de TD 3

Architecture des ordinateurs : Fiche de TD 3 INFO 202 2009/2010 Architecture des ordinateurs : Fiche de TD 3 Microprocesseurs décembre 2009 Architecture mono-bus On considère le microprocesseur dont l architecture est présentée Figure 1. Ce microprocesseur

Plus en détail

TD 4 : Programmation en assembleur 8086

TD 4 : Programmation en assembleur 8086 Exercice 1 : Microprocesseur 8086 - TD 4 TD 4 : Programmation en assembleur 8086 Ecrire un programme, en langage assembleur 8086, qui permet de compter les nombres nuls dans un tableau d octets mémoire

Plus en détail

Programmation impérative

Programmation impérative Programmation impérative ENSIIE Semestre 1 2016 17 ENSIIE: Programmation impérative, 1 Organisation du cours Cours magistral : présentation des concepts, des structures de données et leurs outils TP :

Plus en détail

Cours de David Delfieu. September 5, / 95

Cours de David Delfieu. September 5, / 95 Cours de 68000 David Delfieu September 5, 2017 1 / 95 1 Plan 2 Les registres internes du 68000 3 Conception d une carte à base de 68000 Bus d adresses Bus de Données Ajout de mémoires Ajout de PIA 4 Le

Plus en détail

2 Un premier style de langage machine : machine dite à accumulateur

2 Un premier style de langage machine : machine dite à accumulateur UGA - UFR IM 2 AG - MASTER 2 CCI exercices : Langage Machine - Langage d assemblage 1 Problème On considère l : x := (a + b + c) - (x - a - 214). x, a, b et c sont des variables représentées sur 32 bits

Plus en détail

UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA

UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA 2 système complexe Un système complexe est un système ayant un nombre d états relativement important. Un système complexe possède deux parties synchronisées

Plus en détail

Fonctionnement du processeur : exécution des instructions machine

Fonctionnement du processeur : exécution des instructions machine Fonctionnement du processeur : exécution des instructions machine RUPTURE DE PROGRAMME : les INTERRUPTIONS Joëlle Delacroix - NFA004 Notion d interruptions L exécution d un programme s effectue instruction

Plus en détail

Algorithmique et Programmation

Algorithmique et Programmation Algorithmique et Programmation 1 Plan Tâches de l ordinateur Notion de codage Fonctionnement de l ordinateur Dialoguer avec l ordinateur C est quoi la programmation? Algorithme Notion de variable Instruction

Plus en détail

Architecture des Ordinateurs L2 - Devoir Écrit Corrigé

Architecture des Ordinateurs L2 - Devoir Écrit Corrigé Architecture des Ordinateurs L2 - Devoir Écrit Corrigé Durée : 1h45. Aucun document ou appareil électronique n est autorisé. Le barème est indicatif. Répondez svp de façon brève et précise sur le sujet

Plus en détail

Les microcontrôleurs - PIC 16F84 04

Les microcontrôleurs - PIC 16F84 04 Sciences de l Ingénieur PAGE 58 Les microcontrôleurs - PIC 16F84 04 Fonction : Les microcontrôleurs µc permettent sous une taille réduite de réaliser des calculs. Ils peuvent recevoir et envoyer des ordres

Plus en détail

Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur

Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur Pierre Boudes 15 septembre 2010 This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike

Plus en détail

Instructions et jeu d instructions

Instructions et jeu d instructions Instructions et jeu d instructions OSA Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Rappel: ordinateur simplifié Ordinateur Liste des instructions disponibles Entrée Sortie

Plus en détail

ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE

ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs (X31I050) Frédéric Goualard Laboratoire d'informatique de Nantes-Atlantique, UMR CNRS 6241 Bureau 112, bât. 11 Frederic.Goualard@univ-nantes.fr Architecture des ordinateurs

Plus en détail

LE LANGAGE C POUR MICROCONTROLEURS

LE LANGAGE C POUR MICROCONTROLEURS LE LANGAGE C POUR MICROCONTROLEURS 1. ORGANISATION D UN PROGRAMME C POUR µc. La saisie d un programme en «C» répond pratiquement toujours à la même architecture. Le symbole «#» est suivi d une directive

Plus en détail

Algorithmique et programmation structurée

Algorithmique et programmation structurée Algorithmique et programmation structurée Chapitre 2 : Stockage et codage de l information. Les variables de types scalaires. I. Stockage de l information : les mémoires Pour qu un ordinateur puisse manipuler

Plus en détail

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats ASM Cortex-M3 : Cours #3 Adressages par registre, et immédiats 2010 Plan Adressage par registre 1 Adressage par registre 2 1 Adressage par registre 2 Adressage par registre : GPR Une opérande peut être

Plus en détail

CHAPITRE 10. Les sous-programmes

CHAPITRE 10. Les sous-programmes 1 CHAPITRE 10 Les sous-programmes 2 Sous-programme Suite d instructions appelée de manière répétitive Par un programme Par plusieurs programmes distincts Une seule façon de faire l appel Sauvegarde de

Plus en détail

Le langage de la machine

Le langage de la machine Le langage de la machine ASR2 - Système Semestre 2, année 2012-2013 Département informatique IUT Bordeaux 1 Mars 2013 1 / 70 Première partie Structure d un ordinateur 2 / 70 Contenu 1 Élements 2 Interaction

Plus en détail

CORRIGE ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE FP1 : Propositions d'activités : Activité A : Analyse du fonctionnement de la carte à puce.

CORRIGE ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE FP1 : Propositions d'activités : Activité A : Analyse du fonctionnement de la carte à puce. FP1 : ETUDE DE LA COMMUNICATION AVEC LA CARTE A PUCE Durée : 18H00 CORRIGE Propositions d'activités : Activité A : Analyse du fonctionnement de la carte à puce. Durée de cette activité : 6h00 Rappeler

Plus en détail

Notion d assembleur I- Le langage machine :

Notion d assembleur I- Le langage machine : I- Le langage machine : L exécution d un programme consiste à donner à la machine une séquence d instruction directement interprétable par elle. Et comme le μp ne comprend que les codes opérations des

Plus en détail

IFT1227 Architecture des ordinateurs I

IFT1227 Architecture des ordinateurs I Plan Livre de référence : Architecture de l ordinateur, Andrew Tanenbaum, 5ème édition IFT1227 Architecture des ordinateurs I Introduction JP DAVID & EM aboulhamid aboulham@iro.umontreal.ca Université

Plus en détail