Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports

Dimension: px
Commencer à balayer dès la page:

Download "Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports"

Transcription

1 Constitution interne Introduction aux architectures matérielles Sylvain Chevallier IUT de Vélizy Université de Versailles Saint-Quentin janvier 2016 Voir feuille jointe Le 68HC11 est composé de registres ou accumulateurs : Accumulateur A (8 bits) Accumulateur B (8 bits) Registre index X (16 bits) Registre index Y (16 bits) SP (stack pointer) : registre de pointeur de pile PC (program counter) : registre pointant sur l instruction à exécuter CCR (Condition Code Register) : registre servant pour les instructions réalisant des tests S. Chevallier S Architecture 3 / 28 Mémoire interne Les ports Dans un processeur toute donnée est en mémoire (volatile ou non) ou dans des registres. Le «mapping mémoire» du 68HC11 est le suivant (voir feuille jointe) Les ports (entrées/sorties) servent au 68HC11 à communiquer avec l extérieur Ils envoient ou réceptionnent des données PORTA, PORTB, PORTC, PORTD, PORTE Les ports fonctionnent SOIT en entrée SOIT en sortie Il faut préciser quel mode de fonctionnement (E/S) on choisit. Modification du registre DDRx (Data Direction Register for port x) Le port E est en entrée, le port B est en sortie Il n y a pas de DDRB et DDRE S. Chevallier S Architecture 4 / 28 S. Chevallier S Architecture 5 / 28

2 Instructions Logiciel DevMic11acps Une instruction utilise les registres ou des cases mémoires pour effectuer la tâche Un exemple : ldaa #$5B load accumulator a Charge l accumulateur A immédiatement (#) avec la valeur hexa ($) 5B staa $106A store accumulator a Stocke la valeur de l accumulateur A dans la case mémoire $106A Remarques Il existe ldab et stab pour l accumulateur B (8 bits) Il existe ldx, ldy, stx, sty pour les registres X et Y (16 bits) Logiciel utilisé en TP Permet d écrire un programme et de le charger dans un processeur type 68HC11 Téléchargeable gratuitement sur e-campus Copies d écrans utilisées dans cette présentation S. Chevallier S Architecture 6 / 28 S. Chevallier S Architecture 7 / 28 Implantation mémoire Vitesse d exécution Les instructions sont exécutées à une certaine vitesse Un programme doit être implanté en mémoire Dans un premier temps il sera implanté en RAM d origine $C000 org $C000 Déclare le début de l implantation du programme en mémoire Directive à mettre avant le début du programme! Il est possible de définir une constante auparavant DEBUT_PROG equ $C000 org DEBUT_PROG La vitesse est liée à la fréquence du quartz implanté près du processeur Fréquence f, grandeur en Hertz (Hz) Période T, grandeur en seconde (s) f = 1/T et T = 1/f T représente le temps d un cycle machine Une instruction dure plusieurs cycles (depend de l instruction, pas de la fréquence) S. Chevallier S Architecture 8 / 28 S. Chevallier S Architecture 9 / 28

3 Registre PC Les champs Les différents champs sont repérés dans l onglet listing Le registre PC (Program Counter pointe sur l instruction courante à effectuer Il est incrémenté à la fin de l exécution de l instruction courante Il est aussi appelé dans CO (Compteur Ordinal) S. Chevallier S Architecture 10 / 28 S. Chevallier S Architecture 11 / 28 Instructions Saut direct Instructions complémentaires : adda : #5B : add accumulator a Fait l addition de a avec $5B coma : complement accumulator a Effectue le complément bit à bit de l accumulateur a deca : decrement accumulator a Décrémente la valeur de l accumulateur a de 1 inca : increment accumulator a Incrémente la valeur de l accumulateur a de 1 Permet de sauter directement à une instruction spécifiée par une étiquette bra ETIQ : branch Aller à l instruction pointée par ETIQ Mettre inca et aller à boucle Ces instruction existent aussi pour l accumulateur B Instruction bra spéciale bra * : fait un saut à l emplacement courant le programme s arrête car il boucle indéfiniment à cet endroit S. Chevallier S Architecture 12 / 28 S. Chevallier S Architecture 13 / 28

4 Saut conditionnel Permet de sauter à une instruction spécifiée par une étiquette si une condition est remplie beq ETIQ : branch if equal to ETIQ cmpx obligatoire avant le saut conditionnel Il y a d autre types de sauts conditionnels : bne, bge, ble,... S. Chevallier S Architecture 14 / 28 Saut conditionnel Par exemple pour le résultat d une instruction compare ldaa #$1D cmpa #$25 ; comparaison de A avec $25 beq suite1 ; saut si égal à 0 blt suite2 ; saut si A < $ 25 Les comparaisons et sauts conditionnels utilisent le CCR (Condition Code Register) ou registre d état Carry ou retenue overflow ou dépassement Zero : si le résultat est nul Negative : si le résultat < 0 Interrupt : interdit les interruptions logicielles Half carry : demi retenue (opération sur 4 bits) Interrupt (X) : interdit les interruptions matérielles Stop : Interdire l instruction stop S. Chevallier S Architecture 15 / 28 Comparaison Saut conditionnel Par exemple pour le résultat d une instruction compare ldaa #$1D cmpa #$25 ; comparaison de A avec $25 beq suite1 ; saut si égal à 0 blt suite2 ; saut si A < $ 25 Un saut conditionnel se fait en deux étapes 1 On compare 2 valeurs (variables, cases mémoires, registres,...) 2 Suivant le résultat On saute à l instruction pointée par l étiquette On continue avec l instruction suivante Pour faire une comparaison l UAL (unité arithmétique et logique) effectue A-$25 Cela modifie les bits Z, N et V Le résultat donne : CCR bit Z = 0 (le résultat de l opération ne fait pas 0) beq : le saut se fait si Z = 1 blt : le saut se fait si N V = 1 Commentez ce programme S. Chevallier S Architecture 16 / 28 S. Chevallier S Architecture 17 / 28

5 Les étiquettes Saut arrière Les étiquettes sont utiles pour créer des points de branchement (ici BOUCLE) Pour revenir en arrière Le déplacement vaut ici $FA ( ) Pour exécuter le programme le registre PC est incrémenté après chaque utilisation OU chargé avec une valeur précise d adresse Interprétation de $04 : il suffit de voir l étiquette boucle pointe sur une instruction qui est 4 cases plus loin Le bit de poids fort valant 1, ceci signifie une soustraction au niveau de PC. On décremente PC de la valeur FF-FA+1 Pour aller de $FA à $FF+1 : 6 cases Remarque Si le bit de poids fort de la valeur de déplacement est égal à 0, PC est incrémenté de cette valeur (on avance) Si le bit de poids fort de la valeur de déplacement est égal à 1. PC est décrémenté de la valeur $FF-$ déplacement +1 (on recule) S. Chevallier S Architecture 18 / 28 S. Chevallier S Architecture 19 / 28 Résumé Un exemple Un processeur est constitué d une UAL faisant les calculs de registres (cases mémoires spécifiques), de ports pour communiquer avec l exterieur. Pour programmer au niveau processeur, on utilise le langage d assemblage qui est spécifique à chaque processeur Le programme est donc non portable, contrairement aux langages de plus haut niveau Il existe beaucoup d instructions, seul un petit nombre sera vu en cours. S. Chevallier S Architecture 20 / 28 Le programme se trouve de la case mémoire 0 à la case mémoire 1000 en décimal. Quelle place prend-il? Pour stocker 3 et 4 dans deux variables et faire la somme de ces deux variables places libres en mémoire réservées dès la déclaration des variables. Mémoire Langage C main () { int x, y, z ; x=3 ; y=4 ; z=x+y ; { L instruction sdaa prend 3 cases mémoire (3 octets) L instruction ldaa prend 2 octets L instruction adda prend 2 octets Assembleur : ldaa #3 staa 2000 ldaa #4 staa 2001 ldaa 2000 adda 2001 staa 2002 S. Chevallier S Architecture 21 / 28

6 Instruction jsr Déroulement de la sous-routine Équivalent simplifié des fonctions en C Utilisation d une sous-routine pour effectuer plusieurs fois une même tache Un exemple de fonctionnement j s r Add ; a p p e l r o u t i n e a l e t i q u e t t e Add ; Add I n s t r u c t i o n s... r t s ; r e t u r n from s u b r o u t i n e S. Chevallier S Architecture 23 / 28 S. Chevallier S Architecture 24 / 28 La pile Une pile difficile à évaluer À connaître Définition La pile est une réservation mémoire de plusieurs cases, destinée à être utilisée en tant que zone de sauvegarde de registres lors d appels de sous-routines ou d interruptions. On ne connaît pas à l avance la quantité de mémoire à réserver : Trop grande, c est du gaspillage Trop petite, c est un dysfonctionnement assuré de type débordement de pile Toujours prévoir une marge de sécurité La taille d un programme est fixe : compilé et chargé en mémoire, sa taille ne varie pas La pile est destinée à recevoir des données temporaires, issues d appels de sous-routines et d interruptions dont on ne sait pas à l avance quand elles vont arriver Exemple : une fonction appelle une fonction qui en appelle une autre (3 niveaux) et une interruption arrive (une alarme). Il faut prévoir l empilement de ces données. S. Chevallier S Architecture 25 / 28 S. Chevallier S Architecture 26 / 28

7 Utilisation de la pile lds : load stack pointer, chargement du pointeur de pile, le registre SP. Par exemple : lds #$FF Le registre SP contient l adresse basse de la pile Lorsque le système a besoin de faire une sauvegarde (par exemple le PC), il le fait à l adresse SP et SP-1 Immédiatement après, SP est décrémenté de 2 pour pointer sur la prochaine case mémoire libre. Exemple : SP = 0xFF, sauvegarde de PC = $C025 $00FB $00FC $00FD C0 $00FE 25 $00FF Utilisation de la pile Si la pile est mal dimensionnée, trop petite par exemple, elle va déborder : SP va atteindre 0, puis -1, -2 Lors de l appel à une sous-routine, celle-ci peut avoir besoin des accumulateurs et des registres A, B, X, Y. Mais s ils sont utilisés dans la routine principale, il faut les sauvegarder en début de sous-routine et les restituer à la fin. ROUTINE psha pshx p u l x p u l a r t s S. Chevallier S Architecture 27 / 28 S. Chevallier S Architecture 28 / 28

Présentation sommaire du 68HC11E9

Présentation sommaire du 68HC11E9 Présentation sommaire du 68HC11E9 I) Introduction Contrairement aux microprocesseurs, les microcontrôleurs comportent en plus de leur unité de calcul de la mémoire et des circuits périphériques. Le microcontrôleur

Plus en détail

GPA770 Microélectronique appliquée Exercices série B.1

GPA770 Microélectronique appliquée Exercices série B.1 GPA770 Microélectronique appliquée Exercices série B.1 1. Considérez le segment de code suivant. Quelles instructions de branchement seront activées à la suite de l exécution du code suivant? Répondez

Plus en détail

Chap. II : Initiation au Langage Machine

Chap. II : Initiation au Langage Machine UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie du cours, nous allons étudier la programmation en langage machine d un microprocesseur. L étude complète

Plus en détail

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction Chapitre 8 : L architecture de base des ordinateurs Objectifs Introduction Architecture de base d une machine La Mémoire Centrale UAL ( unité arithmétique et logique ) UC ( unité de contrôle ou de commande

Plus en détail

I2 - Partie 1 : Architecture matérielle Langage machine

I2 - Partie 1 : Architecture matérielle Langage machine I2 - Partie 1 : Architecture matérielle Langage machine N. Prcovic 04.91.28.89.51 nicolas.prcovic@univ-cezanne.fr I2 - Partie 1 :Architecture matériellelangage machine p.1/40 L ordinateur en tant que machine

Plus en détail

Cours Chapitre: Architecture de Base

Cours Chapitre: Architecture de Base UUniversité de Bouira Cours Chapitre: Architecture de Base Faculté des sciences Module Structure Machine Filière MI 1 ère Année S2 Architecture de base d'un ordinateur Objectifs Comprendre l architecture

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 4 Le langage assembleur : Introduction et Présentation de l assembleur du 8086 3ème année Niveaux de programmation (rappel) MUX... 0/1 Unité

Plus en détail

COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY

COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY COURS EXPO Microprocesseur 6809 (2 GIM ) Mr KHATORY 1 Naissance du microprocesseur Le 15 novembre 1971 est célébré l'acte de naissance du microprocesseur. Dans une publicité de la revue Electronic News,

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée C.1-1

CONTENU DU COURS. GPA770: Microélectronique appliquée C.1-1 CONTENU DU COURS C.1-1 Partie C Concepts matériels C.1 Configurations matérielles: architecture du système, mémoire, et ports d e/s C.2 Gestion d exceptions: réponses aux remises-à-zéro et aux interruptions

Plus en détail

TD N 3 : LE MICROPROCESSEUR

TD N 3 : LE MICROPROCESSEUR Ministère de l enseignement Supérieur Institut Supérieur des Etudes Technologiques de Sfax Département informatique A. U. 2007-2008 1 er semestre : Classes : INFO 12 Date : 26/11/2007 Matière : Architecture

Plus en détail

Jeu d instructions et modes d adressage MIPS

Jeu d instructions et modes d adressage MIPS Jeu d instructions et modes d adressage MIPS Vincent Risch, mai 2008, révision mai 2014 I.U.T., Aix-Marseille Université Jeu d instructions et modes d adressage MIPS p. 1 MIPS : Introduction Architecture

Plus en détail

NFP Architecture des ordinateurs

NFP Architecture des ordinateurs NFP 136 - Architecture des ordinateurs Amélie Lambert 2015-2016 Amélie Lambert 2015-2016 1 / 35 Plan du cours 1 Rôle d un ordinateur 2 Les composants de l ordinateurs 3 Principe d exécution des instructions

Plus en détail

Assembleur ARM: Séquence d exécution et branchements

Assembleur ARM: Séquence d exécution et branchements Assembleur ARM: Séquence d exécution et branchements xkcd.com GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Merci à Yves Roy Modification de la séquence d exécution

Plus en détail

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation Jeu d instructions Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau 1 Niveau 0 Couche des langages d application Traduction (compilateur) Couche du langage d assemblage Traduction (assembleur) Couche du système

Plus en détail

TP 2 : ASSEMBLEUR 68HC11 (SUITE)

TP 2 : ASSEMBLEUR 68HC11 (SUITE) DUT 1 Informatique, CNAM Paris TP 2 Microcontrôleurs 1/21 TP 2 : ASSEMBLEUR 68HC11 (SUITE) Le but de ce TP sur machine est de mettre en œuvre le jeu d instruction et les modes d adressage du processeur

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Séance 5 : Chemin de données Programme 2 Plan 1. Le microprocesseur, aspect externe 2. Le chemin de données, aspect interne 3. le contrôleur 4. le cycle d exécution machine 5. illustration du principe

Plus en détail

BOUVRY Colin SIBILLE Julien Année GEII

BOUVRY Colin SIBILLE Julien Année GEII BOUVRY Colin SIBILLE Julien Année 2002-2003 GEII SOMMAIRE 1. SUJET... Page 1 2. PROGRAMMES... Page 2 2.1. PROGRAMME TESTANT LA DETECTION DE PISTE...Page 2 2.2. PROGRAMME POUR TROUVER LES VALEURS DE COMPENSATIONS

Plus en détail

COURS STIEN µc68hc11 1/11 SOMMAIRE. 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2. 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2

COURS STIEN µc68hc11 1/11 SOMMAIRE. 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2. 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2 1/11 SOMMAIRE 1 ) GENERALITES SUR LES MICROCONTRÔLEURS page2 2 ) FONCTIONS D UN MICROCONTRÔLEUR page2 3 ) LE MICROCONTROLEUR 68HC11 page2 3.1 ) CARACTÉRISTIQUE page2 3.2 ) ORGANISATION INTERNE page3 3.3

Plus en détail

3 Le fonctionnement d un ordinateur

3 Le fonctionnement d un ordinateur 3 Le fonctionnement d un ordinateur Peter Schlagheck Université de Liège Ces notes ont pour seule vocation d être utilisées par les étudiants dans le cadre de leur cursus au sein de l Université de Liège.

Plus en détail

LittleThinker Version 0.11

LittleThinker Version 0.11 LittleThinker Version 0.11 I. Introduction Ce logiciel permet de simuler un processeur C est une vision simplifiée, avec 5 registres (numérotés de #0 à #4), un accumulateur (pour récupérer le résultat

Plus en détail

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Introduction à l architecture ARM GIF-1001 Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Petit historique Tandis qu Intel produit des microprocesseurs 8086 et 80286, des employés

Plus en détail

Microcontroleur PIC16F84

Microcontroleur PIC16F84 Microcontroleur PIC16F84 II2 - Cours : Systèmes à processeurs J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2012-2013

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

Fiche 1 : Le langage machine

Fiche 1 : Le langage machine ² Polytech Marseille/Dépt Informatique A3 2016/2017² ² TD Interface Matériel Logiciel² Fiche 1 : Le langage machine Léon Mugwaneza 1/ Sur la représentation des nombres entiers Entiers positifs : notation

Plus en détail

Structure d un programme en assembleur

Structure d un programme en assembleur Structure d un programme en assembleur Microchip propose pour le développement de ses microcontrôleurs, un «environnement de développement intégré» ou IDE, sous la forme d un logiciel du nom de MPLAB,

Plus en détail

La couche ISA (Instruction Set Architecture)

La couche ISA (Instruction Set Architecture) Architecture des ordinateurs Cours 5 La couche ISA (Instruction Set Architecture) 19 novembre 2012 Rappel : architecture en couches Archi 1/21 RISC vs. CISC Archi 2/21 5. Langages haut niveau Compilation

Plus en détail

Titre Chemin de données

Titre Chemin de données Chemin de données registre instruction IR MEMOIRE registre compteur PC ensemble de registres + unité de calcul PROGRAMME DONNEES unité de contrôle Les composants qui permettent le stockage, le transfert

Plus en détail

LA PROGRAMMATION du 8086

LA PROGRAMMATION du 8086 LA PROGRAMMATION du 8086 1. Introduction : Chaque microprocesseur reconnait un ensemble d instructions appelé jeu d instructions (Instruction Set) fixé par le constructeur. Pour les microprocesseurs classiques,

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 5 19 novembre 2012 Archi 1/21 La couche ISA (Instruction Set Architecture) Archi 2/21 Rappel : architecture en couches 5. Langages haut niveau Compilation 4. Langage

Plus en détail

Examen nal (rattrapage)

Examen nal (rattrapage) Examen nal (rattrapage) Clément Jonquet {jonquet@lirmm.fr} 30 mars 2011 Instructions L'examen dure 2h. Il y a 12 questions pour 20 points. 1 point supplémentaire de lisibilité et clarté pourra être ajouté.

Plus en détail

Architecture des systèmes informatiques

Architecture des systèmes informatiques 1/24 5 : Architecture des systèmes informatiques Chapitre 5 : Idir AIT SADOUNE CentraleSupélec - Département Informatique 3, rue Joliot-Curie, 91192 Gif-sur-Yvette cedex

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H Pour toutes les questions, on utilise le jeu d instructions NIOS-II. Les différentes parties sont indépendantes PARTIE

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

STRUCTURE DU PROCESSEUR

STRUCTURE DU PROCESSEUR FONCTION D EXECUTION Fonctionnement du processeur : exécution des instructions machine STRUCTURE DU PROCESSEUR Joëlle Delacroix - NFA004 1 Processeur (Unité Centrale) Unité Arithmétique et Logique Z Y1

Plus en détail

PILE ENTREES / SORTIES INTERRUPTIONS

PILE ENTREES / SORTIES INTERRUPTIONS PILE ENTREES / SORTIES INTERRUPTIONS Rappels de cours Le processeur dialogue avec les unités d'échanges via un circuit d'interface ou unité d'échange. A. Constitution et adressage des unités d'échanges

Plus en détail

ARCHITECTURE DES ORDINATEURS

ARCHITECTURE DES ORDINATEURS ARCHITECTURE DES ORDINATEURS Filière : InfoTronique Dr. Abdelhakim Khouas Email : sm5_archi@hotmail.fr Département de Physique Faculté des Sciences Plan du cours Chapitre 1 : Introduction Chapitre 2 :

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Encodage de l information 5 Circuits logiques 6 Composants électroniques 7 Mémoires 8 Unité

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

TP 1: Introduction a MPLAB

TP 1: Introduction a MPLAB Module Enseignant Classes Architecture des microcontrôleurs H. JEDIDI & M.ABDALLAH 3Tel B1 & 3 Tel A1 & 3Info B1 & 3 Info B2 TP 1: Introduction a MPLAB I. Objectifs : L objectif de cette manipulation est

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger B.1-1

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger B.1-1 CONTENU DU COURS B.1-1 Partie B Concepts logiciels B.1 Langage assembleur et programmation structurée: modes d adressage et jeu d instructions boucles, pile et sous-routines programmation structurée B.2

Plus en détail

Architecture des Ordinateurs L2 - Devoir Écrit Corrigé

Architecture des Ordinateurs L2 - Devoir Écrit Corrigé Architecture des Ordinateurs L2 - Devoir Écrit Corrigé Durée : 1h45. Aucun document ou appareil électronique n est autorisé. Le barème est indicatif. Répondez svp de façon brève et précise sur le sujet

Plus en détail

Les microcontrôleurs - PIC 16F84 04

Les microcontrôleurs - PIC 16F84 04 Sciences de l Ingénieur PAGE 58 Les microcontrôleurs - PIC 16F84 04 Fonction : Les microcontrôleurs µc permettent sous une taille réduite de réaliser des calculs. Ils peuvent recevoir et envoyer des ordres

Plus en détail

Vous avez droit à une feuille aide-mémoire recto-verso, écrite à la main, ainsi qu une calculatrice acceptée.

Vous avez droit à une feuille aide-mémoire recto-verso, écrite à la main, ainsi qu une calculatrice acceptée. GIF-1001 Ordinateurs: Structure et Applications Hiver 2015 Examen mi-session 24 février 2015 Durée: 110 minutes Cet examen comporte 10 questions sur 13 pages (incluant celle-ci), comptabilisées sur un

Plus en détail

STRUCTURE MACHINE. Objectifs du module :

STRUCTURE MACHINE. Objectifs du module : 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101 STRUCTURE MACHINE 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101

Plus en détail

UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA

UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA UNITES DE CONTRÔLE UNITES DE CONTRÔLE A. DIPANDA 2 système complexe Un système complexe est un système ayant un nombre d états relativement important. Un système complexe possède deux parties synchronisées

Plus en détail

Fonctionnement du processeur : exécution des instructions machine

Fonctionnement du processeur : exécution des instructions machine Fonctionnement du processeur : exécution des instructions machine RUPTURE DE PROGRAMME : les INTERRUPTIONS Joëlle Delacroix - NFA004 Notion d interruptions L exécution d un programme s effectue instruction

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Comment sont exécutés les programmes? => du langage de haut niveau au langage machine Composants et couches d une architecture => micro-architecture, bus, entrées-sorties,

Plus en détail

Introduction à la Programmation 1

Introduction à la Programmation 1 Introduction à la Programmation 1 Séance 1 de cours/td Université Paris-Diderot Objectifs: Utiliser le langage Java comme une calculatrice. Identifier et donner un sens aux différentes constructions du

Plus en détail

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux Principe de fonctionnement d un ordinateur, codage de l information Raymond Namyst Marc Zeitoun Université de Bordeaux Au niveau électronique Des transistors beaucoup de transistors Transistor = télérupteur

Plus en détail

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Processeur : description - fonctionnement - microprogrammation jtalbot@cmi.univ-mrs.fr L3 Informatique - Université

Plus en détail

Organisation de base d'une machine de von Neumann

Organisation de base d'une machine de von Neumann Organisation de base d'une machine de von Neumann Eduardo Sanchez EPFL Le logiciel variables int data = 0x123456; int result = 0; int mask = 1; int count = 0; int temp; while (count < 32) { temp = data

Plus en détail

Instructions et jeu d instructions

Instructions et jeu d instructions Instructions et jeu d instructions OSA Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Rappel: ordinateur simplifié Ordinateur Liste des instructions disponibles Entrée Sortie

Plus en détail

TD 4 : Programmation en assembleur 8086

TD 4 : Programmation en assembleur 8086 Exercice 1 : Microprocesseur 8086 - TD 4 TD 4 : Programmation en assembleur 8086 Ecrire un programme, en langage assembleur 8086, qui permet de compter les nombres nuls dans un tableau d octets mémoire

Plus en détail

Module Structure Machine Filière MI 1 ère Année S2. Avec une bascule c est possible de mémoriser une information sur 1 seul bit.

Module Structure Machine Filière MI 1 ère Année S2. Avec une bascule c est possible de mémoriser une information sur 1 seul bit. Université de Bouira Cours La Mémoire centrale Faculté des sciences Module Structure Machine Filière MI 1 ère Année S2 La mémoire centrale Introduction Avec une bascule c est possible de mémoriser une

Plus en détail

Adressage, directives assembleur. Jacques Chassin de Kergommeaux (d après X. Rousset)

Adressage, directives assembleur. Jacques Chassin de Kergommeaux (d après X. Rousset) Adressage, directives assembleur Jacques Chassin de Kergommeaux (d après X. Rousset) 1 Langage d assemblage Rôle d un langage d assemblage Fournir une représentation symbolique des instructions et des

Plus en détail

Chapitre 2 : les mémoires

Chapitre 2 : les mémoires 1 Chapitre 2 : les mémoires Introduction Définition, Classification des mémoires La mémoire centrale Caractéristiques d une mémoire centrale Structure d une mémoire centrale 2 C est quoi une mémoire? Une

Plus en détail

Le pipeline. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Le pipeline. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Le pipeline Laboratoire de Systèmes Logiques Le pipelining Technique utilisée pour optimiser le temps d exécution d un processus répétitif. Si le temps d exécution d un processus est T p, l exécution séquentielle

Plus en détail

Cours Introduction aux microprocesseurs

Cours Introduction aux microprocesseurs Cours Introduction aux microprocesseurs Par : E. AGOURIANE Dans nos ordinateurs, l un des composants fondamentaux est le microprocesseur. Depuis son invention en 1971 par INTEL, ce composant n a cessé

Plus en détail

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats ASM Cortex-M3 : Cours #3 Adressages par registre, et immédiats 2010 Plan Adressage par registre 1 Adressage par registre 2 1 Adressage par registre 2 Adressage par registre : GPR Une opérande peut être

Plus en détail

Algorithmique et programmation structurée

Algorithmique et programmation structurée Algorithmique et programmation structurée Chapitre 2 : Stockage et codage de l information. Les variables de types scalaires. I. Stockage de l information : les mémoires Pour qu un ordinateur puisse manipuler

Plus en détail

ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE

ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE ARCHITECTURE D UNE MACHINE INFORMATIQUE SYNCHRONE PILOTEE PAR UNE HORLOGE I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou

Plus en détail

Table des matières. Organisation des ordinateurs et assembleur

Table des matières. Organisation des ordinateurs et assembleur Organisation des ordinateurs et assembleur 1 Introduction 1 Prolégomènes 1 Programmation en langage d assemblage 3 2 Structure et fonctionnement d un ordinateur 11 2.1 Définition d un ordinateur 11 2.2

Plus en détail

LE LANGAGE C POUR MICROCONTROLEURS

LE LANGAGE C POUR MICROCONTROLEURS LE LANGAGE C POUR MICROCONTROLEURS 1. ORGANISATION D UN PROGRAMME C POUR µc. La saisie d un programme en «C» répond pratiquement toujours à la même architecture. Le symbole «#» est suivi d une directive

Plus en détail

Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale

Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale 1. Introduction On vu dans le chapitre précédent qu un ordinateurs est composé des unités suivantes : 1. L unité centrale.

Plus en détail

Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur

Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur Éléments d informatique Cours 1. Éléments d architecture des ordinateurs, mini-assembleur Pierre Boudes 15 septembre 2010 This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike

Plus en détail

TD 1: Architecture des ordinateurs

TD 1: Architecture des ordinateurs Département Réseau et Télécom - ère Année- TD Architecture générale TD : Damien Martin-Guillerez IUT de Saint-Malo 5 Décembre 007 Question Complétez le schéma de la machine de von Neuman suivant : Question

Plus en détail

Représentation des nombres entiers

Représentation des nombres entiers 477 666 Représentation des nombres entiers 1 3419 A99ACF 7652993002 11011011011011 Représentation des données Non Numériques Données Numériques Nombres entiers Valeur signée Complément à 2 Nombres flottants

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

1) TRADUCTION D UN ALGORITHME EN LANGAGE C...

1) TRADUCTION D UN ALGORITHME EN LANGAGE C... SOMMAIRE 1) TRADUCTION D UN ALGORITHME EN LANGAGE C 2 11) CONSTANTES ET VARIABLES 2 111) Déclarations de constantes 2 112) Déclarations de Variables 3 12) LES STRUCTURES ALGORITHMIQUES 4 121) Structure

Plus en détail

GELE5343 Chapitre 5 : Architectures

GELE5343 Chapitre 5 : Architectures GELE5343 Chapitre 5 : Architectures Gabriel Cormier, Ph.D., ing. Université de Moncton Hiver 2013 Gabriel Cormier (UdeM) GELE5343 Chapitre 5 Hiver 2013 1 / 30 Introduction Contenu 1 Introduction 2 Types

Plus en détail

Le langage de la machine

Le langage de la machine Le langage de la machine ASR2 - Système Semestre 2, année 2012-2013 Département informatique IUT Bordeaux 1 Mars 2013 1 / 70 Première partie Structure d un ordinateur 2 / 70 Contenu 1 Élements 2 Interaction

Plus en détail

Architecture des ordinateurs et Systèmes d exploitation. Raymond Namyst Université de Bordeaux

Architecture des ordinateurs et Systèmes d exploitation. Raymond Namyst Université de Bordeaux Architecture des ordinateurs et Systèmes d exploitation Raymond Namyst Université de Bordeaux Au niveau électronique Des transistors beaucoup de transistors Transistor = télérupteur miniature - Sorte de

Plus en détail

6- Microprocesseurs & Jeu d instruction

6- Microprocesseurs & Jeu d instruction Architecture et programmation des ordinateurs : 6- Microprocesseurs & Jeu d instruction 192 Microprocesseur & jeu d instructions (1) 1- Description d un microprocesseur Un microprocesseur se présente sous

Plus en détail

CHAPITRE 10. Les sous-programmes

CHAPITRE 10. Les sous-programmes 1 CHAPITRE 10 Les sous-programmes 2 Sous-programme Suite d instructions appelée de manière répétitive Par un programme Par plusieurs programmes distincts Une seule façon de faire l appel Sauvegarde de

Plus en détail

ISTV 98/99. H.Bourzou

ISTV 98/99. H.Bourzou Cours de Systemes d'exploitation ISTV 98/99 INTRODUCTION SYSTEME INFORMATIQUE Du materiel ("Hardware") Du logiciel ("Software") Logiciel de base Logiciel d'application Outils de developpement et d'execution

Plus en détail

La gestion des procédures

La gestion des procédures La gestion des procédures Laboratoire de Systèmes Logiques Appel de procédure En langage de haut niveau: procedure toto; begin end; toto; toto; En langage machine: toto: rts jsr toto jsr toto Page 2 L

Plus en détail

IFT1227 Architecture des ordinateurs I

IFT1227 Architecture des ordinateurs I Plan Livre de référence : Architecture de l ordinateur, Andrew Tanenbaum, 5ème édition IFT1227 Architecture des ordinateurs I Introduction JP DAVID & EM aboulhamid aboulham@iro.umontreal.ca Université

Plus en détail

Addition et soustraction de deux octets

Addition et soustraction de deux octets Addition et soustraction de deux octets Rappelons qu'un octet est un code de 8 bits. On peut avec 8 bits représenter 2 8 soit 256 combinaisons différentes. Ces combinaisons varient 0000 0000 à 1111 1111

Plus en détail

De l ordinateur au processus : rôle d un système

De l ordinateur au processus : rôle d un système De l ordinateur au processus : rôle d un système Laurent Réveillère Enseirb-Matmeca Département Télécommunications Laurent.Reveillere@bordeaux-inp.fr http://www.labri.fr/perso/reveille/if110/ D après le

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Circuits logiques 5 Mémoires 6 Unité centrale de traitement 7 Assembleur 8 Entrées / sorties

Plus en détail

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

Sciences de l Ingénieur Page 151 LE LANGAGE C

Sciences de l Ingénieur Page 151 LE LANGAGE C Sciences de l Ingénieur Page 151 LE LANGAGE C Exemple char val1=0xa5; int val2; void tempo(char temps) // Déclaration d une variable caractère avec valeur initiale // Déclaration d une variable nombre

Plus en détail

Microcontrôleur 68HC11

Microcontrôleur 68HC11 Microcontrôleur 68HC11 I. Questions de synthèse Un microprocesseur est un processeur intégrant sur le silicium aucune mémoire et aucun périphérique. Par contre un microcontrôleur est un processeur intégrant

Plus en détail

Modes d adressage. Introduction. Modes d adressage utilisés. Logiciel de base Première année par alternance. Responsable : Christophe Rippert

Modes d adressage. Introduction. Modes d adressage utilisés. Logiciel de base Première année par alternance. Responsable : Christophe Rippert Logiciel de base Première année par alternance Responsable : Christophe Rippert Christophe.Rippert@Grenoble-INP.fr Introduction Modes d adressage Pendant cette séance, on va travailler sur les différentes

Plus en détail

BANQUE D ÉPREUVES DUT-BTS -SESSION É P R E U V E D I N F O R M A T I Q U E CODE ÉPREUVE : 969. CALCULATRICES et TELEPHONES MOBILES INTERDITS

BANQUE D ÉPREUVES DUT-BTS -SESSION É P R E U V E D I N F O R M A T I Q U E CODE ÉPREUVE : 969. CALCULATRICES et TELEPHONES MOBILES INTERDITS BANQUE D ÉPREUVES DUT-BTS -SESSION 2013- É P R E U V E D I N F O R M A T I Q U E CODE ÉPREUVE : 969 CALCULATRICES et TELEPHONES MOBILES INTERDITS L épreuve comporte 20 questions regroupées suivant les

Plus en détail

Description d un Microprocesseur en VHDL

Description d un Microprocesseur en VHDL escription d un Microprocesseur en VHL On se propose de réaliser un micro processeur simple. Celui-ci est principalement constitué d une unité arithmétique et logique (), d une FSM et d une mémoire, comme

Plus en détail

Objectifs du cours. Plan du cours. Chapitre 1 : Introduction à l architecture

Objectifs du cours. Plan du cours. Chapitre 1 : Introduction à l architecture Architecture des Ordinateurs premier niveau Technologie Informatique (TI1) M.BOUABID & N.HAMDI, 2012-2013 Objectifs du cours Décrire les composants d'un ordinateur (processeur, mémoire, périphériques,...)

Plus en détail

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM.

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM. Le processeur MIPS 2000 et SPIM Il y a plusieurs microprocesseurs, classés en deux grandes classes CISC : Intel RISC : MIPS, SPARC, etc Pour ce cours, on utilisera comme machine cible le processeur MIPS

Plus en détail

Architecture Logicielle et matérielle

Architecture Logicielle et matérielle Architecture Logicielle et matérielle Cours 6 : Programmation LC3 (sans routine) D après les transparents de N. Louvet (univ Lyon1) Laure Gonnord http://laure.gonnord.org/pro/teaching/ Laure.Gonnord@univ-lyon1.fr

Plus en détail

Architecture des systèmes informatiques

Architecture des systèmes informatiques 1/13 Architecture des systèmes informatiques Chapitre Idir AIT SADOUNE CentraleSupélec - Département Informatique 3, rue Joliot-Curie, 91192 Gif-sur-Yvette cedex Année

Plus en détail

Chapitre 1 Introduction aux systèmes d exploitation

Chapitre 1 Introduction aux systèmes d exploitation Chapitre 1 Introduction aux systèmes d exploitation Jean Privat Université du Québec à Montréal INF3172 Principes des systèmes d exploitation Automne 2016 Jean Privat (UQAM) 01 Introduction INF3172 Automne

Plus en détail

Le démarrage d un ordinateur

Le démarrage d un ordinateur Le démarrage d un ordinateur GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde image: pmslweb.com Démarrage: objectifs L objectif de la séquence de démarrage est de démarrer

Plus en détail

Chapitre 5 : Instructions

Chapitre 5 : Instructions Chapitre 5 : Instructions Informatique de base 2013-2014 Sup Galilée 1 / 23 Qu est-ce qu une instruction? Une instruction est un ordre donné à l ordinateur de réaliser une suite d actions dont chacune

Plus en détail

Architecture interne des microprocesseurs

Architecture interne des microprocesseurs Architecture interne des microprocesseurs version 1.0 Objectif / Avertissement On souhaite appliquer les différentes techniques de circuiterie numérique synchrone présentées dans le cours à la réalisation

Plus en détail

3. Opérateurs et instructions. Opérateurs Expression et instruction Structures de contrôle structures alternatives structures répétitives

3. Opérateurs et instructions. Opérateurs Expression et instruction Structures de contrôle structures alternatives structures répétitives 1 3. Opérateurs et instructions Opérateurs Expression et instruction Structures de contrôle structures alternatives structures répétitives Opérateurs 2 Affectation: = identificateur = résultat d une expression

Plus en détail

Logique Combinatoire. Fabrice Muller. Cycle Préparatoire Première Année. Polytech Nice-Sophia Département Electronique

Logique Combinatoire. Fabrice Muller. Cycle Préparatoire Première Année. Polytech Nice-Sophia Département Electronique Cycle Préparatoire Première Année Fabrice Muller Polytech Nice-Sophia Département Electronique Fabrice.Muller@unice.fr http://www.polytech.unice.fr/~fmuller/ pol tech fm ller/ -1- Plan Les systèmes de

Plus en détail

Informatique Embarquée

Informatique Embarquée Informatique Embarquée J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2013-2014 1/21 Microcontroleur : exécuteur de séquence

Plus en détail

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre.

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre. Instructions MIPS Légende : R[] = registre M[] = mémoire add Add Addition de deux registres et place la somme dans un registre. x00 funct : 0x20 R[rd] = R[rs] + R[rt] add $t0,$s1,$s2 # t0 = s1 + s2 addi

Plus en détail