PIC18 : Modules CCP. Introduction. Fonctionnement des modules CCP. Le registre CCPxCON. Lycée Grandmont STS Systèmes Electroniques Fiche PIC18

Transcription

1 PIC18 : Modules CCP Pour les PIC18Fxx2 et/ou PIC18Fxx20 Ces modules sont implémentés de manière fort similaires sur les deux familles, cependant, quelques différences sont à noter. Introduction Chaque µc est doté de 2 modules CCP ( / / ). Chaque module est composé d'un registre 16 bits qui peut faire office de registre de comparaison, de capture ou un registre de de type «maître / esclave». Pour les PIC18Fxx2 ainsi que pour les PIC18Fxx20 28 broches, ces deux modules sont identiques. Pour les PIC18Fxx20 40 ou 44 broches, le module CCP1 est un «Enhanced CCP module» (ECCP), le fonctionnement spécifique de ce module fait l'objet d'une autre fiche. Fonctionnement des modules CCP Chaque module CCP (CCP1 et CCP2) est associé à un registre 16 bits CCPRx (x=1 ou x=2), composé de deux registres 8 bits : CCPxH et CCPxL. Les modules sont configurés à travers CCPxCON. Ces modules utilisent les timers du µc : La question des interactions entre les modules et ces timers doit être traitée : CCPxMode CCPyMode Interactions En utilisant comme bases de temps les timers 1 et 3, chaque module peut avoir sa propre base de temps. La fonctionnalité «Special event trigger» peut être utilisée. Le registre remis à 0 sera soit TMR1 soit TMR3 en fonction du timer utilisé. Les deux modules doivent avoir la même fréquence de base ainsi que la même fréquence de mise à jour (interruption TMR2). Aucune interaction. Le registre CCPxCON 05 - Fiche_PIC18_modules CCP.odt 27/02/06 1/6

2 Le mode Dans ce mode de fonctionnement, la valeur du registre TMR1 (ou TMR3) est copiée dans le registre CCPRx (CCPR1 ou CCPR2) lorsque survient un «évènement» sur la ligne RC2/CCP1 (ou RC1/CCP2). L'évènement déclenchant la capture est programmable, il peut être : Chaque front descendant Chaque front montant Tous les 4 fronts montants Tous les 16 fronts montants Le type d'évènement est choisi par l'intermédiaire des bits CCPxM3 à CCPxM0 (Registre CCPxCON). Lorsqu'une capture est effectuée, l'interruption CCPxIF est déclenchée. Remarques : Attention au piège : RC2/CCP1 et RC1/CCP2 Les lignes de capture (RC2/CCP1 et/ou RC1/CCP2) doivent être configurées en entrée (TRISC) Les timers utilisés pour la capture (Timer1 et/ou Timer3) doivent être configurés en timer ou en compteur synchrone Fiche_PIC18_modules CCP.odt 27/02/06 2/6

3 Schéma bloc du fonctionnement en mode Le mode Dans ce mode, le registre 16 bits CCPRx est comparé en permanence au contenu du registre de comptage du timer 1 ou du timer 3 (TMR1 ou TMR3). Lorsque les deux valeurs sont identiques, une action programmée se produit sur la ligne CCPx, cette action peut être : Une mise à l'état haut Une mise à l'état bas Inversée Une recopie de la valeur présente sur le bit registre de sortie LATCx correspondant (aucun changement). Dans tous les cas, l'interruption CCPxIF est générée. L'action est programmée à l'aide des bits CCPxM3 à CCPxM0 du registre CCPxCON. Remarque : Pour que ce mode soit fonctionnel, il est nécessaire que les lignes utilisée soient configurées comme des sorties à l'aide du registre TRIS correspondant. Utilisation du «Special event trigger» Le mode compare peut être configuré pour générer l'action «special event trigger». Il s'agit d'un signal interne généré par le mode compare pour déclencher des actions au niveau d'autres modules. Cet événement est activé en donnant aux bits CCPxM[3..0] les valeurs Le trigger déclenche la remise à 0 du timer associé au module et peut déclencher une conversion analogique numérique (CCP2) Fiche_PIC18_modules CCP.odt 27/02/06 3/6

4 Schéma bloc du mode compare 05 - Fiche_PIC18_modules CCP.odt 27/02/06 4/6

5 Mode : Pulse Width Modulation Dans ce mode, la ligne CCPx génère une sortie de résolution 8 ou 10 bits. La ligne correspondante doit être configurée comme une sortie. Le schéma bloc simplifié de ce mode est le suivant : Une sortie est définie par une une fréquence (ou une période) de base et par le temps à l'état haut. Le rapport entre le temps haut et la période est appelé rapport cyclique (duty cycle). Le rapport cyclique de la est configuré grâce au registre CCPRxL pour une 8 bits. Il est possible d'étendre la résolution de la modulation à 10 bits en ajoutant les bits CCPxCON[5..4]. Dans ce cas, le registre CCPRxL contient les 8 bits de poids fort et les deux bits de CCPxCON sont considérés comme des décimales binaires. Configurer le mode Il s'agit de générer un signal dont le rapport cyclique (th / tc) est configurable par logiciel. V th t tc = T Pour générer un signal en, il faut programmer deux valeurs : tc et th. Le timer TMR2 permet de fixer tc (le temps de cycle, la période du signal). Le registre PR2 recevra la valeur permettant d'obtenir ce temps (en tenant compte de la prédivision si nécessaire, par contre, le postdiviseur n'est pas utilisé en mode ). Le front montant sur CCPx se produit lorsque TMR2 passe de PR2 à 0x00. Les relations entre PR2 et tc sont : tc tc= PR2 1 4 T osc Prédiv PR2= 1 Prediv 4 T osc 05 - Fiche_PIC18_modules CCP.odt 27/02/06 5/6

6 Reste à déterminer le moment où le signal CCPx passera à 0. Cela se produira lorsque TMR2 sera égal à la valeur COMPAR. Cette valeur est codée sur 10 bits : 8 bits plus 2 décimales binaires (b 7b 6...b 0,b -1b -2). La présence de ces deux décimales permet d'augmenter la précision de la. La valeur COMPAR est stockée dans le registre CCPRxL pour sa partie entière et dans les deux bits DcxB1 et DCxB0 de CCPxCON. Les relations entre th et COMPAR sont les suivantes : th th=compar Prediv T COMPAR= osc Prediv T osc Si COMPAR est entier, DCBx1,0 = 00. Si la partie fractionnaire se rapproche de ¼, DCBx1,0 = 01. Pour ½, on aura DCBx1,0 = 10. Enfin pour ¾, DCBx1,0 = 11. La partie entière de COMPAR est à stocker dans CCPRxL. Synthèse de la procédure pour mettre en oeuvre un module 1. Initialiser PR2 en fonction de la durée du cycle tc. 2. Configurer CCPxCON pour un fonctionnement en 3. Configurer la ligne CCPx en sortie (TRISC) 4. Calculer la la valeur COMPAR, charger le registre CCPRxL et les deux bits DCxB1 et DCxB0 5. Configuration du prédiviseur pour TMR2 et lancement du comptage (TMR2ON) 05 - Fiche_PIC18_modules CCP.odt 27/02/06 6/6