Etapes d'exécution des instructions
|
|
- Jean-Pierre Guertin
- il y a 7 ans
- Total affichages :
Transcription
1 4. 1 Recherche instruction Recherche opérandes Exécution Ecriture résultat
2 Cycle d'exécution des instructions Modèle de Von Neuman Le CPU fait une boucle sans fin pour exécuter le programme chargé en mémoire centrale Chaque étape correspond à une modification d'un composant du chemin de données (la mémoire ou les registres) Les étapes dépendent de l'instruction à exécuter : opération à effectuer et mode d'adressage Quelle que soit l'architecture, on retrouve des étapes similaires (même fonction) mais les étapes dépendent du chemin de données
3 4. 3 lecture en mémoire instruction à l'adresse PC lecture du ou des opérandes écriture des résultats lecture et interprétation des champs d'instruction calculs calcul de la nouvelle valeur de PC (dépend du format de l'instruction) traitement des interruptions matérielles (souris, clavier,...) conditions d'erreur (division par 0,overflow,...), défaut de page W. Stallings «Computer Organization and Architecture»
4 4. 4 Lecture d instruction Charger le 1 er mot d'instruction de la mémoire principale vers le registre d'instruction Décodage Lecture éventuelle des autres mots d'instruction (selon le format) Ces valeurs sont stockées dans l'unité centrale dans des registres internes (registre d'opérande et de données) Recherche d opérandes Accès aux registres (si mode registre) Calcul d adresse et recherche d opérandes mémoire (si mode mémoire) Exécution Calcul dans l ALU pour les instructions arithmétiques ou logiques Calcul de l adresse de branchement pour les instructions de contrôle Ecriture résultat Modification de l opérande destination pour les instructions arithmétiques ou logiques Modification de PC pour les instructions de contrôle
5 4. 5 Exemple : PROCSI RD1 RD2 R/Wreg SR 3 REG CSreg SP ROP PC IR BUS 16 ADDRESS_BUS RAD DATA_BUS MEMOIRE AS DS contrôle instructions données R/W
6 4. 6 Exemple de décomposition en étapes pour PROCSI lecture instruction décodage recherche opérande exécution add R2, # 80 rad pc ir mem[rad] pc pc + 1 rad pc rop mem[rad] pc pc + 1 rd1 reg[ir(0..2)] rd2 rop rd1 rd1 + rd2 R2 <- R lecture du code instruction lecture du 2ème mot d instruction (constante 80) ir(0..2) : bits 0, 1 et 2 de ir qui contiennent le code du registre destination reg[ir(0..2)] est le registre destination écriture résultat reg[ir(0..2)] rd1
7 4. 7 ADD R2, #80 RD1 RD2 SP SR ROP PC + 1 PC IR 3 6 REG R/Wreg CSreg BUS X RAD ADDRESS_BUS DATA_BUS MEMOIRE PC: X instructions données AS DS R/W 1) Lecture instruction Légende : en 1er en 2ème en 3ème
8 4. 8 RD1 RD2 SP SR 80 ROP PC + 1 PC IR 3 6 REG R/Wreg CSreg BUS X RAD ADDRESS_BUS DATA_BUS MEMOIRE PC : X instructions données AS DS R/W 2) décodage
9 RD1 RD2 80 SR REG R/Wreg CSreg SP ROP PC IR X010 BUS 16 RAD 17 ADDRESS_BUS DATA_BUS MEMOIRE AS DS 3) recherche opérande X010 instructions données 80 R/W
10 4. 10 RD RD2 80 R/Wreg + SR 3 6 REG CSreg SP ROP PC IR BUS 16 RAD 17 ADDRESS_BUS DATA_BUS MEMOIRE AS DS 4) Exécution X010 instructions données 80 R/W
11 4. 11 RD1 86 RD2 SR REG R/Wreg CSreg SP ROP PC IR BUS 16 RAD 17 ADDRESS_BUS DATA_BUS MEMOIRE AS DS 5) Ecriture résultat X010 instructions données 80 R/W
12 4. 12 Exemple de décomposition en étapes pour PROCSI add [80], R3 MEM[80] <- MEM[80] + R3 lecture instruction décodage recherche opérande exécution écriture résultat rad pc ir mem[rad] pc pc + 1 rad pc rop mem[rad] pc pc + 1 rd1 reg[ir(3..5)] rad rop rd2 mem[rad] rd1 rd1 + rd2 mem[rad] rd1 rop contient 80 ir(3..5) : bits 3, 4 et 5 de ir qui contiennent le numéro du registre source reg[ir(3..5)] est le registre source (R3 ici) rd2 contient MEM[80]
13 Cycle d'exécution pipeline Sens du parcours Durée : 3 mn Eve Julie Anne Pour manger : - il faut passer par tous les stands, - 4 personnes sont servies en même temps. Aladin Une personne met 12mn pour être servie. Toutes les 3mn une personne sort de la chaîne.
14 Les principes Une instruction est divisée en k étapes indépendantes Les étapes de plusieurs instructions s'exécutent en parallèle Si une étape dure t unités de temps alors pour n instructions : sans pipeline : t * k * n unités de temps avec pipeline : t * k + t * (n-1) unités de temps 8 ns i SANS PIPELINE 8 ns 8 ns i+1 i+2 24 ns i: i+1: AVEC PIPELINE 8 ns i+2: ns
15 4. 15 Contraintes pour que le pipeline soit efficace : chaque étape a la même durée : pas d'embouteillage! chaque instruction passe par les mêmes étapes : contrôle simplifié, pas de trou dans le pipeline! Architecture RISC (commercialisé ~ 1986) : Jeu d'instructions et modes d adressage simples, Accès mémoire par instructions spécialisées (LOAD/STORE), Débit d'une instruction par cycle : chaque étape dure un cycle donc une instruction sort du pipeline sur chaque cycle i: i+1: i+2:
16 4. 16 Jeu d'instruction RISC plus de registres AMD 64 bits : registres AX, BX, CX, DX, DI,... étendus à 32 bits (EAX, EBX,...) et à 64 bits (RAX,...) + 8 registres R8,..., R15 moins de modes d'adressage : instructions de calcul en mode registre + instructions LOAD /STORE instructions à 3 opérandes ARM : add R1, R4, R5 instructions conditionnelles AMD 64 bits : cmp eax, ebx bnez suite mov ecx, edx cmp eax, ebx cmovz ecx, edx
17 Etages de base LI lecture d'instruction dans le cache d'instruction DE décodage CA calcul dans l'alu (ou calcul d'adresse mémoire ou de branchement) MEM accès à la mémoire dans le cache des données (pour les instructions LOAD/STORE) ER écriture résultat (modification des registres ou de PC ou du cache de données)
18 4. 18 Schéma d'exécution temps / étage Numéro d instruction i: i+1: i+2: i+3: LI DE CA ER LI DE CA ER LI DE CA ER LI DE CA ER Etages d exécution Top d horloge Sur le top d horloge 4, il y a exécution en parallèle de l écriture résultat (ER) de l instruction i, du calcul (CA) de l instruction i + 1, du décodage (DE) de l instruction i+2 et de la lecture (LI) de l instruction i+3
19 4. 19 Exemples de pipeline Pentium 4 : 20 étages AMD étages pipeline entier et 17 étages pipeline flottant, 8 premiers étages = "Fetch/Decode" + "Pack/Decode" et "Dispatch", communs aux entiers et aux flottants ARM ARM 7, 3 niveaux (lecture d'instruction, décodage, exécution)5 StrongARM (ARM 8, 9 et SA-1) 5 niveaux (lecture d'instruction, lecture des registres et test de branchement, exécution, écriture cache, écriture registre)
20 Comment ça marche? Chaque étage est autonome : il contient les composants nécessaires pour réaliser l'étape d'exécution LI: accès à la file d'instructions DE : accès aux registres CA : unité de calcul ER : accès registre et mémoire de données Accès en parallèle aux ressources Registres : deux accès en lecture et un en écriture simultanément Mémoire centrale : cache d'instructions et cache de données Deux étages successifs partagent les données registres de stockages intermédiaires l'étage i écrit le résultat, l'étage i+1 lit le résultat
21 Exemple : Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» R2 <-R1 + R2 R3 < - R4 + R5» LI DE CA ER PC ALU Inst Données Mémoire Registres R1=10 R2=8 R3=0 R4=6 R5=
22 Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» TOP 1 LI DE CA ER add R2,R1,R2 PC Add R2 R1 R2 ALU Inst Données Mémoire Registres R1=10 R2=8 R3=0 R4=6 R5=
23 Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» TOP 2 LI DE CA ER add R3,R4,R5 PC Add R3 R4 R5 accès à R1 et R2 Add R ALU Inst Données Mémoire Registres R1=10 R2=8 R3=0 R4=6 R5=
24 Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» TOP 3 LI DE CA ER PC accès à R4 et R5 Add R ALU Add R2 18 Inst Données Mémoire Registres R1=10 R2=8 R3=0 R4=6 R5=
25 Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» TOP 4 LI DE CA ER PC ALU Add R3 9 accès à R2 Inst Données Mémoire Registres R1=10 R2=8 R3=0 R4=6 R5=
26 Exécution de «add R2,R1,R2» suivi de «add R3,R4,R5» TOP 5 LI DE CA ER accès à R3 PC ALU Inst Données Mémoire Registres R1=10 R2=18 R3=0 R4=6 R5=
27 4. 27 L'exécution en parallèle rend le contrôle de l'exécution plus complexe : Gestion de l'accès simultané aux ressources partagées Aléas de données : un étage peut lire une donnée avant qu'elle ait été mise à jour Gestion des instructions de branchement : les instructions dans le pipeline ne sont pas forcément exécutées Aléas de contrôle Accès à des données d'autres unités fonctionnelles (cas superscalaire) Aléas structurel 3. Aléas du pipeline
28 Aléas de données lecture avant écriture d un résultat, écriture du résultat avant lecture de la donnée (exécution dans le désordre) Exemple: ADD R1, R2, R3 SUB R4, R1, R5 instruction ADD LI DE CA ER SUB LI DE CA ER Ecriture de R1 Aléa de type «lecture avant écriture» lecture de R1
29 4. 29 Solution 1 : suspension d'exécution ADD R1, R2, R3 SUB R4, R1, R5 Ecriture de R1 ADD LI DE CA ER SUB LI DE CA ER lecture de R1 Ecriture de R1 ADD LI DE CA ER SUB LI susp susp DE CA ER lecture de R1
30 4. 30 Solution 2 : bypass la sortie de l ALU est utilisée directement Pour l exemple «add R1,R2,R3» suivi de «add R6,R1,R5», lors du décodage de «add R6,R1,R5», on utilise la valeur de bypass (i.e sortie de l'alu après calcul de R2 + R3) au lieu d aller lire la valeur de R1 dans la RAM. LI DE CA ER PC accès à R1 et R5 Add R ALU R1 8
31 4. 31 Exemple de bypass avec l'arm SA-110 Programme LDR r1,[r0 + 4] MOV r2,r1
32 Aléas de contrôle Les instructions qui suivent une instruction de branchement (jmp) ne doivent pas être exécutées. Pourtant, elles sont dans le pipeline suspension du pipeline i : jmp 360 i + 1 i + 2 i + 3 LI DE LI A la fin du décodage du «jmp» on sait qu il s agit d un saut - il ne faut pas exécuter les instructions suivantes - il faut suspendre l exécution jusqu à ce que l adresse de branchement soit connue étage ER
33 4. 33 A la fin de l étage ER du jmp, on connaît l adresse de branchement (PC a été modifié) l exécution peut reprendre à l'adresse de branchement H i : jmp 360 LI DE CA ER 5 i + 1 LI susp susp i + 2 i + 3 inst 360 susp susp susp LI DE CA ER Pénalité de 3 tops d horloge!!! Problème : - on a exécuté l'étape LI de i+1 inutilement - l'étape LI est un accès mémoire donc coûteux
34 4. 34 Solution : branchement avec délai jmp 360 i + 1 LI DE CA ER LI DE CA ER Toujours exécutée i + 2 i + 3 susp susp susp LI DE CA ER inst 360 Si i est une instruction de saut, on exécute toujours l'intruction i+1 Après décodage du jmp, on sait qu il faut suspendre l instruction i+2 pas d étape LI inutile Le compilateur se charge de choisir l'instruction qu'il faut placer dans le délai
35 4. 35 Branchement avec délai : Optimisation de code Objectif : remplir au mieux le pipeline tout en gardant la sémantique du programme le compilateur «choisit» l instruction à mettre derrière le branchement réorganisation du code ou insertion de NOP (instruction "no operation") Insertion de NOP ADD R1,R2,R3 jmp boucle délai Instruction avant ADD R1,R2,R3 jmp boucle délai ADD R1,R2,R3 jmp boucle NOP jmp boucle ADD R1,R2,R3 Généré par compilateur
36 4. 36 Branchement avec délai: cas des branchements conditionnels (bcc) on sait dans l étage DE du bcc si le branchement doit être pris ou non avec le délai, on n'a aucune suspension dans le cas où le branchement est pris Bcc 360 i + 1 bcc PRIS bcc NON PRIS Toujours exécutée LI DE CA ER LI DE CA ER susp susp LI DE CA ER LI DE CA ER Inst i + 2 inst 360
37 4. 37 Dans le cas des branchements conditionnels, pour savoir quelle instruction mettre dans le délai, il faut décider si le branchement sera pris ou non : c'est la prédiction de branchement Une première prédiction est faite de façon statique (on choisit d'office que le branchement est pris par exemple); le compilateur tient compte de ce choix pour réorganiser le code Ensuite on corrige les prédictions de façon dynamique : la partie contrôle change la prédiction si elle était mauvaise
38 4. 38 Branchement conditionnel avec délai: Optimisation de code Prédiction STATIQUE Instruction avant ADD R1,R2,R3 si R2 =0 alors délai MOV R0,R1 SUB R5,R6,R7 pas de dépendance entre inst. avant et condition de test si R2 =0 alors ADD R1,R2,R3 MOV R0,R1 SUB R5,R6,R7 Instruction cible ADD R1,R2,R3 si R1 =0 alors délai MOV R0,R1 SUB R5,R6,R7 dépendance entre inst. avant et condition de test. spéculation branch pris ADD R1,R2,R3 si R1 =0 alors SUB R5,R6,R7 MOV R0,R1 SUB R5,R6,R7 Instruction après ADD R1,R2,R3 si R1 =0 alors délai MOV R0,R1 SUB R5,R6,R7 dépendance entre inst. avant et condition de test. spéculation branch non pris ADD R1,R2,R3 si R1 =0 alors MOV R0,R1 SUB R5,R6,R7
39 4. 39 Prédiction de branchement DYNAMIQUE : (bas niveau, par la partie contrôle) Pendant que le processeur travaille, l unité de pré-extraction des instructions travaille et lit les instructions qu il faudra exécuter bientôt prédiction spéculative du fait que le branchement courant sera pris ou pas. Algorithme de Smith (prédiction à 2 bits): pris non pris non pris non pris non pris P FP FNP NP pris pris pris P: Pris FP: Faiblement Pris FNP: Faiblement Non Pris NP: Non Pris
40 4. 40 Pourquoi tant de mal? Instructions de branchement : 20% des instructions d un programme Branchement conditionnel pris dans 60% des cas Branchement pris - des instructions ont été chargées dans le pipeline inutilement (il faut stopper leur exécution) - l instruction peut ne pas être dans la file des instructions (ni dans le cache d instruction, ni dans la mémoire centrale) -> accès disque -> coûteux! Branchements avec délais + optimisation de code : dans les DSP (ex : téléphones portables) Dans les CPU actuels, la prédiction des branchements permet d'anticiper l'exécution dans le désordre
41 Une version pipeline de PROCSI: PIPSI Pipeline de 4 étages: LI (instruction fetch), DE (decode), EX (execute), EC (écriture) Opérations arithmétiques/logiques : seulement modes registre/registre et immédiat / registre Accès mémoire par instruction load/store en mode direct et indirect Toutes les instructions sont codées sur 2 mots de 16 bits Cache de données (1 cycle processeur) Cache d instruction (1 cycle processeur) Le banc de registres internes (REG) permet 2 accès lecture et un accès écriture simultanément (i.e sur un même top)
42 out1 out Data-out FEtch DEcode EXecute ECriture RD1 RD2 res ex ROP ROP de ROP ex PC +2 Pc de Pc ex Data_low Data_high IR Ir de Ir ex Cache instruction Address 3 3 in 3 Ad-read1 REG Ad-read2 Ad-write Adress Cache données Data-in
43 4. 43 FE accès mémoire inst. 1 er mot dans ir 2 ème mot dans rop DE recherche d'opérandes EX calculs lecture mém. data EC écriture reg écriture mém. data add R7, #1 FE ir <- mem i [pc] rop <- mem i [pc+1] pc <- pc + 2 DE rd1 <- rop rd2 <- reg[ir[0..2]] pc de <- pc ir de <- ir rop de <- rop EX res ex <- rd1 + rd2 pc ex <- pc de ir ex <- ir de rop ex <- rop de EC reg[ir ex [0..2]] <- res ex store [80], R0 FE ir <- mem i [pc] rop <- mem i [pc+1] pc <- pc + 2 DE rd1 <- reg[ir[3..5]] pc de <- pc ir de <- ir rop de <- rop EX res ex <- rd1 pc ex <- pc de ir ex <- ir de rop ex <- rop de EC mem d [rop ex ] <- res ex
Exécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique
Plus en détailArchitecture des Ordinateurs. Partie II:
Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.
Plus en détailAssembleur. Faculté I&C, André Maurer, Claude Petitpierre
Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire
Plus en détailFonctionnement et performance des processeurs
Fonctionnement et performance des processeurs Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Plan Fonctionnement des processeurs Unités de calcul
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailDU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION
145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu
Plus en détailArchitecture des ordinateurs
Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?
Plus en détailInformatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Plus en détailStructure d un programme
Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé
Plus en détailRappels d architecture
Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée
Plus en détailTout savoir sur le matériel informatique
Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation
Plus en détailCM2 L architecture MIPS32
CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS
Plus en détailArchitecture des ordinateurs
Architecture des ordinateurs Cours 7 17 décembre 2012 Archi 1/1 Fonctions, suite et fin Archi 2/1 Rappel Forme générale d un sous-programme (fonction) : etiquette sousprogramme: push ebp ; empile la valeur
Plus en détailProgrammation assembleur : aperçu
Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal
Plus en détailASR1 TD7 : Un microprocesseur RISC 16 bits
{Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit
Plus en détailProgrammation C. Apprendre à développer des programmes simples dans le langage C
Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités
Plus en détailCompilation (INF 564)
Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation
Plus en détailMicroprocesseur + Logiciel
Microprocesseur + Logiciel Robot EVALBOT MOHAMED AKIL BUREAU 5253 UNITE IGI 1001 PROGRAMMATION DES MICROPROCESSEURS Présentation [IGI1001] CONTEXTE SCIENTIFIQUE... 4 1. OBJECTIFS DE L UNITE... 6 2. OBJECTIFS
Plus en détailPartie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com
Partie 1 Professeur : Haouati Abdelali CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie I : Généralités et algorithmique de base 1. Environnement matériel et logiciel
Plus en détailArchitecture des ordinateurs
Décoder la relation entre l architecture et les applications Violaine Louvet, Institut Camille Jordan CNRS & Université Lyon 1 Ecole «Découverte du Calcul» 2013 1 / 61 Simulation numérique... Physique
Plus en détailGPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
Plus en détailMODULE I1. Plan. Introduction. Introduction. Historique. Historique avant 1969. R&T 1ère année. Sylvain MERCHEZ
MODULE I1 Plan Chapitre 1 Qu'est ce qu'un S.E? Introduction Historique Présentation d'un S.E Les principaux S.E R&T 1ère année Votre environnement Sylvain MERCHEZ Introduction Introduction Rôles et fonctions
Plus en détailMatériel & Logiciels (Hardware & Software)
CHAPITRE 2 HARDWARE & SOFTWARE P. 1 Chapitre 2 Matériel & Logiciels (Hardware & Software) 2.1 Matériel (Hardware) 2.1.1 Présentation de l'ordinateur Un ordinateur est un ensemble de circuits électronique
Plus en détailLicence Sciences et Technologies Examen janvier 2010
Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.
Plus en détailTD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
Plus en détailCours 3 : L'ordinateur
Cours 3 : L'ordinateur Abdelkrim Zehioua 2éme année Licence Gestion Faculté des sciences Économiques et sciences de Gestion Université A, Mehri - Constantine 2 Plan du cours 1.Définitions de l'ordinateur
Plus en détailInitiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Plus en détailJeu d instructions NIOS II
Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur
Plus en détailIntroduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Plus en détailArchitecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)
Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement à
Plus en détailCours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
Plus en détailArchitecture matérielle des systèmes informatiques
Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par
Plus en détailSSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques...
Désobfuscation automatique de binaires Et autres idyles bucoliques... Alexandre Gazet Sogeti / ESEC R&D alexandre.gazet(at)sogeti.com Yoann Guillot Sogeti / ESEC R&D yoann.guillot(at)sogeti.com SSTIC 2009
Plus en détailArchitecture des ordinateurs. Loïc Cuvillon. 20 novembre 2013
Systèmes temps réel et systèmes embarqués Architecture des ordinateurs Loïc Cuvillon Ecole Nationale Supérieure de Physique de Strasbourg 20 novembre 2013 Loïc Cuvillon (ENSPS) Systèmes temps réel et systèmes
Plus en détailReprésentation des Nombres
Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...
Plus en détailArchitecture des calculateurs
Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications
Plus en détailMesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]
Mesure de performances [Architecture des ordinateurs, Hennessy & Patterson, 1996] Croissance des performances des microprocesseurs Avant le milieu des années 80, le gain dépendait de la technologie. Après,
Plus en détailArchitecture des ordinateurs Introduction à l informatique
Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la
Plus en détailIV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
Plus en détailPrentice Hall, 2011 (ISBN 0-13-610804-0)
Prentice Hall, 2011 (ISBN 0-13-610804-0) Introduction à l architecture des ordinateurs Georges-André Silber Centre de recherche en informatique École nationale supérieure des mines de Paris octobre 2010
Plus en détailCUOMO PC Route d Oron 4-1010 Lausanne www.cuomopc.ch 021/657 10 60
Lors de l achat d un nouvel ordinateur, vous ne savez pas comment le mettre en route? C est pour cela que nous avons inventé le pack confort. Que vous ayez acheté votre ordinateur dans notre magasin, ou
Plus en détailAVERTISSEMENT. D'autre part, toute contrefaçon, plagiat, reproduction encourt une poursuite pénale. LIENS
AVERTISSEMENT Ce document est le fruit d'un long travail approuvé par le jury de soutenance et mis à disposition de l'ensemble de la communauté universitaire élargie. Il est soumis à la propriété intellectuelle
Plus en détailMachines virtuelles. Brique ASC. Samuel Tardieu sam@rfc1149.net. Samuel Tardieu (ENST) Machines virtuelles 1 / 40
Machines virtuelles Brique ASC Samuel Tardieu sam@rfc1149.net École Nationale Supérieure des Télécommunications Samuel Tardieu (ENST) Machines virtuelles 1 / 40 Machines virtuelles La compilation peut
Plus en détailArchitecture des ordinateurs TD1 - Portes logiques et premiers circuits
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice
Plus en détailDépartement informatique de l université d Angers
Département informatique de l université d Angers Amélioration d'un logiciel d'émulation du fonctionnement d'un microprocesseur x8 6 SCHAEFFER Florian ROUSSEAUX Billy L3 Informatique Responsable du projet:
Plus en détailCA 3000 CA 3000 PROGRAMMATION PAR MINITEL
CA 3000 CA 3000 PROGRAMMATION PAR MINITEL UTILISATION A - CONFIGURATION CA 3000 B - DATE ET HEURE C - ENREGISTRE R RES IDENT D - MODIFIER RESIDENT E - LISTE REPERTOIRE F - GROUPES LECTEURS G - GROUPES
Plus en détailChapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Plus en détailLa mémoire. Un ordinateur. L'octet. Le bit
Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve
Plus en détailHiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Plus en détailIFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
Plus en détailAssembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96
Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.
Plus en détailCours 1 : Introduction Ordinateurs - Langages de haut niveau - Application
Université de Provence Licence Math-Info Première Année V. Phan Luong Algorithmique et Programmation en Python Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application 1 Ordinateur Un
Plus en détailLogiciel de base. Première année ENSIMAG
Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert
Plus en détailLeçon 1 : Les principaux composants d un ordinateur
Chapitre 2 Architecture d un ordinateur Leçon 1 : Les principaux composants d un ordinateur Les objectifs : o Identifier les principaux composants d un micro-ordinateur. o Connaître les caractéristiques
Plus en détailTraduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu
Travaux d études et de recherches Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Étudiant : Luc Michel Encadrants : Frédéric Pétrot Nicolas Fournel 23 mai 2010 TABLE DES MATIÈRES
Plus en détailContexte et motivations Les techniques envisagées Evolution des processus Conclusion
Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and
Plus en détailCQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que
CQP 112 Introduc/on à la programma/on Thème 2 : Architecture d un système informa/que Département d informa/que CQP 112 : Introduc/on à la programma/on Plan 1. Historique des ordinateurs 2. Composants
Plus en détailGlobalScape Secure FTP Server 3.0.2 Buffer Overflow
GlobalScape Secure FTP Server 3.0.2 Buffer Overflow muts@whitehat.co.il Traduction française: jerome[at]athias.fr http://www.athias.fr/jerome/doc/ Qu est-ce que le Serveur FTP Sécurisé GlobalScape?...
Plus en détailRésumé Génération de code Le code intermédiaire
Résumé Analyse INFO0004 Structure des langages de programmation Génération de code ; liaison et exécution Justus H. Piater Programmation Analyse Compilation Liaison fichier texte Analyse lexicale flux
Plus en détailChapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping
Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager
Plus en détail3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)
ASI Chapitre 3 : Structure des ordinateurs 40 ASI Chapitre 3 : Structure des ordinateurs 41 3. Structure des ordinateurs Le modèle d'architecture de la plupart des ordinateurs actuels provient d'un travail
Plus en détailTests de performance du matériel
3 Tests de performance du matériel Après toute la théorie du dernier chapitre, vous vous demandez certainement quelles sont les performances réelles de votre propre système. En fait, il y a plusieurs raisons
Plus en détailGestion mémoire et Représentation intermédiaire
Gestion mémoire et Représentation intermédiaire Pablo de Oliveira March 23, 2015 I Gestion Memoire Variables locales Les variables locales sont stockées: Soit dans un registre,
Plus en détailÉléments d'architecture des ordinateurs
Chapitre 1 Éléments d'architecture des ordinateurs Machines take me by surprise with great frequency. Alan Turing 1.1 Le Hardware Avant d'attaquer la programmation, il est bon d'avoir quelques connaissances
Plus en détailSéminaire RGE REIMS 17 février 2011
Séminaire RGE REIMS 17 février 2011 ADACSYS Présentation des FPGA Agenda Spécificité et différences par rapport aux autres accélérateurs Nos atouts Applications Approche innovante Document confidentiel
Plus en détailDiagrammes de Package, de déploiement et de composants UML
labsticc.univ-brest.fr/pages_perso/babau/ Diagrammes de Package, de déploiement et de composants UML Jean-Philippe Babau Département Informatique, UFR Sciences, Laboratoire Lab-STICC 2 1 Plan Description
Plus en détailSystèmes et traitement parallèles
Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications
Plus en détailLogiciel Libre Cours 3 Fondements: Génie Logiciel
Logiciel Libre Cours 3 Fondements: Génie Logiciel Stefano Zacchiroli zack@pps.univ-paris-diderot.fr Laboratoire PPS, Université Paris Diderot 2013 2014 URL http://upsilon.cc/zack/teaching/1314/freesoftware/
Plus en détailTHEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs
Architecture Matérielle des Systèmes Informatiques. S1 BTS Informatique de Gestion 1 ère année THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT Dossier 1 L environnement informatique. Objectifs Enumérer et
Plus en détailINITIATION AU LANGAGE C SUR PIC DE MICROSHIP
COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par
Plus en détailPrise en compte des ressources dans les composants logiciels parallèles
Prise en compte des ressources dans les composants logiciels parallèles Aperçus de l action RASC et du projet Concerto F. Guidec Frederic.Guidec@univ-ubs.fr Action RASC Plan de cet exposé Contexte Motivations
Plus en détailStructure et fonctionnement d'un ordinateur : hardware
Structure et fonctionnement d'un ordinateur : hardware Introduction : De nos jours, l'ordinateur est considéré comme un outil indispensable à la profession de BDA, aussi bien dans les domaines de la recherche
Plus en détailArchitecture ordinateur. Organisation mémoire et Entrées/Sorties
Architecture ordinateur Organisation mémoire et Entrées/Sorties 243 Plages mémoire et E/S Dans une architecture à bus partagé, seule une partie des adresses active le contrôleur mémoire. Il reste des adresses
Plus en détailArchitecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO
Architecture des Ordinateurs Première partie Cécile Germain Daniel Etiemble Licence d Informatique - IUP Miage - FIIFO Table des matières 1 Introduction 3 2 Les composantes de l ordinateur 7 2.1 Le modèle
Plus en détailEd 03/95 PAQ 1530 NON URGENTE (INFO PRODUIT) TEMPORAIRE DEFINITIVE
d 03/95 PAQ 1530 COMMUNICAION CHNIQU N C0351 Date : 18-09-2002 OmniPCX 4400 Nb de pages : 16 URGN (FASH PRODUI) NON URGN (INFO PRODUI) MPORAIR DFINIIV OBJ : CAR GPA2 Veuillez trouver ci-joint la documentation
Plus en détailParallélisme et Répartition
Parallélisme et Répartition Master Info Françoise Baude Université de Nice Sophia-Antipolis UFR Sciences Département Informatique baude@unice.fr web du cours : deptinfo.unice.fr/~baude Septembre 2009 Chapitre
Plus en détailDocument de formation pour une solution complète d automatisation Totally Integrated Automation (T I A)
Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A7 Document de formation T I A Page 1 sur 16 Module A7 Ce document a été édité par Siemens
Plus en détailIntroduction à la microinformatique et à la programmation OO
Introduction à la microinformatique et à la programmation OO Cours Polytech 2ème Bachelor 1 2 3 Plan du cours P la n d u c o u r s O r g a n is a t io n d e s le ç o n s A r c h it e c t u r e, o r g a
Plus en détailMICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C
Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...
Plus en détailPrise en main. Prise en main - 0
Prise en main 0404 Prise en main - 0 1- Introduction Creative Professional Merci d avoir choisi le Digital Audio System 0404 d E-MU. Nous avons conçu ce produit E-MU pour qu il soit logique, intuitif et
Plus en détailI00 Éléments d architecture
I00 I Exemples d ordinateur Pour les informaticiens, différentes machines de la vie courante sont des ordinateurs : par exemple les ordinateurs portables, les ordinateurs fixes, mais aussi les supercalculateurs,
Plus en détailConversion d un entier. Méthode par soustraction
Conversion entre bases Pour passer d un nombre en base b à un nombre en base 10, on utilise l écriture polynomiale décrite précédemment. Pour passer d un nombre en base 10 à un nombre en base b, on peut
Plus en détailPrésentation du cours
Thibault HILAIRE thibault.hilaire@lip6.fr François PECHEUX francois.pecheux@lip6.fr Informatique générale 1 (Python) Introduction Présentation du cours AGRAL-MTX-GM 2014-2015 20h de cours, 40h de TP/projets
Plus en détailStratégies de défense et d attaque : le cas des consoles de jeux
Stratégies de défense et d attaque : le cas des consoles de jeux Ryad Benadjila et Mathieu Renard prenom.nom@ssi.gouv.fr ANSSI Résumé Depuis plus de vingt ans, l industrie du jeu vidéo investit du temps
Plus en détailStructure de base d un ordinateur
Structure de base d un ordinateur 1-Définition de l ordinateur L ordinateur est un appareil électronique programmable qui traite automatiquement les informations. Il est constitué de l unité centrale et
Plus en détailTraitement de données
Traitement de données Présentation du module TINI Présentation du module : Le module Tini se décline en plusieurs versions, il est constitué d une carte d application et d un module processeur : Les modules
Plus en détailTemps Réel. Jérôme Pouiller <j.pouiller@sysmic.org> Septembre 2011
Temps Réel Jérôme Pouiller Septembre 2011 Sommaire Problèmatique Le monotâche Le multitâches L ordonnanement Le partage de ressources Problèmatiques des OS temps réels J. Pouiller
Plus en détailRecommandations techniques
Recommandations techniques Sage 30 Génération i7 Sage 100 Génération i7 Version 1.0 1 I Recommandations techniques pour Sage 30 Windows Génération i7 Sage 100 Windows Génération i7 2 1.1 Configuration
Plus en détailEn vue de l'obtention du
THÈSE En vue de l'obtention du DOCTORAT DE L UNIVERSITÉ DE TOULOUSE Délivré par l'université Toulouse III - Paul Sabatier Discipline ou spécialité : Informatique Présentée et soutenue par Jonathan Barre
Plus en détailInformatique UE 102. Jean-Yves Antoine. Architecture des ordinateurs et Algorithmique de base. UFR Sciences et Techniques Licence S&T 1ère année
UFR Sciences et Techniques Licence S&T 1ère année Informatique UE 102 Architecture des ordinateurs et Algorithmique de base Jean-Yves Antoine http://www.info.univ-tours.fr/~antoine/ UFR Sciences et Techniques
Plus en détailLes environnements de calcul distribué
2 e Atelier CRAG, 3 au 8 Décembre 2012 Par Blaise Omer YENKE IUT, Université de Ngaoundéré, Cameroun. 4 décembre 2012 1 / 32 Calcul haute performance (HPC) High-performance computing (HPC) : utilisation
Plus en détailCours 1 : Qu est-ce que la programmation?
1/65 Introduction à la programmation Cours 1 : Qu est-ce que la programmation? Yann Régis-Gianas yrg@pps.univ-paris-diderot.fr Université Paris Diderot Paris 7 2/65 1. Sortez un appareil qui peut se rendre
Plus en détailBASES DE DONNÉES. CNAM Centre associé de Clermont-Ferrand Cycle A Année 1997-98. J. Darmont I. INTRODUCTION II. LES SYSTÈMES HIÉRARCHIQUES
BASES DE DONNÉES CNAM Centre associé de Clermont-Ferrand Cycle A Année 1997-98 J. Darmont I. INTRODUCTION II. LES SYSTÈMES HIÉRARCHIQUES III. LES SYSTÈMES RÉSEAU IV. LES SYSTÈMES RELATIONNELS V. LE LANGAGE
Plus en détailANALYSE DE TEMPS D EXÉCUTION POUR DES APPLICATIONS TEMPS-RÉEL CHRISTINE ROCHANGE. Plan. Niveau de criticité. Système temps-réel
Plan Système temps-réel et temps d exécution pire cas NLYS TMPS XÉUTION POUR S PPLITIONS TMPS-RÉL HRISTIN ROHNG 1 cole thématique cole RHI 07 thématique 19-23 mars RHI 07 2007 omment évaluer le WT d une
Plus en détailMachines virtuelles Cours 1 : Introduction
Machines virtuelles Cours 1 : Introduction Pierre Letouzey 1 pierre.letouzey@inria.fr PPS - Université Denis Diderot Paris 7 janvier 2012 1. Merci à Y. Régis-Gianas pour les transparents Qu est-ce qu une
Plus en détailET LO GICIEL D UN S YS T EME IN FORMATIQUE
C HAPIT RE 0 : ENVIRONNEMENT MATE RI EL ET LO GICIEL D UN S YS T EME IN FORMATIQUE Objectifs : 1. Présenter l ensemble des ressources physiques et logicielles d un système informatique. 2. Comprendre la
Plus en détailPIC : COURS ASSEMBLEUR
PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire
Plus en détailCours A7 : Temps Réel
Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion
Plus en détail