Plan. Conversion en virgule fixe pour les applications de traitement numérique du signal. Codage en virgule fixe complément à 2

Transcription

1 Plan Converson en vrgule fe pour les applcatons de tratement numérue du sgnal ARCHI 09 Introducton Détermnaton de la poston de la vrgule Optmsaton de la spécfcaton vrgule fe Concluson Danel MENARD INIRA/IRISA Projet CAIRN IV- IV- Codage en vrgule fe complément à Codage en vrgule fe complément à Défnton : - m m n p LSB Domane de défnton du codage : m m n [, ] S m- m n+ m -n+ -n m S + m n p MSB n Parte entère Parte fractonnare Pas de uantfcaton : n m : dstance (en nomre de ts) entre la poston du t le plus sgnfcatf p MSB et la poston de la vrgule p V n : dstance entre la poston de la vrgule p V et la poston du t le mons sgnfcatf p LSB m+ n+ ts format: (,m,n) 0 m- S m n+ -n p v -n m p MSB n 8 m -3 n0 p LSB e: (8,-3,0) IV-3 Eemple de codage : (6,3,), Q IV-4

2 Comparason vrgule fe / flottante Arthmétue vrgule fe Nveau de dnamue D ma( ) 0. log mn( ) N ( db ) Rapport Sgnal à Brut de Quantfcaton P s ρ db 0. log P e Dnamue en db RSB en db Dnamue vrgule fe/flottante DSP Vrgule fe 6 ts Vrgule flottante Vrgule fe Nomre de ts Rapport S gnal à B rut vrgule fe/flottante 00 6 ts Vrgule flottante Vrgule fe D nam ue d u sg nal d entré e e n d B Codage vrgule flottante IEEE 754 IV-5 Arthmétue : Dnamue lmtée : [-X ma et X ma ] o Posslté de déordement nécessté de recadrer les données Développement : Temps de développement plus long o Étude la dnamue des données, détermnaton du codage et des recadrages Archtecture : Opérateurs plus smples Largeur des données nat : 6 ts o Effcacté énergétue plus mportante, consommaton mons mportante o Processeur plus rapde o Processeur mons cher (surface du crcut mons mportante) Marché : applcatons grand pulc 95% des ventes en 96 TMS30C6 : - f CLK : 300 MHz (50 MHz MHz) - On Chp Memor 7 Ktes 896 Ktes - Prce : $9 0 TMS30C64 : - f CLK : GHz (300 MHz - GHz) - On Chp Memor 60 Ktes 056 Ktes - Prce : $8 9 IV-6 Arthmétue vrgule flottante Arthmétue : Dnamue mportante : 500 db pour 3 ts Développement Temps de développement plus court o Recadrage des données assuré par le processeur o Complateur de langage de haut nveau plus effcace : plus grande portalté Archtecture : Largeur des données : 3 ts Opérateurs plus complees (geston de la mantsse et de l eposant) o Processeur plus cher et consommant plus Marché Applcatons nécesstant une grande dnamue : audonumérue Applcatons avec des fales volumes TMS30C67 : - f CLK : 300 MHz (00 MHz MHz) - On Chp Memor 7 Ktes 64 Ktes - Prce : $4 05 IV-7 Codage des données Codage des données en vrgule fe : Défnr la poston de la vrgule : o Nomre de ts pour la parte entère et pour la parte fractonnare Dnamue Garantre l asence de déordement - m m n S m- m n+ -n+ -n m Parte entère Respecter les règles de l arthmétue vrgule fe n Parte fractonnare Précson Mamser la précson des calculs RSBQ (Rapport Sgnal à Brut de Quantfcaton) IV-8

3 #defne p 3.46 #defne p 3.46 man() { float,h,z for(;<n;++) { *z *++ + *h++ } for(;<n;++) { *z *++ + *h++ } Correlator.C #defne p 3.46 #defne p 3.46 man() { float,h,z for(;<n;++) { #defne p 3.46 #defne p 3.46 man() { float,h,z for(;<n;++) { *z *++ + *h++ } for(;<n;++) { *z *++ + *h++ } Correlator.C *z *++ + *h++ } for(;<n;++) { *z *++ + *h++ } Correlator.C Deu étapes pour la converson Converson en vrgule fe Détermnaton de la poston de la vrgule m Détermner le nomre de ts mnmal pour représenter la parte entère permettant d évter les déordements o Nécessté de détermner le domane de défnton de chaue varale Optmser la spécfcaton vrgule fe Mnmser le cout de l mplantaton Garantr les performances de l applcaton o Lmter la dégradaton de performances par rapport à la précson nfne. Contrantes de performances Parte frontale Détermnaton poston vrgule Optmsaton format données Snthèse d archtectures Génératon de code Descrpton de l applcaton Fed-pont converson IV-9 IV-0 Ojectfs Détermnaton de la poston de la vrgule. Détermnaton de la dnamue. Ojectfs. Approches statstues 3. Approches analtues. Détermnaton de la poston de la vrgule Estmaton du domane de défnton [ mn, ma ] de En dédure la poston de la vrgule m Parte entère S m- m n+ -n+ -n m Crtères de ualté pour l estmaton m Précson : mnmser l erreur d estmaton o Évter la présence de ts non utlsés au nveau des ts les plus sgnfcatfs de la donnée log ( ma ( mn, ma )) + Qualté : garantr l asence de déordement IV- IV-

4 Méthodes statstues Détermnaton de la poston de la vrgule. Détermnaton de la dnamue. Ojectfs. Approches statstues 3. Approches analtues. Détermnaton de la poston de la vrgule Ojectfs : Détermnaton de la dnamue d une donnée à partr de ses paramètres statstues otenus par smulaton o Smulaton de l algorthme en vrgule flottante o Collecte des échantllons pour chaue donnée o Détermnaton des paramètres statstues Technues : o Instrumentaton du code Tpes C++ pour collecter les données IV-3 IV-4 Méthodes statstues Méthodes statstues Détermnaton des valeurs mnmales X mn et mamales X ma [Aam 0] Technue smple mas très sensle au cho des stmul d entrée Méthode asée sur les moments [Km98] Dstruton un-modale et smétrue ~ µ + ( k + 4) σ ma Kurtoss : Skewness : k E E s 4 [( µ ) ] 3 σ 4 3 [( µ ) ] 3 σ (coeffcent d'aplatssement) (coeffcent de dssmétre) Test un-modale : (. < < 5) k X mn X ma IV-5 Test smétrue : s 0 IV-6

5 Méthodes statstues Méthodes statstues Dstruton mult-modale ou non smétrue mn ma 0% 00% + r R + r R 0% 00% % 99% Théore des valeurs etrêmes [OZER08] Réalsaton de N smulatons avec des stmul dfférents o N valeurs pour les mnma et mama Dstruton des mnma et mama : dstruton de Gumel défn tel ue P( < ) % 99 % F( ) e ( α ) e β 00% 99% IV-7 IV-8 Méthodes statstues Estmaton de la moenne et de la varance o Moenne : o Varance : µ α + βγ π σ 6 β γ : constant de Euler (0.577) Proalté de non-déordement : P[ X < Ama ] c c e Ama α β e Détermnaton de la poston de la vrgule. Détermnaton de la dnamue. Ojectfs. Approches statstues 3. Approches analtues. Détermnaton de la poston de la vrgule IV-9 IV-0

6 Méthodes analtues Méthodes analtues Arthmétue d ntervalle [Kea 96] : Propagaton de la dnamue des entrées au sen de l applcaton Opératons mn (z) ma (z) z+ mn()+mn() ma()+ma() z- mn()-ma() ma()-mn() z mn(e) ma(e) E (mn()mn(),mn()ma(), mn()ma(),ma()ma()) Arthmétue affne : Forme affne d une donnée : 0 + ε ε [ ;] o ε smole d ncerttude o Conservaton de la source des erreurs Prse en compte de la dépendance des données o Tratement des structures non-récursves o Estmaton pessmste Asence de prse en compte de la corrélaton entre les données IV- IV- Méthodes analtues Comparason Opératons affnes o Addton : Résultats sous forme affne o Multplcaton : Comparason arthmétue d ntervalle et affne o Eemple : données, ntervalle [0;] Cas : Arthmétue d ntervalles Arthmétue affne ( ( ) [ ;0] ;0 4 Cas : [ ;] ;0 4 Utlsaton d une smplfcaton pour otenr une forme affne Cas 3 : 4 ;0 4 ;0 4 IV-3 IV-4

7 Méthodes analtues Comparason des méthodes Normes pour sstèmes lnéares Normes L : (n) (n) h ( ( n ) ). ma n h ( m ) ma n m Sstèmes lnéares non-récursfs : résultats dentues à ceu otenus avec l arthmétue d ntervalle Norme Chechev : ma ma n ( ( n) ) ma ( H ( ω ) ) ω Méthode statstue Méthode analtue Précson Erreur d estmaton fale Méthode conservatrce (estmaton dans le pre cas) Qualté Pas de garante sur l asence de déordement Foncton de la représentatvté des sgnau Garante sur l asence de déordement Structures tratées Toutes Structures lnéares et nonlnéares non-récursves Connassances nécessares Sgnau d entrée Domane de défnton des entrées Sgnal d entrée du tpe ( n) cos( ω. n. T ) IV-5 IV-6 Détermnaton de la poston de la vrgule Détermnaton de la poston de la vrgule. Détermnaton de la dnamue. Ojectfs. Approches statstues 3. Approches analtues Données m Opératons : o Multplcaton ( ma ( ( ) ) log + n m z ' m + m + n m m m ' m ' Ops z m z' z m z. Détermnaton de la poston de la vrgule o Addton (sans ts de garde) Défnton d un format commun m ma( m c, m, m z ) IV-7 IV-8

8 Eemple fltre FIR Détermnaton de la poston de la vrgule Eemple fltre FIR Inserton des opératons de recadrage [ 0,99 ; 0.99] m 0 [-] z - GFD S [ 0,99 ; 0.99] m 0 [-] z - GFD S [ 0,99 ; 0.99] m 0 mz. mult mh + m + m ma( m, m c m 3 c u [] [ 0,98 ; 0.98] m u Acc 0, m Acc ) u h[] + Acc [ 0,9 ; 0.98] Acc m h 0 [ 6,6 ; 6,6 ] [ 6,6 ; 6,6 ] m Acc m Acc 3 3 S S S S S + IV-9 [ 0,99 ; 0.99] m 0 mz. mult mh + m + m ma( m, m c m 3 c u Acc, m Acc [] m u m u 3 ) u >> u h[] + Acc [ 0,9 ; 0.98] Acc m h 0 [ 6,6 ; 6,6 ] m Acc [ 6,6 ; 6,6 ] m Acc 3 3 S S S S S S S S S S Renvo en mémore en smple précson >> + IV-30 Implantaton matérelle Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson 3. Implantaton matérelle 4. Implantaton logcelle Concepton de l archtecture (ASIC FPGA) Sélecton des opérateurs o Posslté de chosr la largeur des opérateurs, des regstres et de la mémore Ojectfs : Mnmser le cout de l archtecture (C arch ) o Surface du crcut o Consommaton d énerge Mantenr les performances de l applcaton (Perf) Mn k Ν ( Carch( k )) tel ue Perf(k ) Perf seul IV-3 IV-3

9 Implantaton logcelle Optmsaton spécfcaton vrgule fe Mappng d un algorthme sur une archtecture fgée (DSP µp) Sélecton des nstructons classues, SWP, mult-précson o Dfférentes largeurs de données possles B {8,6,3} Sélecton de la localsaton des recadrages Ojectfs : Mnmser le cout de l mplantaton (C mp ) o Temps d eécuton o Consommaton d énerge o Talle du code Processus d optmsaton de la spécfcaton vrgule fe Evaluaton des performances de l applcaton o Utlsaton d une métrue ntermédare : précson des calculs o Nécessté de détermner une contrante de précson Evaluaton du coût de l mplantaton Algorthme d optmsaton Mantenr les performances de l applcaton (Perf) Mn k Β ( Cmp ( k )) tel ue Perf(k ) Perf seul IV-33 IV-34 Evaluaton des performances Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson. Introducton. Approches asées sur la smulaton 3. Approches analtues 3. Implantaton matérelle 4. Implantaton logcelle IV-35 Evaluaton drecte des performances Méthodes asées sur la smulaton o Temps d évaluaton très mportant Evaluaton d une métrue ntermédare de précson Ojectfs : o Dmnuer le temps nécessare pour évaluer la métrue o Deu approches : analtue asée sur la smulaton o Nécessté de fare un len entre les performances et la métrue de précson Erreur de uantfcaton assocée à une donnée o Dfférence entre la donnée en précson fne (vrgule fe) et la donnée en précson nfne (valeur eacte) précson fne précson nfne IV-36

10 Métrue d évaluaton de la précson Approches dsponles Dfférents tpes de métrue : o Nomre de ts sgnfcatfs o Intervalle de l erreur o Moments de l erreur Proprété de l erreur de uantfcaton o Varale aléatore (ergodue et statonnare) Caractérsée par sa pussance (moment d ordre ) Métrue d évaluaton de la précson o Rapport Sgnal à Brut de Quantfcaton P : pussance du sgnal P : pussance du rut de uantfcaton P RSBQ P P Nomre de ts sgnfcatfs Arthmétue stochastue Intervalle de l erreur Analse mn/ma (smulaton) Arthmétue d ntervalle (analtue) Arthmétue affne (analtue) Théore des valeurs etrêmes (smulaton) Théore de la perturaton Moments du rut Théore de la perturaton Modèles de rut IV-37 IV-38 Méthodes asées sur la smulaton Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson. Introducton. Approches asées sur la smulaton 3. Approches analtues 4. Détermnaton de la contrante de précson 3. Implantaton matérelle 4. Implantaton logcelle Prncpe Détermnaton de la pussance du rut de uantfcaton à partr de la smulaton du sstème en vrgule fe ( fed ) et en vrgule flottante ( float ) o La sorte en vrgule flottante est consdérée comme la référence Hpothèse valde s l erreur lée à l arthmétue vrgule flottante est néglgeale par rapport celle lée à la vrgule fe La largeur des données en vrgule fe dot rester fale S float ~ - Entrée du sstème S fed float fed P N pts N pts ( float fed ) n 0 IV-39 IV-40

11 Méthodes asées sur la smulaton Méthodes asées sur la smulaton Utlsaton de lrares pour émuler la vrgule fe Utlsaton de classe C++ : sstemc, gf [Km 98] o Temps de smulaton élevés Utlsaton des caractérstues de la machne hôte pour accélérer la smulaton en vrgule fe o Utlsaton de tpes optmsés : pf [Km 98] o Génératon d un code optmsé : FRIDGE [Ked 0] Réducton des temps de smulaton Augmentaton du temps nécessare pour générer le code utlsé pour la smulaton Temps d optmsaton du format des données très élevé [Sun 95] Une nouvelle smulaton en vrgule fe est reuse dès ue le format d une donnée est modfé IV-4 Eemples de temps de smulaton Fltre IIR d ordre 4, (PC pentum 00 MHz) [Sun 95] Tpe Flottant gf pf VHDL SPW Temps de smulaton (s) Rapport fe / flottant Comparason des temps de smulaton en vrgule fe et en vrgule flottante pour 6 applcatons [Ked 0] o FIR, DCT, IIR, FFT, auto-corrélaton, produt de matrce Tpe Flottant SstemC SstemC précson lmtée Code optmsé Rapport fe / flottant IV-4 Méthodes asées sur la smulaton Outl AccelChp (Xln) [Hll06] Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson. Introducton. Approches asées sur la smulaton 3. Approches analtues 4. Détermnaton de la contrante de précson 3. Implantaton matérelle 4. Implantaton logcelle IV-43 IV-44

12 Approche analtue Ojectfs : Génératon d une foncton mathématue défnssant l epresson de la précson en foncton du format des données Ne Ne Ne P ) Kσ j 0 ( G µ µ Accélérer l évaluaton de la précson Temps d eécuton j Méthodes asées sur la smulaton Méthodes analtues Nomre d évaluatons j IV-45 Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson. Introducton. Approches asées sur la smulaton 3. Approches analtues. Méthode asée sur les modèles de rut 4. Détermnaton de la contrante de précson 3. Implantaton matérelle 4. Implantaton logcelle IV-46 Modèle de rut de uantfcaton généré Quantfcaton sgnal dscret. Arrond Q() k. s (k-/). < (k+/). Etude statstue Brut lé à l élmnaton de k ts f Q() e() / {e(n)} est une séuence d un processus aléatore contnu et statonnare u u+ u u+ e 0 σ e. Troncature Q() k. s k. < (k+). f Q() µ e() P(e) {e(n)} est décorrélée de {(n)} {e(n)} est un rut lanc addtf la dstruton de proalté de {e(n)} est unforme sur l ntervalle de uantfcaton ergodcté : moennes temporelles moennes statstues moenne µ e moenne temporelle Pas de uantfcaton avant élmnaton des k ts u u+ u u+ P(e) / varance σ e pussance du rut varance / µ σ e e IV-47 IV-48

13 Modèle de rut de uantfcaton généré Modèle de rut de uantfcaton généré Troncature : Défnton Arrond conventonnel : Défnton Densté de proalté p (e ) Densté de proalté p (e ) j j Moments : k k ( ) ( ) µ σ Moments : k ( ) k µ σ IV-49 IV-50 Modèle de rut de uantfcaton généré Modélsaton du rut propagé Arrond convergent : Défnton Modèle de propagaton du rut dans une opératon arthmétue : Addton + Z X Y Densté de proalté p (e ) Soustracton Z X Y j Multplcaton. +. Z X Y Moments : µ 0 σ k ( ) Dvson Z X. Y IV-5 IV-5

14 Pussance du rut de uantfcaton Cas des sstèmes lnéares [Men0] o Proprétés : les sources de rut sont des ruts lancs G + K h n h n k ( ) ( ) n n j0 π jω H ( e ) H k ( e ) dω + π π (n) '( n) (n) Cas des sstèmes à ase d opératons arthmétues [Roc06] ' A D G K j k 0 m 0 n k 0 E t t ( A ( k)d ( k) D ( k)a ( k) ) t t ( [ D ( k) D ( k) ] A ( k) A ( k) ) E Tr h IV-53 Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson. Introducton. Approches asées sur la smulaton 3. Approches analtues 4. Détermnaton de la contrante de précson 3. Implantaton matérelle 4. Implantaton logcelle IV-54 Détermnaton contrante de précson Détermnaton contrante de précson Modélsaton du comportement en vrgule fe Modèle de rut en sorte d un sstème en vrgule fe Modélsaton du rut de uantfcaton en sorte Crtère de ualté Applcaton Sstème Précson nfne + ŷ ma(p ) Vérfcaton des crtères de ualté o Recherche de la pussance de rut mamale permettant de mantenr les performances de l applcaton Détermnaton RSBQ mn RSBQ mn Eemple fltre FIR f ( ) Proalt denst functon / 4 4/ /5 5 /5 5 /5 5 wl add à 3 wl add 0 wl add 8 wl add 7 c c ( n ) ) wl c wl ADD Q + wl wl MULT wl ADD wl Q ADD wlo (n) wl add 6 IV IV-56

15 measure mult.vhd measure mult.vhd measure add.vhd measure add.vhd mult.vhd measure add.vhd measure add.vhd measure add.vhd measure mult.vhd measure mult.vhd add.vhd measure add.vhd measure add.vhd mult.vhd measure mult.vhd measure mult.vhd add.vhd measure mult.vhd measure mult.vhd measure mult.vhd measure add.vhd measure add.vhd mult.vhd measure mult.vhd measure mult.vhd add.vhd measure mult.vhd measure mult.vhd measure mult.vhd measure add.vhd measure add.vhd mult.vhd measure add.vhd measure add.vhd measure add.vhd measure add.vhd Détermnaton contrante de précson Codeur/Décodeur MP3 Métrue de mesure de la ualté de compresson : ODG Optmsaton de la spécfcaton vrgule fe Ojectve degradaton Grade ODG mesuré ODG estmé. Ojectfs. Evaluaton de la précson 3. Implantaton matérelle 4. Implantaton logcelle Pussance du rut IV-57 IV-58 Méthode Opérateurs arthmétues Applcaton descrpton Applcaton ualt crtera Vrte 4 (Xln) Nomre de LUTs Multpleur (sans MC) Operator Lrar Bnar-pont Poston Determnaton Data Dnamc Range Evaluaton Data codng Accurac constrant determnaton Accurac constrant SQNR mn Multpleur (avec MC) Hgh-level Snthess Selecton Schedulng Assgnaton Operator word-length optmzaton f SQNR Fed-pont specfcaton Accurac Evaluaton Fed-pont smulaton Nomre de Multpleurs calés Multpleur (sans MC) Latence (ns) Multpleur (avec MC) RTL descrpton IV-59 IV-60

16 Opérateurs arthmétues Nveau de regroupement des données Strat (Altera) Nomre de LUTs Multpleur (sans MC) Algorthme : toutes les données ont la même largeur Le processus d optmsaton de la largeur des données peut être réalsé avant la snthèse d archtecture [Mar 0] o Qualté de l mplantaton en terme de surface? Multpleur (avec MC) Addtonneur Latence (ns) Bloc : toutes les données d un loc ont la même largeur o Lmtaton du nomre de varales pour l optmsaton Regroupement drgé par o L analse du graphe de l applcaton [Sun 95] Nomre de Multpleurs calés Multpleur (sans MC) Multpleur (avec MC) o La snthèse : couplage du codage et de la snthèse [Kum 0] Addtonneur Donnée : chaue donnée possède sa propre largeur Codage pus snthèse de l archtecture [Kum 98], [Ked 98] IV-6 o Affectaton d opératons de largeur dfférente sur un même opérateur [Con 0] IV-6 Len entre le codage et la snthèse Méthode FPO (Unversté de Séoul) Comment regrouper les données? Largeur opérateurs Représentaton ntermédare de l applcaton : GFD, GFDC Dfférentes méthodes proposées Regroupement au nveau donnée [Kum 98] Regroupement des opératons opérateurs Optmsaton largeur données Sélecton Ordonnancement Temps d eécuton des opérateurs Regroupement au nveau loc par analse du graphe flot de sgnal de l applcaton [Sun 95] o Regroupement réalsé par l utlsateur o Regroupement automatue Données connectées par un déla ou un multpleeur Entrées et sorte d un addtonneur Largeur opérateurs Quel couplage codage - snthèse? Assgnaton Opératons opérateurs Regroupement au nveau loc : couplage des processus de codage en vrgule fe et de snthèse [Kum 0] o Regroupement des opératons réalsées sur un même opérateur IV-63 IV-64

17 Méthode Fed-Pont Optmzer Snthèse de l archtecture Regroupement au nveau loc et couplage codage snthèse [Kum 0] Évaluaton de la précson Code C vrgule flottante Regroupement Détermnaton dnamue et poston de la vrgule Détermnaton r mn Snthèse de l archtecture Détermnaton r opt Regroupement par analse du graphe flot de sgnal Ordonnancement Assgnaton IV-65 Ordonnancement par lste Une lste pour chaue opérateur de largeur dfférente Tratement en prorté des opératons de largeur élevée Assgnaton d une opératon à un opérateur de largeur plus élevée s celuc est lre Processus tératf pour l ordonnancement et l optmsaton de la largeur des opérateurs. Estmaton du nomre mnmal d opérateurs nécessares. La largeur des opérateurs est fée à la valeur mamale 3. Ordonnancement de l applcaton 4. Réducton de la largeur d un des opérateurs tant ue la contrante de temps est satsfate lors de l ordonnancement IV-66 Caractérstues des DSP Optmsaton de la spécfcaton vrgule fe. Ojectfs. Evaluaton de la précson 3. Implantaton matérelle 4. Implantaton logcelle IV-67 Largeur naturelle du processeur ( nat ) o DSP: largeur fe : 6 ou 4 ts o Cœur de DSP et ASIP : largeur paramétrale Largeur des données au sen de l unté de tratement Instructons classues Calcul d une multplcaton-addton sans perte de précson Bts de garde au nveau de l accumulateur Instructons doule précson Augmentaton de la précson : données stockées en mémore en doule précson Augmentaton des temps de calcul Instructons SWP (Su-Word Parallelsm) Utlsaton du parallélsme au nveau des données Réducton du temps d eécuton Lo de uantfcaton IV-68

18 Archtecture des DSP Détermnaton du tpe des données Instructons SWP Eemple C64+ GFDC + m (Poston de la vrgule) RSBQ mn Détermnaton des tpes GFDC + (,m,n ) (Format des données) Modèle du processeur Détermnaton de la largeur des données Prse en compte des dfférents tpes manpulés par le DSP : Instructons classues Instructons doule précson Instructons SWP IV-69 Sélecton de la sute d nstructons permettant de Mnmser le temps d eécuton gloal Satsfare la contrante de précson (RSBQ mn ) mn r B r r ( T ( )) tel ue RSBQ ( ) RSBQ mn IV-70 Eemple opératon MAC Comproms Coût / précson Jeu d nstructons du processeur Instructon Foncton Temps Largeur des opérandes E/S [] Graphe flot de données h[] Caractérstues corrélateur complee sur DSP C64 j k γk d eecuton tk e e s j MULT j MULT J3 MULT j4 ADD j5 ADD j6 ADD Modélsaton des solutons sous forme d arre Opératons o j j j 3 o 0 o o 0 GFD j 4 j 5 j 6 j 4 j 5 j 6 j 4 j 5 j Instructon sélectonnée E I { j, j } u o + E I { j 4, j 5, 6 } Acc Largeur des opérandes, j 0 3 j IV-7 Temps d eécuton normalsé Caractérstue du corrélateur complee Soluton 4.8 Soluton Soluton Soluton Contrante de précson : RSBQ mn (db) c I I c Q mult sous - + add Q Tpes des opératons et données (ts) Solutons mult sous add IV-7

19 Comproms Coût / précson Optmsaton du coût Caractérstue fltre IIR sur DSP C54 Spécfcaton pour une contrante de RSBQ de,5 db Temps d eécuton normalsé Caractérstue du fltre IIR d ordre Soluton 3 Soluton 4 Soluton (n) add add a + + z - 0 z z - z - z - mult (n) Tpes des opératons et données (ts) Solutons, z mult add mult a add a z a a z mult a (n) MULTc MULTc c K (n) Fnger 0 Fnger Fnger 3 Comnason des MP c OVSFI (n) MULT 3 ADD ADD * αˆ ì s (n) c OVSFQ (n) SF Σ 56 Σ + + (n) T eec (ccles) Instructons classues Instructons SWP 333./ Soluton Contrante de précson : RSBQ mn (db) IV-73 Tpes des opératons et données (ts) MULTc MULTc MULT 3 ADD ADD mult add mult add mult add add IV-74 Concluson Concluson Évaluaton de la dnamue Méthodes statstues : o Estmaton précse mas pas ne garantssant pas l asence de déordement Méthodes analtues o Estmaton pessmste garantssant l asence de déordement Évaluaton de la précson Méthodes asées sur la smulaton : o Augmentent le temps d eécuton du processus d optmsaton Mse en œuvre d heurstues pour rédure l espace de recherche Méthodes analtues : o Toutes les structures ne sont pas prses en comptes Défnton de nouvelles méthodes IV-75 IV-76

20 Concluson Blographe () Détermnaton de la contrante de précson Nécessté de en matrser l applcaton Implantaton matérelle Nécessté de couplage entre les processus de converson en vrgule fe et de snthèse d archtecture Mse en œuvre d un algorthme effcace d optmsaton sous contrante Implantaton logcelle Nécessté de prse en compte de l archtecture Nécessté de couplage entre les processus de converson en vrgule fe et de génératon de code IV-77 [Aam00] [Cac0] [Coo0] T. Aamodt, Floatng-pont To Fed-pont Complaton and Emedded Archtectural Support, Master Thess, Unverst of Toronto, Januar 00 D. Cachera, T. Rsset Advaces n Bt Wdth Selecton Methodolog. Proceednngs of the IEEE Internatonnal Conference on Applcaton-Specfc Sstems, Archtectures, and Processrs (ASAP 0), Jul 0. M. Coors, H. Kedng, O. Luthje and H. Mer, Integer Code Generaton For the TI TMS30C6, ICASSP-0, Ma 00, Sate Lake Ct, US. [Con99] G. Constantndes, P. Cheung, W Luk, Truncaton nose n fed-pont SFG, IEE Electroncs Letters, 35(3), Novemer 999. [Con0] G. Constantndes, P. Cheung, W Luk, Heurstc Datapath Allocaton for Multple Wordlength Sstems, DATE 00, Mars 00. [Hll06] [Kea96] T. Hll AccelDSP Snthess Tool Floatng-Pont to Fed-Pont Converson of MATLAB Algorthms Targetng FPGAs Xln Whtepapers WP39 (v.0) Aprl 9, 006 R. Kearfott, Interval Computatons: Introducton, Uses, and Resources, Euromath Bulletn, vol (), 996, p95-. [Ked0] H. Kedng, M. Coors, O. Luthje, H. Mer, Fast Bt-True Smulaton, Desgn Automaton Conference 00, (DAC-0), Jun 0, Las Vegas, US. [Ked98a] H. Kedng, M. Wllems, M. Coors, and H. Mer. FRIDGE: A Fed-Pont Desgn And Smulaton Envronment. Desgn, Automaton and Test n Europe 998 (DATE-98), Mar 98. [Ked98] H. Kedng and F. Hurtgen and M. Wllems and M. Coors, Transformaton of Floatng-Pont nto Fed-Pont Algorthms Interpolaton Applng a Statstcal Approach, 9th Internatonal Conference on Sgnal Processng Applcatons and Technolog, ICSPAT'98, 98. [Km98] S. Km, K. Kum, S. Wonong. Fed-Pont Optmzaton Utlt for C and C++ Based Dgtal Sgnal Processng Programs, IEEE Transactons on Crcuts and Sstems II, 45(), Nov 98. [Kum00] [Kum0] K. Kum, J.Y. Kang and W.Y. Sung, AUTOSCALER for C: An optmzng floatng-pont to nteger C program converter for fedpont DSP,IEEE Transactons on Crcuts and Sstems II, pp , Septemer 000. K. Kum, and W.Y. Sung, Comned Word-length Optmzaton and Hgh-level Snthess of Dgtal Sgnal Processng Sstems,IEEE Transactons on Computer Aded Desgn of crcuts and Sstems II, pp 9-930, 0(8), August 000. IV-78 Blographe () Blographe (3) [Lu7] [Mar0] [Men0] B. Lu. Effect of Fnte Word Length on the Accurac of Dgtal Flters - A Revew (Invted Paper). IEEE Transacton on Crcut Theor, 8(6), Nov 7. E. Martn, C. Nouet, JM. Tourelles. Concepton optmsée d archtectures en précson fne pour les applcatons de tratement du sgnal.tratement du Sgnal 00, Vol 8 (), 00. D. Menard, O. Sentes, Influence du modèle de l'archtecture des DSPs vrgule fe sur la précson des calculs, D hutème colloue GRETSI sur le tratement du sgnal et des mages, Toulouse, Sep 0. [Men0a] D. Menard and O. Sentes. Automatc Evaluaton of the Accurac of Fed-pont Algorthms, IEEE/ACM Conference on Desgn, Automaton and Test n Europe 00 (DATE-0), Pars, Mar 0. [Men0] D. Menard and O. Sentes. A methodolog for evaluatng the precson of fed-pont sstems. Internatonal Conference on Acoustcs, Speech and Sgnal Processng 00 (ICASSP 00), Orlando, Ma 0. [Men0c] D. Menard, T. Sad, D. Chllet, O. Sentes. Implantaton d'algorthmes spécfés en vrgule flottante dans les DSP vrgule fe. 8 ème Smposum en Archtectures nouvelles de machnes (SYMPA), Hammamet, Tunse, Apr 0. [Men0d] D. Menard, P. Quemeras, O. Sentes. Influence of fed-pont DSP archtecture on computaton accurac. XI European Sgnal Processng Conference (EUSIPCO 00), Toulouse, Sep 0. [Men0e] D. Menard, D. Chllet, F.Charot, O. Sentes. Automatc Floatng-pont to Fed-pont Converson for DSP Code Generaton. ACM Internatonal Conference on Complers, Archtectures and Snthess for Emedded Sstems 00 (CASES 00), Grenole, Oct 0. [Men0f] D. Menard, T. Sad, D. Chllet, O. Sentes. Implantaton d'algorthmes spécfés en vrgule flottante dans les DSP vrgule fe. Sélectonné pour numéro spécal de TSI Archtectures des sstèmes emarués. [Men03a] D. Menard, M. Gutton, S. Pllement, O. Sentes. Desgn and Implementaton of WCDMA Platforms Challenges and Trade-offs. [Par87] Accepted for the Internatonal Sgnal Processng Conference, Dallas, Aprl 03. T.W. Parks and C.S. Burrus, Dgtal Flter Desgn, 987, Jhon Wlle and Sons Inc IV-79 [Ozer08] [Sun95] [Tou99] [Wl97] Özer, E., Nset, A. P., and Gregg, D A stochastc twdth estmaton technue for compact and low-power custom processors. Trans. on Emedded Computng Ss. 7, 3 (Apr. 008), -30. DOI W. Sung, K. Kum. Smulaton-Based Word-Length Optmzaton Method for Fed-Pont Dgtal Sgnal Processng Sstems. IEEE Transactons on Sgnal Processng, 43(), Dec J. Tourelles. Concepton d'archtectures pour le tratement du sgnal en précson fne. PhD thess, Unversté de Rennes I, Jan 99. M. Wllems and V. Bursgens and H. Mer, FRIDGE: Floatng-Pont Programmng of Fed-Pont Dgtal Sgnal Processors Internartonnal Conférence On Sgnal Processng Applcatons and Technolog, (ICSPAT'97), 997. IV-80