PARCOURS DE FORMATION SIN FPGA. Formation des enseignants. Spécialité SIN du baccalauréat STI2D

Transcription

1 PARCOURS DE FORMATION SIN FPGA Formation des enseignants. Spécialité SIN du baccalauréat STI2D Christian Dupaty Professeur de génie électrique Lycée Fourcade Gardanne

2 Contrôle D ACCES à un parking Projet support du parcours SIN FPGA Christian Dupaty académie d Aix-Marseille christian.dupaty@ac-aix-marseille.fr

3 FPGA et Développement Durable Intégration forte Puissance de calcul Flexibilité d emploi Adaptabilité Faible consommation Sécurité Fiabilité C.Dupaty Académie d'aix-marseille 3

4 Objectifs Acquérir à travers une approche inductive les connaissances et savoir-faire permettant d élaborer des séquences de cours/td/tp autour des FPGA dans le cadre du programme du bac STI2D. FPGA: field-programmable gate array C.Dupaty Académie d'aix-marseille 4

5 Choix des outils C.Dupaty Académie d'aix-marseille 5

6 Choix des outils Ergonomie de outil de développement - Edition de schéma - Edition graphique de machines à états - Synthèse VHDL et Verilog -Simulateur Polyvalence de la carte de tests -Afficheurs 7 segments, LEDs, interrupteurs, poussoirs - Afficheur LCD alphanumérique - intefaces: RS232, USB, Ethernet, audio et video in/out, VGA, HDMI, mémoire SD - Robustesse Prix raisonnable pour un établissement scolaire C.Dupaty Académie d'aix-marseille 6

7 Outils de développement ALTERA C.Dupaty Académie d'aix-marseille 7

8 La carte DE2 C.Dupaty Académie d'aix-marseille 8

9 Le KIT DE2 C.Dupaty Académie d'aix-marseille 9

10 CARTE DE2 C.Dupaty Académie d'aix-marseille 10

11 Démonstrations Controleur graphique VGA, Lecteur de musique WMV, Clavier PS/2, Contrôleur de SDRAM de mémoire Flash, gestion RS-232, USB et Ethernet. (En langage VERILOG) C.Dupaty Académie d'aix-marseille 11

12 CYCLONE II -EP2C35 Technologie 1.2v 90nm Logic Elements (LEs) LUT+Bascule D 475 (max) broches d entrées/sorties (I/O) 483 KBits de RAM, répartis en blocks de 4KBits 35 multiplieurs 18bits x 18 bits 4 PLL (multiplication de fréquence) F max # 260Mhz suivant les versions. C.Dupaty Académie d'aix-marseille 12

13 Look Up Table (LUT) Principe 2 entrées Exemple : fonction NAND 0 e3 A B e3 e2 e1 e0 S 1 1 e2 e1 MUX S 0 0 x x x x x 1 x 1 1 e0 1 0 x 1 x x x x x 0 A B C.Dupaty Académie d'aix-marseille 13

14 Look Up Table (LUT) 4 entrées Environ 80 transistors MOS C.Dupaty Académie d'aix-marseille 14

15 CYCLONE II LogicElement (mode normal) C.Dupaty Académie d'aix-marseille 15

16 Structure LAB (logicarraybloc) EP2C35: 2100 LABs Chaque LAB contient 16 LEs C.Dupaty Académie d'aix-marseille 16

17 Recommandations d équipements Pour un élève : Un PC WINDOWS/LINUX deux cœurs (ou plus) écran 19 pouces (ou plus) Connexion internet Logiciel QUARTUS 10.x WEB-editionpour la formation de base. Avec licence (gratuite) pour une utilisation avancée. Une carte DE2, DE2-70, DE2-115 (# ) Dans la classe, pour les démonstrations avancées et les TP de configuration : Un écran VGA pour les essais Une souris et un clavier (connecteurs PS2) Une source vidéo (lecteur DVD) Un ensemble micro Haut parleur Une prise Ethernet pour le KIT DE2 C.Dupaty Académie d'aix-marseille 17

18 Fournisseurs QUARTUS II : KIT DE2 : C.Dupaty Académie d'aix-marseille 18

19 Parcours SIN-FPGA C.Dupaty Académie d'aix-marseille 19

20 Prérequis Bonne connaissance de la logique combinatoire et séquentielle. Algèbre binaire, numération binaire, BCD, hexadécimale, code ASCII etc Fonction combinatoires Multiplexage, démultiplexage, codage, décodage Bascules RS, D, JK etc Compteur synchrone, asynchrones, mémoires, TIMER (astables, monostables) Notions sur le langage VHDL C.Dupaty Académie d'aix-marseille 20

21 Développement d applications sur FPGA SCHEMAS Machines à états VHDL(s) VHDL de haut niveau Symboles SCHEMA de haut niveau C.Dupaty Académie d'aix-marseille 21

22 Structure pédagogique Réaliser complètement le gestionnaire de parking en utilisant les trois outils de description : SIN FPGA 1: description par schéma, apprentissage des outils SIN FPGA 2: Description par machines à états SIN FPGA 3: Description en langage VHDL Chaque module est accompagné d exercices d apprentissage et d applications C.Dupaty Académie d'aix-marseille 22

23 Gestion d un Parking Gérer les accès à un parking de n places. Afficher le nombre de place disponibles dans le parking Autoriser l accès s il reste au moins une place C.Dupaty Académie d'aix-marseille 23

24 Descriptions Comparer avec 0 Véhicule entrant Autoriser l entrée d un véhicule Décompter Autoriser l ouverture de la barrière Barrière Véhicule sortant Initialise, parking vide Détecter la sortie d un véhicule Compter Afficher le nombre de places restants Utilisateur Comparer avec le nombre max de places Max Vert: fonctions développées par MAE Bleu: fonction développée par macro-composants Rouge: fonctions développées en VHDL Orange: fonctions développées en schéma C.Dupaty Académie d'aix-marseille 24

25 Structure logique à réaliser SCHEMA VHDL MAE SCHEMA C.Dupaty Académie d'aix-marseille 25

26 VHDL Les TP font appels à des notions du langage VHDL. Consultez le livre de J.Weber et S.Moutault le.fr/books?id=ak oiowjcqnuc C.Dupaty Académie d'aix-marseille 26

27 Merci pour votre attention C.Dupaty Académie d'aix-marseille 27