1. Annexe 1 : Instructions Z Les notations Les codes

Transcription

1 1. Annexe 1 : Instructions Z Les notations Lorsqu il manque une opérande à un mnémonique, il s agit implicitement de l accumulateur a. Par exemple : XOR b (A8h) signifie XOR a,b (a XOR b est placé dans a), CP c (B9h) signifie CP a,c (a-c est calculé afin de modifier les drapeaux). Autres conventions : Notation n nn dis (X), sauf (c) (c) c, nc, z, nz, pe, po, m, p a b, c, d, e, h, l bc, de, hl sp, pc, af f, r, i ix, iy af, bc, de, hl Signification Opérande à 1 octet Opérande à 2 octets Opérande à 1 octet, interprétée comme signée (valeur interprétée = -128 à +127 : voir paragraphe «Sauts relatifs» du chapitre «Le microprocesseur»). Sert aux sauts relatifs JR et DJNZ. Contenu de l adresse X (X sur 16 bits : nn, hl, ix+n, etc ). Valeur du port d adresse bc. Tests sur les drapeaux : c : réalise l instruction si le drapeau «retenue» (Carry) est à 1 nc : réalise l instruction si le drapeau «retenue» (Carry) est à 0 z : réalise l instruction si le drapeau «zéro» est à 1 nz : réalise l instruction si le drapeau «zéro» est à 0 pe : réalise l instruction si le drapeau «parité» (Parity Even) est à 1 po : réalise l instruction si le drapeau «parité» (Parity Odd) est à 0 m : réalise l instruction si le drapeau «signe» est à 1 (Minus) p : réalise l instruction si le drapeau «signe» est à 0 (Plus) Accumulateur Registres Registres-doublons de af, bc, de et hl Les codes Les opérations obtenues avec le préfixe FDh sont les mêmes qu avec DDh, si ce n est qu elle n agissent pas avec ix, mais avec iy. Valeurs «langage machine» Mnémoniques «assembleur» NOP RLC b LD bc,nn RLC c LD (bc),a RLC d INC bc RLC e INC b RLC h DEC b RLC l LD b,n RLC (hl) RLC (ix+n) RLCA RLC a EX af,af' RRC b ADD hl,bc RRC c ADD ix,bc 10 0A LD a,(bc) RRC d

2 11 0B DEC bc RRC e 12 0C INC c RRC h 13 0D DEC c RRC l 14 0E LD c,n RRC (hl) RRC (ix+n) 15 0F RRCA RRC a DJNZ dis RL b LD de,nn RL c LD (de),a RL d INC de RL e INC d RL h DEC d RL l LD d,n RL (hl) RL (ix+n) RLA RL a JR dis RR b ADD hl,de RR c ADD ix,de 26 1A LD a,(de) RR d 27 1B DEC de RR e 28 1C INC e RR h 29 1D DEC e RR l 30 1E LD e,n RR (hl) RR (ix+n) 31 1F RRA RR a JR nz,dis SLA b LD hl,nn SLA c LD ix,nn LD (nn),hl SLA d LD (nn),ix INC hl SLA e INC ix INC h SLA h DEC h SLA l LD h,n SLA (hl) SLA (ix+n) DAA SLA a JR z,dis SRA b ADD hl,hl SRA c ADD ix,ix 42 2A LD hl,(nn) SRA d LD ix,(nn) 43 2B DEC hl SRA e DEC ix 44 2C INC l SRA h 45 2D DEC l SRA l 46 2E LD l,n SRA (hl) SRA (ix+n) 47 2F CPL SRA a JR nc,dis LD sp,nn LD (nn),a INC sp INC (hl) INC (ix+n) DEC (hl) DEC (ix+n) LD (hl),n LD (ix+n),n SCF JR c,dis SRL b ADD hl,sp SRL c ADD ix,sp 58 3A LD a,(nn) SRL d 59 3B DEC sp SRL e

3 60 3C INC a SRL h 61 3D DEC a SRL l 62 3E LD a,n SRL (hl) 63 3F CCF SRL a LD b,b BIT 0,b IN b,(c) LD b,c BIT 0,c OUT (c),b LD b,d BIT 0,d SBC hl,bc LD b,e BIT 0,e LD (nn),bc LD b,h BIT 0,h NEG LD b,l BIT 0,l RET N LD b,(hl) BIT 0,(hl) IM 0 LD b,(ix+n) BIT 0,(ix+n) LD b,a BIT 0,a LD i,a LD c,b BIT 1,b IN c,(c) LD c,c BIT 1,c OUT (c),c 74 4A LD c,d BIT 1,d ADC hl,bc 75 4B LD c,e BIT 1,e LD bc,(nn) 76 4C LD c,h BIT 1,h 77 4D LD c,l BIT 1,l RET I 78 4E LD c,(hl) BIT 1,(hl) LD c,(ix+n) BIT 1,(ix+n) 79 4F LD c,a BIT 1,a LD r,a LD d,b BIT 2,b IN d,(c) LD d,c BIT 2,c OUT (c),d LD d,d BIT 2,d SBC hl,de LD d,e BIT 2,e LD (nn),de LD d,h BIT 2,h LD d,l BIT 2,l LD d,(hl) BIT 2,(hl) IM 1 LD d,(ix+n) BIT 2,(ix+n) LD d,a BIT 2,a LD a,i LD e,b BIT 3,b IN e,(c) LD e,c BIT 3,c OUT (c),e 90 5A LD e,d BIT 3,d ADC hl,de 91 5B LD e,e BIT 3,e LD de,(nn) 92 5C LD e,h BIT 3,h 93 5D LD e,l BIT 3,l 94 5E LD e,(hl) BIT 3,(hl) IM 2 LD e,(ix+n) BIT 3,(ix+n) 95 5F LD e,a BIT 3,a LD a,r LD h,b BIT 4,b IN h,(c) LD h,c BIT 4,c OUT (c),h LD h,d BIT 4,d SBC hl,hl LD h,e BIT 4,e LD (nn),hl LD h,h BIT 4,h LD h,l BIT 4,l LD h,(hl) BIT 4,(hl) LD h,(ix+n) BIT 4,(ix+n) LD h,a BIT 4,a RRD LD l,b BIT 5,b IN l,(c) LD l,c BIT 5,c OUT (c),l 106 6A LD l,d BIT 5,d ADC hl,hl 107 6B LD l,e BIT 5,e LD de,(nn) 108 6C LD l,h BIT 5,h

4 109 6D LD l,l BIT 5,l 110 6E LD l,(hl) BIT 5,(hl) LD l,(ix+n) BIT 5,(ix+n) 111 6F LD l,a BIT 5,a RLD LD (hl),b BIT 6,b LD (ix+n),b LD (hl),c BIT 6,c LD (ix+n),c LD (hl),d BIT 6,d SBC hl,sp LD (ix+n),d LD (hl),e BIT 6,e LD (nn),sp LD (ix+n),e LD (hl),h BIT 6,h LD (ix+n),h LD (hl),l BIT 6,l LD (ix+n),l HALT BIT 6,(hl) BIT 6,(ix+n) LD (hl),a BIT 6,a LD (ix+n),a LD a,b BIT 7,b IN a,(c) LD a,c BIT 7,c OUT (c),a 122 7A LD a,d BIT 7,d ADC hl,sp 123 7B LD a,e BIT 7,e LD sp,(nn) 124 7C LD a,h BIT 7,h 125 7D LD a,l BIT 7,l 126 7E LD a,(hl) BIT 7,(hl) LD a,(ix+n) BIT 7,(ix+n) 127 7F LD a,a BIT 7,a ADD a,b RES 0,b ADD a,c RES 0,c ADD a,d RES 0,d ADD a,e RES 0,e ADD a,h RES 0,h ADD a,l RES 0,l ADD a,(hl) RES 0,(hl) ADD a,(ix+n) RES 0,(ix+n) ADD a,a RES 0,a ADC a,b RES 1,b ADC a,c RES 1,c 138 8A ADC a,d RES 1,d 139 8B ADC a,e RES 1,e 140 8C ADC a,h RES 1,h 141 8D ADC a,l RES 1,l 142 8E ADC a,(hl) RES 1,(hl) ADC a,(ix+n) RES 1,(ix+n) 143 8F ADC a,a RES 1,a SUB a,b RES 2,b SUB a,c RES 2,c SUB a,d RES 2,d SUB a,e RES 2,e SUB a,h RES 2,h SUB a,l RES 2,l SUB a,(hl) RES 2,(hl) SUB a,(ix+n) RES 2,(ix+n) SUB a,a RES 2,a SBC a,b RES 3,b SBC a,c RES 3,c 154 9A SBC a,d RES 3,d 155 9B SBC a,e RES 3,e 156 9C SBC a,h RES 3,h 157 9D SBC a,l RES 3,l

5 158 9E SBC a,(hl) RES 3,(hl) SBC a,(ix+n) RES 3,(ix+n) 159 9F SBC a,a RES 3,a 160 A AND b RES 4,b LDI 161 A AND c RES 4,c CPI 162 A AND d RES 4,d INI 163 A AND e RES 4,e OUTI 164 A AND h RES 4,h 165 A AND l RES 4,l 166 A AND (hl) RES 4,(hl) AND (ix+n) RES 4,(ix+n) 167 A AND a RES 4,a 168 A XOR b RES 5,b LDD 169 A XOR c RES 5,c CPD 170 AA XOR d RES 5,d IND 171 AB XOR e RES 5,e OUTD 172 AC XOR h RES 5,h 173 AD XOR l RES 5,l 174 AE XOR (hl) RES 5,(hl) XOR (ix+n) RES 5,(ix+n) 175 AF XOR a RES 5,a 176 B OR b RES 6,b LDIR 177 B OR c RES 6,c CPIR 178 B OR d RES 6,d INIR 179 B OR e RES 6,e OTIR 180 B OR h RES 6,h 181 B OR l RES 6,l 182 B OR (hl) RES 6,(hl) OR (ix+n) RES 6,(ix+n) 183 B OR a RES 6,a 184 B CP b RES 7,b LDDR 185 B CP c RES 7,c CPDR 186 BA CP d RES 7,d INDR 187 BB CP e RES 7,e OTDR 188 BC CP h RES 7,h 189 BD CP l RES 7,l 190 BE CP (hl) RES 7,(hl) CP (ix+n) RES 7,(ix+n) 191 BF CP a RES 7,a 192 C RET nz SET 0,b 193 C POP bc SET 0,c 194 C JP nz,nn SET 0,d 195 C JP nn SET 0,e 196 C CALL nz,nn SET 0,h 197 C PUSH bc SET 0,l 198 C ADD a,n SET 0,(hl) SET 0,(ix+n) 199 C RST 0 SET 0,a 200 C RET z SET 1,b 201 C RET SET 1,c 202 CA JP z,nn SET 1,d 203 CB SET 1,e 204 CC CALL z,nn SET 1,h 205 CD CALL nn SET 1,l 206 CE ADC a,n SET 1,(hl) SET 1,(ix+n)

6 207 CF RST 8 SET 1,a 208 D RET nc SET 2,b 209 D POP de SET 2,c 210 D JP nc,nn SET 2,d 211 D OUT n,a SET 2,e 212 D CALL nc,nn SET 2,h 213 D PUSH de SET 2,l 214 D SUB n SET 2,(hl) SET 2,(ix+n) 215 D RST 16 SET 2,a 216 D RET c SET 3,b 217 D EXX SET 3,c 218 DA JP c,nn SET 3,d 219 DB IN a,n SET 3,e 220 DC CALL c,nn SET 3,h 221 DD SET 3,l 222 DE SBC a,n SET 3,(hl) SET 3,(ix+n) 223 DF RST 24 SET 3,a 224 E RET po SET 4,b 225 E POP hl SET 4,c POP IX 226 E JP po,nn SET 4,d 227 E EX (sp),hl SET 4,e EX (sp),ix 228 E CALL po,nn SET 4,h 229 E PUSH hl SET 4,l PUSH ix 230 E AND n SET 4,(hl) SET 4,(ix+n) 231 E RST 32 SET 4,a 232 E RET pe SET 5,b 233 E JP (hl) SET 5,c JP (ix) 234 EA JP pe,nn SET 5,d 235 EB EX de,hl SET 5,e 236 EC CALL pe,nn SET 5,h 237 ED SET 5,l 238 EE XOR n SET 5,(hl) SET 5,(ix+n) 239 EF RST 40 SET 5,a 240 F RET p SET 6,b 241 F POP af SET 6,c 242 F JP p,nn SET 6,d 243 F DI SET 6,e 244 F CALL p,nn SET 6,h 245 F PUSH af SET 6,l 246 F OR n SET 6,(hl) SET 6,(ix+n) 247 F RST 48 SET 6,a 248 F RET m SET 7,b 249 F LD sp,hl SET 7,c LD sp,ix 250 FA JP m,nn SET 7,d 251 FB EI SET 7,e 252 FC CALL m,nn SET 7,h 253 FD SET 7,l 254 FE CP n SET 7,(hl) SET 7,(ix+n) 255 FF RST 56 SET 7,a

7 1.3. Exemples Pour faciliter la compréhension, dans la colonne «Langage machine», les codes se rapportant à l opérateur sont en gras, ceux en maigre sont les opérandes. Langage machine Assembleur Commentaire (en hexadécimal) 0C INC c INC c est une instruction à part entière, dont l opérande est déjà comprise dans la traduction assembleur (registre c). Il n y a donc pas d opérande en langage machine après 0C. 0E 4A LD c,4ah LD c,n a deux opérandes : une comprise dans la traduction assembleur (registre c), l autre à définir (valeur n sur 1 octet). Donc 0E attend une opérande de 1 octet en langage machine, se situant en RAM juste après l octet d instruction : ici 4Ah. CB 0E RRC (hl) CB est un préfixe qui attend une instruction complémentaire : ici 0E. DD CB 4A 0E RRC (ix+4ah) Cas particulier du cumul de deux préfixes. 01 4A 21 LD bc,214ah LD bc,nn a deux opérandes : une comprise dans la traduction assembleur (registre bc), l autre à définir (valeur nn sur 2 octets). Donc 01 attend une opérande de 2 octets en langage machine. Dans ce cas, en langage machine, le 1 er octet de l opérande est l octet de poids faible, le 2 ème l octet de poids fort, d où l inversion dans la traduction assembleur. 10 FA DJNZ 6d Car FAh signé = -6d. Si suite à décrémentation, b est nul, alors le programme reprend 6 octets en amont dans la RAM. Sinon, il continue son cours normal. 4B LD c,e CB 4B BIT 1,e ED 4B 4A 21 LD bc,(214ah) ED 52 SBC hl,de DD 5E 52 LD e,(ix+52h)