Présentation des cartes lyonnaises DIF-IB-ASU

Transcription

1 Présentation des cartes lyonnaises DIF-IB- Renaud Gaglione version.2 23 avril 28 Je vous invite à prendre connaissance des présentations des dernières réunions de la collaboration DH- CAL France disponible sur et indico.in2p3.fr/conferencedisplay.py?confid= Terminologie Tout d abord, je reprends dans ce document la terminologie du CALICE DAQ Group concernant les différents niveaux de lecture et d acquisition, à savoir : : Active Sensor Unit, carte détecteur frontale embarquant les ASICs ; IB : Intermediate Board, carte d interface (connectique, HT, BT?) entre les s et la DIF; DIF : Detector InterFace, carte d interface entre les cartes frontales et les concentrateurs (LDA); LDA : Link/Data Aggregator ou Local Data Aggregator, premier niveau de concentrateurs. Les niveaux suivants relèvent de la DAQ et ne nous concernent pas pour l instant. D autre part, je rappelle quelques acronymes afin de lever toute ambiguïté lors des discussions : ASIC : Application Specific Integrated Circuit, circuit intégré sur silicium; PCB : Printed Circuit Board, circuit imprimé appellé communément «carte» ; FFC : Flat Flex Cable ; FPC : Flexible Printed Circuit ; FE : Front End, électronique frontale ; DAQ : Data AcQuisition, lecture et contrôle de l électronique frontale. 2 Généralités Ce document décrit une proposition de cartes frontales pour réaliser un démonstrateur de DHCAL, dont les objectifs sont les suivants : Tester les ASICs lyonnais 1 avec une RPC, sur banc cosmique et en faisceau test ; Tester les ASICs lyonnais avec une Micromegas, sur banc cosmique et en faisceau test ; Comparer les résultats obtenus avec ceux des «cartes HARDROC» ; Tester une solution d interconnexion par FFC/FPC ; S assurer de la compatibilité avec les cartes DIF de la collaboration CALICE ; S assurer de la compatibilité avec le logiciel d acquisition. Le premier objectif est donc de comparer les performances des ASICs lyonnais aux HARDROCs dans des conditions similaires, c est-à-dire montés sur un détecteur (RPC ou Micromégas). Pour cela, il faut 4 ASIC chainés avec leur système de lecture. 1 Qui n ont toujours pas de nom...n hésitez pas à déchaîner votre créativité! 1

2 Hirose FFC Samtek trigger signal IB DIF ethernet link HT +V power supply Figure 1 Synoptique de l électronique frontale 3 Carte DIF Cette carte permet l interfaçage entre le FE et la DAQ (figure 2). Elle comporte les alimentations basse tension des ASICs, la circuitrie nécessaire à la lecture et au contrôle des ASICs (FPGA entre autre), des entrées-sortie de synchronisation (trigger...) et une interface vers la DAQ. Dans un premier temps, la carte DIF sera inspirée de la carte réalisée pour les tests des ASICs (basée sur les mezzanines ethernet de la DAQ d OPERA, figure 3). Ceci permet de réutiliser l interface avec l ASIC, les micrologiciels et les logiciels d acquisition développés pour les tests. Quelques modifications seront apportées pour se synchroniser à des déclenchements externes (banc cosmique et faisceau test) et pour interfacer plusieurs ASICs chainés (la carte de test ne comportait qu un ASIC). Dans un second temps, les DIF développées par la collaboration pourront être utilisées. La connectique utilisée est compatible (Samtek FSH-14-4-L-RA-SL) et est donnée tableau 1 pour référence. Les tests ont montré que l on peut utiliser une seule alimentation analogique 3.3 V (avdd), une seule alimentation numérique 3.3 V (dvdd) et une seule référence 1.6 V (vref) sans dégradation des performances. LEMO I/O to intermediate board i/o AVDD Mezzanine DAQ ethernet link switch VREF +V DVDD Figure 2 Synoptique de la carte DIF 4 Carte IB Cette carte permet d assurer l inferface physique entre les carte DIF et les s. L interface avec la DIF se fait grâce à un Samtek SFMH-14-2-L-D-LC et l interface vers les grâce à un Hirose FH12-3S-.SH().La distribution de la haute tension se fait pour l instant grâce à des plages d acceuil de manière à rester compatible avec tout système qui sera décidé ultérieurement. 2

3 gnd 1 2 gnd gnd 7 8 vref 9 1 gnd vref gnd gnd rpc on din asic reset* 29 3 gnd dout asic fin cpt gnd w* r 39 4 full pw en gnd gnd gnd 7 8 dac dout dac din ext clk 6 66 dac en dvdd avdd gnd gnd dvdd avdd avdd 89 9 avdd Tableau 1 Brochage du connecteur Samtek 3

4 gnd 1 3 w* r 2 29 fin cpt 3 28 full 4 27 gnd 26 pw en 6 2 gnd 7 24 ext clk in 8 23 ext clk out 9 22 gnd 1 21 dac en 11 2 dac dout dac din reset* dout 1 16 din 16 1 rpc on gnd dvdd dvdd 2 11 gnd 21 1 gnd 22 9 avdd 23 8 avdd 24 7 gnd 2 6 gnd 26 vref 27 4 vref 28 3 gnd 29 2 gnd 3 1 Tableau 2 Brochage du connecteur Hirose 4

5 7 user I/O FPGA ALTERA Cyclone EPC4F MB ethernet SDRAM tranceiver 4 MB FLASH 16 bits data bus 16 bits addr bus ETRAX 1LX ethernet FIFO IDT 72V3611 JTAG interface Figure 3 Carte mezzanine de la DAQ OPERA Carte Cette carte 6 couches comporte un ASIC et 64 pads de détection (8 8). Elle est prévue pour être montée sur une RPC ou sur une Micromégas. Seules 32 voies (4 8) sont instrumentées (figure 4). Ces cartes permettent aussi de tester l interconnexion par FFC entre s. Aussi, 4 cartes sont nécessaires pour instrumenter une RPC 8 64 et comparer les performances avec les cartes «HARDROC». Elles permettent de monter des protections en cas de clacage dans dans un détecteur Micromégas. Le tableau 2 donne pour référence le brochage des connecteurs, droites et gauches. La haute tension passe par des plages d acceuil. La dimension des pads de détection est de 1 1 cm 2 avec un espacement de ñm(figure ). 6 Besoins Pour les tests (cosmique ou faisceau), j ai besoin du matériel suivant : 1 carte DIF (commande passée); 1 carte IB : 143e; 6 cartes : 127e, dont 4 pour RPC et 2 pour Micromégas; 6 ASICs (j en ai 6 : commande de quelques spares à discuter, 8epièce); 1 PC portable sous Linux muni d une carte réseau supplémentaire avec Labview pour l acquisition en faisceau test; 1 alimentation stabilisée et régulée V (fournie par l électronique); 1 RPC mécaniquement comptatible avec les s (ajouter des trous au cadre); pose de bulk/cadre/couvercle sur les s dédiées au micromégas; un système de déclenchement qui donne un signal compatible CMOS 3.3 V. Le fonctionnement des ASICs étant globalement correct, il est indispensable de pousser les tests plus loin et de monter les ASICs sur les détecteurs. Pour mémoire, une carte 4 HARDROC coûte approximativement 1 e.

6 Figure 4 Masque du PCB couche TOP Figure Masque du PCB couche BOTTOM 6