CM Architecture Avancée Jeu d'instruction - ISA. Laurent Rodriguez Benoît Miramond

Dimension: px
Commencer à balayer dès la page:

Download "CM Architecture Avancée Jeu d'instruction - ISA. Laurent Rodriguez Benoît Miramond"

Transcription

1 CM Architecture Avancée Jeu d'instruction - ISA Laurent Rodriguez Benoît Miramond

2 Le rôle de la couche ISA Programme en Fortran Programme en C compilation compilation Couche ISA Logiciel (software) Matériel (hardware) Exécution du programme ISA Par matériel ou par microprogramme Matériel

3 int main (){ int a = 3; return a = b+c; } main : load a, R1 add R1, R2, R3 $0F47 0x03D810A2 Frontière logiciel/matériel

4 Plan de partie Codage des opérations Critères de classification des ISAs Modes d adressage Opérations du jeu d instructions Registres de l architecture Retour sur le codage des instructions Historique des ISAs

5 Rappel Une instruction est la réunion des différents signaux de commande du chemin de données du processeur

6 II. Classification des ISA I. Codage des instructions

7 Codage des instructions Une instruction est découpée en champs Un code opération (opcode) Des informations complémentaires sur l emplacement des données sources et de la destination La technique associée à la localisation des opérandes d une instruction s appelle l adressage ou le mode d adressage.

8 Format général d une instruction Une instruction désigne un ordre (minimal) donné au processeur. Au contrôleur de savoir comment répondre à cet ordre : décodage en commandes CodeOp sur m bits = addition, multiplication, rangement 2m instructions = le jeu d instruction du processeur Code opération Désignation des opérandes

9 a. Désignation de l opérande (du résultat) La désignation dépend de l endroit au se trouve la donnée Dans l instruction elle-même (RI) : immédiat Dans un registre de travail Adressage Dans la mémoire Définition : Immédiat Un immédiat est une valeur numérique donnée directement en décimale ou hexadécimale contrairement à un adressage de positionnement de la valeur. La valeur est directement donnée dans l instruction Elle est donc placée (indirectement ou directement) par le programmeur

10 b. Trois options de codage Opération et Mode Adresse Nb d opérandes Adresse 1 OP1 Mode Adresse Adresse n OPn Opération Adresse OP1 OP2 OP3 Variable (VAX: entre 1 et 53 octets) Fixe (DLX, MIPS, PPC, SPARC) Hybride (IBM 360, Intel 80x86) Opération Mode Adresse Adresse 1 OP1 Opération Mode Adresse Mode Adresse Adresse 1 OP1 Adresse 2 OP2 Opération Mode Adresse Adresse 1 OP1 Adresse OP2

11 c. Les choix de codage Le codage des instructions sur n bits dépend Du nombre d opérandes par instruction (champs de l instruction) Du mode d adressage de ces opérandes (k bits) Du nombre d instructions (m bits) Du nombre de registres de l architecture Les compromis de l architecte Le désir d avoir autant de registres que possible L impact sur la taille moyenne des instructions La facilité d avoir des instructions de longueurs égales pour le décodage

12 II. Classification des ISA II. Classification des ISA

13 II. Classification des ISA Le critère le plus caractéristique est le type de stockage interne à l UC : Pile Accumulateur adressage implicite (0 adresse) adressage à 1 adresse Registres uniquement adressage explicite (2 ou 3 opérandes)

14 Exemple Implanter C= A + B selon les 4 types de jeu d instructions : Pile Accumulateur Toutes les instructions peuvent accéder à la mémoire Registre (Registre-mémoire) Registre (chargement/rangement) Seules les instructions de chargement (LOAD) et de rangement (STORE) peuvent accéder à la mémoire.

15 Exemple C= A + B Pile Accumulateur Registre généraux (Registre-mémoire) Chargement/rangement (Registre-registre) PUSH A LOAD A LOAD R1, A LOAD R1, A PUSH B ADD B ADD R1, B LOAD R2, B ADD STORE C STORE C, R1 ADD R3, R1, R2 POP C STORE C, R3

16 Architectures correspondantes

17 Historique La plupart des machines anciennes utilisaient des architectures à pile ou à Acc. Depuis les années 1980, pratiquement toutes ont une architecture à Chargement/Rangement (GPR). Deux raisons : Les registres sont plus rapide que la mémoire Le compilateur peut utiliser l architecture plus facilement et plus efficacement Réduction du trafic mémoire Exemple : (A*B) (C*D) (E*F)

18 Machines Chargement/Rangement Les différences : L UAL a 2 ou 3 opérandes Nombre d adresses mémoire par instruction UAL (de 0 à 3) Nombre d adresses mémoire Nombre max d opérandes Exemples 0 3 SPARC, MIPS, PowerPC, Alpha 1 2 Intel 80x86, Motorola VAX 3 3 VAX

19 Classification par adressage UAL Type Avantages Inconvénients Registre-Registre (0,3) Codage simple d instructions de longueur fixe. Modèle simple de génération de code. Les instructions prennent le même nombre de cycle pour s exécuter Nombre d instructions élevées. Certaines instructions courtes gaspillent des champs dans le codage uniforme. Registre-Mémoire (1,2) Les données peuvent être obtenues sans un chargement préalable. Les formats d instructions apportent une grande densité. Le nombre de cycles par instruction varie selon la position de l opérande. Mémoire-Mémoire (3,3) Le plus compact! Ne gaspille pas de registres pour les données temporaires Grande variation de taille des instructions. Les accès mémoires créent un goulot d étranglement.

20 Résumé sur la classification des ISA Quelques critères discriminants : Nombre max d opérandes Nombre d adresses mémoire pour les opérations UAL Mode d adressage des opérandes mémoires Format (codage) des instructions Implémentation du jeu d instruction Nombre d instructions

21 III. Adressage mémoire Organisation mémoire

22 1. Organisation mémoire Les mots mémoires sont aujourd hui multiple de l octet Les adresses de ces mots sont alignées en mémoire On ne peut transférer que des mots alignés La taille d un mot correspond généralement à l architecture du processeur (pas toujours), Aujourd hui on appelle généralement mot, un ensemble de 32 bits

23 a. Hiérarchie mémoire Capacité Bandes Indéfinie Disques optiques Mémoire secondaire Disque magnétique 1 Toctet 30Mo/s Cache Un seul espace d adressage 1 Moctet 200 Mo/s 1 Koctet 800Mo/s 10ms 10k cycles 1ms 100 cycles Mémoire principale 1 Goctet 133Mo/s Temps d accès 100ns 10 cycles 10ns 1 cycles Registres 1ns 1 cycle

24 b. protocole de rangement Big Endian Motorola 68000, Sparc Little Endian 0x x Intel, AMD Les deux modes 00 PowerPC MIPS L instruction BSWAP reg du x86 Inverse l ordre des octets du registre reg de Big à Little

25 c. Alignement des mots mémoire Historiquement les mots mémoire étaient des mots de 8 bits (1 octet) Pour maintenir la compatibilité des logiciels, et du code ASCII, le matériel manipulant des mots de 32 bits est obligé d émuler des mots de 8 bits Les 2 bits de poids faible du bus d adresse n existent en fait tout simplement pas! Les fils du bus d adresse vont de 31 à 2!

26 d. Exemple LOAD R1, [0x ] accède au mot de 4 octets dont les adresses sont : LOAD R1, [0x 12] accède au mot de 4 octets dont les adresses sont : Les accès mémoire dont les 2 bits d adresse de poids faible ne sont pas nuls (non multiples de 4) sont dit «out of alignment» Dans le processeur un flag dans le registre d état est présent pour détecter ce type d exception

27 e. Illustration Conséquence : => Lorsqu on dit incrémenter le PC (Program Counter), l opération n est pas PC+1 mais PC+4!

28 Accès alignés non-alignés Objet adressé par Alignés Non alignés Octet 0,1,2,3,4,5,6,7 Jamais Demi-mot 0,2,4,6 1,3,5,7 Mot 0,4 1,2,3,5,6,7 Double-mot 0 1,2,3,4,5,6,7

29 Les Modes d adressage Mode Exemple Signification Cas d utilisation Registre Add R4, R3 R4 <= R4 +R3 Registres Immédiat Add R4 #3 R4 <= R4 + 3 Constantes, opération ALU, comparaisons Déplacement Add R4, 100(R1) R4 <= R4 + Mem[R1+100] Variables locales Indirect par registre Add R4, (R1) R4<= R4 + Mem[R1] pointeurs Indexé Add R4, (R1+R2) R4 <= R4+ Mem[R1+R2] Tableaux : R1=base, R2=index Direct Add R4, (1001) R4 <= R4 + Mem[1001] Variables statiques Indirect via mémoire Add R1<= R1 + Mem[Mem[R3]] Adresse de pointeur Auto-incrémenté Add R1, (R2)+ R1<=R1+Mem[R2]; R2++ Parcours de tableaux Auto-décrémenté Add R1, -(R2) R2--; R1 <= R1 + Mem[R2] Idem Indexé étendu Add R1, 100(R2)[R3] R1 <= R1+ Mem[100+R2] spécifique

30 Utilisation des modes d adressage en mode mémoire. (Etendu)

31 Mode immédiat Pourcentage d opérations utilisant les immédiats

32 Distributions de valeurs des immédiats

33 Distribution de déplacements

34 IV. Les opérations du jeu d instruction Opérations du jeu d instructions

35 1. Nombre d instructions Un jeu d instruction simple peut contenir une centaine d instruction Un jeu d instruction complexe peut contenir plus d une centaine d instructions Première définition d un jeu d instruction RISC/CISC

36 a. Catégories d instructions Type d opérateur Exemple Arithmétique ALU Transferts de données Chargement/rangement Contrôle Branchement, saut, call Système Appel OS, gestion mémoire Flottant IEEE 754 Décimal Opérations base 10 Chaîne Comparaison, parcours Graphique Opérations sur pixels, compression

37 b. Les 10 instructions simples représentent 96% des exécutions Rang Instructions x86 Moyenne sur entiers 1 Chargement 22% 2 Branchement conditionnel 20% 3 Comparaison 16% 4 Rangement 12% 5 Addition 8% 6 Et 6% 7 Soustraction 5% 8 Transfert regreg 4% 9 Appel (call) 1% 10 retour 1% total 96%

38 2. Instructions de contrôle du flux d exécution Représentent + de 40 % des exécutions Introduction : Comment se réalise un if cond then op1 else op2 en langage machine? etiqu2 : endif : bne cond etiqu2; op1; jmp endif; op2;

39 a. Quatre types de flux de contrôle Branchements conditionnels (80%) Sauts (6%) Appels de procédure (7%) Retours de procédure (7%) Dans tous les cas, l adresse de destination est spécifiée explicitement dans l instruction (sauf le retour). L adresse est donnée en adressage relatif par rapport au PC courant (sauf sauts indirects : fonctions virtuelles, biblio dynamiques : l adresse n est pas connue à la compil.). Code indépendant de sa position mémoire : code relogeable!

40 b. Evaluation des conditions Code condition : Registre condition Des bits spéciaux (FLAGS) sont positionnés par les opérations de l ALU (pas d instruction particulière) Test d un registre spécial qui contient la valeur Comparaison et branchement Les 2 réalisées en 1 instruction

41 c. Les indicateurs de conditions de l ALU N : qui est mis à 1 si le résultat est négatif Z : qui est mis à 1 si le résultat est égal à 0 V : qui est mis à 1 si le résultat provoque un dépassement de capacité C : qui est mis à 1 si le résultat provoque une retenue sortant P : qui est mis à 1 si le résultat présente une parité paire

42 3. Types des opérandes Nous avons déjà vu que la représentation binaire était à la base de la représentation de différents types de données : Données numériques : entiers (signés ou non) ou réels Données non-numériques : ASCII (7bits), UNICODE (16 bits) Valeurs booléennes Adresses (entiers) Il existe des instructions dédiées à chacun de ces types de données En général les types utilisés par une instruction est codé dans le CODE OP Certaines machine utilisent une étiquète pour chaque opérande, mais leurs places est dans un musée!

43 Données numériques manipulées par le Pentium II Données numériques manipulées par l UltraSparc II Complément à 2 IEEE 754

44 V. Les registres de Registres de l architecture l architecture

45 Les registres Les registres de la couche microarchitecture ne sont pas tous visibles depuis la couche ISA On peut de plus les classer en 2 catégories : Registres spécialisés PC, RI Accessible en mode système (kernel) : contrôle des caches, des unités d E/S, SR Registres généraux (R0, R1, R2 )

46 Registres du processeur bits A B C D Bus de données 8bits H L Bus d adresse 8bits 255

47 Registres du processeur bits 8086 AX AH AL BX BH BL CX CH CL DX DH DL Bus de données 16bits SI DI SP BP Bus d adresse 20bits 65,535 1 segment

48 Principaux registres du Pentium-II 32bits Bus de données 32bits Bus d adresse 32bits 4Go

49 Exemple d instructions de l IA-32 Langage assembleur : MOV reg, reg MOV reg, imm ADD reg, reg Langage machine (8 octets) : 0x 89 (11SS SDDD) DDD+4octets pour imm 0x 01 (11SS SDDD)2 Codes des registres S et D : EAX 000 ESP 100 ECX 001 EBP 101 EDX 010 ESI 110 EBX 011 EDI 111

50 VI. Le rôle des Retour sur lecompilateurs codage des instructions

51 1. Compilateur Vs. Architecture Aujourd hui tous les codes machine sont produits par les compilateurs. La conception de nouveaux ISA demande la prise en compte de la technologie des compilateurs. Isoler le compilateur du matériel résulte sur des manques efficacité. Quelles caractéristiques conduiront à un code de qualité? Qu est ce qui facilite dans l architecture l écriture de compilateurs efficaces?

52 2. Structure des compilateurs

53 2. Structure des compilateurs

54 2. Structure des compilateurs

55 3. Impact des compilateur sur les décisions des architectes L'interaction des compilateurs et des langages de haut niveau influence beaucoup la manière dont un programme utilise un jeu d'instructions. Comment sont allouées et adressées les variables? Combien de registres sont nécessaires pour allouer correctement les variables? Réponse : 3 zones d'allocations pour les langages de haut niveau : La pile Variables locales (souvent scalaires) Variable avec les appels et retours de procédures Adressé par le pointeur de pile Utilisé pour les contextes d'appel et non pas comme pile d'évaluation => peu de variations La zone de données globales Variables globales (souvent tableaux et structures de données complexes) fonctions Le Tas Allocation dynamique (pas de logique de pile pour la visibilité) Adressés par des pointeurs

56 3. Impact des compilateur sur les décisions des architectes L'allocation des registres : La pile Très efficace (! pointeurs ) La zone de données globales Peu efficace (souvent aliasées) Le Tas Impossible (pointeurs)

57 4. Impact architecte sur l'écriture des compilateurs La complexité n'est plus dans «A = B + C». Les programmes sont localement simples mais globalement complexes. Principe : «rendre les cas fréquents rapides et les cas rares corrects» Propriétés du jeu d'instructions aidant à l'écriture du compilateur : Orthogonalité des trois composantes de bases : Opération, types de données, mode d'adressage Des primitives et non des solutions : pour une architecture supportant plusieurs langages Simplifier le choix entre différentes possibilités : faciliter l'estimation du coût de différentes méthodes. Constantes non interprétées

58 VII. Classification HistoriqueRISC/CISC des ISA

59 Historique des ISA 1960, Les compilateurs ne sont pas développés. La machine émule le fonctionnement de la pile. Architecture à Pile populaire. 1970, La mémoire coûte chère. Réduire les coûts logiciels ainsi que la taille du code. On remplace donc du logiciel par du matériel. Jeu d instruction complexe. (VAX ) 1980, évolution de la technologie des compilateurs. Architectures RISC, chargement/rangement. (MIPS, IBM 801, RISC-I)

60

61 Critères RISC, critères d aujourd hui Peu d instructions (simples) Peu de modes d adressage Taille fixe des instructions Au moins 16 registres + qqs registres flottants Utiliser des registres généraux avec une architecture chargement/rangement Utiliser les modes d adressage : Déplacement, immédiat, indirect par registres

62 RISC/CISC Les choix architecturaux ont un impact sur le jeu d instruction (ou inversement) : 1. Le nombre d unités de calcul => Nb Codop 2. Le nombre d opérandes pour chacune (ACC, Reg, Pile) 3. Leur mode d accès (mémoire, registres) 4. Le nombre de registres = taille des champs 5. Le nombre de bus mémoire OPCOD : 1 OP1 : 3, 4 OP2 : 3, 4 OPn : 2, 1

63 Architectures de traitement utilisées dans l embarqué RISC

64 Un exemple de machine RISC virtuelle, le DLX Registres 32 registres (R0 à R31 avec toujours RO = 0) 32 registres flottants utilisables en deux modes de précision : simple (32 bits F0, F1,..., F31) double (63 bits F0, F2,..., F30) Quelques registres spéciaux pouvant être transférés depuis ou vers les registres généraux entiers Type de données Entiers : Octets, demi-mots, mots Flottant : simple, double précision Modes d adressage Immédiats, indirect et déplacement avec champs de 16 bits Espace Mémoire adressable sur 32 bits en Big Endian

65 Format d instructions Taille fixe sur 32 bits : 6 bits de codop 3 formats d instruction Immédiate Registre Jump

66 Performances Le DLX dispose d instructions simples Contrairement au VAX qui fournissait des instructions proches du langage de haut niveau Une telle architecture doit exécuter plus d instructions pour un même code. Elle est donc moins performante? MIPS R2000 : 16,7MHz

67 Comparaison MIPS R2000/VAX 8700 Simplicity favors regularity

68 Biblio Documents de cours Ce cours en ligne à : Cours de Benoît Miramond de 2012/ Architecture des Ordinateurs, une approche quantitative, John L. Hennessy, David A. Patterson, Thomson publishing, deuxième édition

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

Programmation assembleur : aperçu

Programmation assembleur : aperçu Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 7 17 décembre 2012 Archi 1/1 Fonctions, suite et fin Archi 2/1 Rappel Forme générale d un sous-programme (fonction) : etiquette sousprogramme: push ebp ; empile la valeur

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

Cours Informatique 1. Monsieur SADOUNI Salheddine

Cours Informatique 1. Monsieur SADOUNI Salheddine Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale

Plus en détail

Structure d un programme

Structure d un programme Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé

Plus en détail

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie 1 Professeur : Haouati Abdelali CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie I : Généralités et algorithmique de base 1. Environnement matériel et logiciel

Plus en détail

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96 Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.

Plus en détail

Architecture des ordinateurs Introduction à l informatique

Architecture des ordinateurs Introduction à l informatique Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la

Plus en détail

Compilation (INF 564)

Compilation (INF 564) Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation

Plus en détail

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)

Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement à

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

CM2 L architecture MIPS32

CM2 L architecture MIPS32 CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Machines virtuelles. Brique ASC. Samuel Tardieu sam@rfc1149.net. Samuel Tardieu (ENST) Machines virtuelles 1 / 40

Machines virtuelles. Brique ASC. Samuel Tardieu sam@rfc1149.net. Samuel Tardieu (ENST) Machines virtuelles 1 / 40 Machines virtuelles Brique ASC Samuel Tardieu sam@rfc1149.net École Nationale Supérieure des Télécommunications Samuel Tardieu (ENST) Machines virtuelles 1 / 40 Machines virtuelles La compilation peut

Plus en détail

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:

Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est: Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.

Plus en détail

Logiciel de base. Première année ENSIMAG

Logiciel de base. Première année ENSIMAG Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

Jeu d instructions NIOS II

Jeu d instructions NIOS II Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur

Plus en détail

Architecture matérielle des systèmes informatiques

Architecture matérielle des systèmes informatiques Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par

Plus en détail

La mémoire. Un ordinateur. L'octet. Le bit

La mémoire. Un ordinateur. L'octet. Le bit Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve

Plus en détail

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.

UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux. UEO11 COURS/TD 1 Contenu du semestre Cours et TDs sont intégrés L objectif de ce cours équivalent a 6h de cours, 10h de TD et 8h de TP est le suivant : - initiation à l algorithmique - notions de bases

Plus en détail

SSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques...

SSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques... Désobfuscation automatique de binaires Et autres idyles bucoliques... Alexandre Gazet Sogeti / ESEC R&D alexandre.gazet(at)sogeti.com Yoann Guillot Sogeti / ESEC R&D yoann.guillot(at)sogeti.com SSTIC 2009

Plus en détail

IV- Comment fonctionne un ordinateur?

IV- Comment fonctionne un ordinateur? 1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions

Plus en détail

MODULE I1. Plan. Introduction. Introduction. Historique. Historique avant 1969. R&T 1ère année. Sylvain MERCHEZ

MODULE I1. Plan. Introduction. Introduction. Historique. Historique avant 1969. R&T 1ère année. Sylvain MERCHEZ MODULE I1 Plan Chapitre 1 Qu'est ce qu'un S.E? Introduction Historique Présentation d'un S.E Les principaux S.E R&T 1ère année Votre environnement Sylvain MERCHEZ Introduction Introduction Rôles et fonctions

Plus en détail

Codage d information. Codage d information : -Définition-

Codage d information. Codage d information : -Définition- Introduction Plan Systèmes de numération et Représentation des nombres Systèmes de numération Système de numération décimale Représentation dans une base b Représentation binaire, Octale et Hexadécimale

Plus en détail

Structure fonctionnelle d un SGBD

Structure fonctionnelle d un SGBD Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert

Plus en détail

Fonctionnement et performance des processeurs

Fonctionnement et performance des processeurs Fonctionnement et performance des processeurs Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Plan Fonctionnement des processeurs Unités de calcul

Plus en détail

Licence Sciences et Technologies Examen janvier 2010

Licence Sciences et Technologies Examen janvier 2010 Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.

Plus en détail

GCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1

GCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 Pourquoi aller vers les processeurs standard? Considérations

Plus en détail

DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51

DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 PLAN DU COURS Introduction au langage C Notions de compilation Variables, types, constantes, tableaux, opérateurs Entrées sorties de base Structures de

Plus en détail

Techniques de stockage. Techniques de stockage, P. Rigaux p.1/43

Techniques de stockage. Techniques de stockage, P. Rigaux p.1/43 Techniques de stockage Techniques de stockage, P. Rigaux p.1/43 Techniques de stockage Contenu de ce cours : 1. Stockage de données. Supports, fonctionnement d un disque, technologie RAID 2. Organisation

Plus en détail

Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO

Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO Architecture des Ordinateurs Première partie Cécile Germain Daniel Etiemble Licence d Informatique - IUP Miage - FIIFO Table des matières 1 Introduction 3 2 Les composantes de l ordinateur 7 2.1 Le modèle

Plus en détail

Représentation des Nombres

Représentation des Nombres Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...

Plus en détail

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0

Plus en détail

Chapitre 2 : Abstraction et Virtualisation

Chapitre 2 : Abstraction et Virtualisation Virtualisation et Cloud Computing Chapitre 2 : Abstraction et Virtualisation Objectifs Présenter la notion de niveaux d abstraction séparés par des interfaces bien définies Description des avantages et

Plus en détail

Programmation C. Apprendre à développer des programmes simples dans le langage C

Programmation C. Apprendre à développer des programmes simples dans le langage C Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités

Plus en détail

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément

Plus en détail

NOTIONS DE RESEAUX INFORMATIQUES

NOTIONS DE RESEAUX INFORMATIQUES NOTIONS DE RESEAUX INFORMATIQUES GENERALITES Définition d'un réseau Un réseau informatique est un ensemble d'équipements reliés entre eux afin de partager des données, des ressources et d'échanger des

Plus en détail

Informatique Générale

Informatique Générale Informatique Générale Guillaume Hutzler Laboratoire IBISC (Informatique Biologie Intégrative et Systèmes Complexes) guillaume.hutzler@ibisc.univ-evry.fr Cours Dokeos 625 http://www.ens.univ-evry.fr/modx/dokeos.html

Plus en détail

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs Architecture Matérielle des Systèmes Informatiques. S1 BTS Informatique de Gestion 1 ère année THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT Dossier 1 L environnement informatique. Objectifs Enumérer et

Plus en détail

TD Architecture des ordinateurs. Jean-Luc Dekeyser

TD Architecture des ordinateurs. Jean-Luc Dekeyser TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder

Plus en détail

Microprocesseur + Logiciel

Microprocesseur + Logiciel Microprocesseur + Logiciel Robot EVALBOT MOHAMED AKIL BUREAU 5253 UNITE IGI 1001 PROGRAMMATION DES MICROPROCESSEURS Présentation [IGI1001] CONTEXTE SCIENTIFIQUE... 4 1. OBJECTIFS DE L UNITE... 6 2. OBJECTIFS

Plus en détail

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice

Plus en détail

Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu

Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Travaux d études et de recherches Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Étudiant : Luc Michel Encadrants : Frédéric Pétrot Nicolas Fournel 23 mai 2010 TABLE DES MATIÈRES

Plus en détail

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr 6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure

Plus en détail

Gestion mémoire et Représentation intermédiaire

Gestion mémoire et Représentation intermédiaire Gestion mémoire et Représentation intermédiaire Pablo de Oliveira March 23, 2015 I Gestion Memoire Variables locales Les variables locales sont stockées: Soit dans un registre,

Plus en détail

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager

Plus en détail

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?

Plus en détail

Info0101 Intro. à l'algorithmique et à la programmation. Cours 3. Le langage Java

Info0101 Intro. à l'algorithmique et à la programmation. Cours 3. Le langage Java Info0101 Intro. à l'algorithmique et à la programmation Cours 3 Le langage Java Pierre Delisle, Cyril Rabat et Christophe Jaillet Université de Reims Champagne-Ardenne Département de Mathématiques et Informatique

Plus en détail

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007 Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des

Plus en détail

Architecture des Ordinateurs. Partie II:

Architecture des Ordinateurs. Partie II: Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.

Plus en détail

Représentation d un entier en base b

Représentation d un entier en base b Représentation d un entier en base b 13 octobre 2012 1 Prérequis Les bases de la programmation en langage sont supposées avoir été travaillées L écriture en base b d un entier est ainsi défini à partir

Plus en détail

Virtualisation CITRIX, MICROSOFT, VMWARE OLIVIER D.

Virtualisation CITRIX, MICROSOFT, VMWARE OLIVIER D. 2013 Virtualisation CITRIX, MICROSOFT, VMWARE OLIVIER D. Table des matières 1 Introduction (Historique / définition)... 3 2 But de la virtualisation... 4 3 Théorie : bases et typologie des solutions techniques...

Plus en détail

Concept de machine virtuelle

Concept de machine virtuelle Concept de machine virtuelle Chap. 5: Machine virtuelle Alain Sandoz Semestre été 2007 1 Introduction: Java Virtual Machine Machine Virtuelle Java: qu est-ce que c est? c est la spécification d une machine

Plus en détail

Résumé Génération de code Le code intermédiaire

Résumé Génération de code Le code intermédiaire Résumé Analyse INFO0004 Structure des langages de programmation Génération de code ; liaison et exécution Justus H. Piater Programmation Analyse Compilation Liaison fichier texte Analyse lexicale flux

Plus en détail

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Base de l'informatique Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Généralité Comment fonctionne un ordinateur? Nous définirons 3 couches Le matériel

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Décoder la relation entre l architecture et les applications Violaine Louvet, Institut Camille Jordan CNRS & Université Lyon 1 Ecole «Découverte du Calcul» 2013 1 / 61 Simulation numérique... Physique

Plus en détail

4D v11 SQL Release 5 (11.5) ADDENDUM

4D v11 SQL Release 5 (11.5) ADDENDUM ADDENDUM Bienvenue dans la release 5 de 4D v11 SQL. Ce document présente les nouveautés et modifications apportées à cette nouvelle version du programme. Prise en charge de nouvelles plates-formes La release

Plus en détail

Logiciel de Base. I. Représentation des nombres

Logiciel de Base. I. Représentation des nombres Logiciel de Base (A1-06/07) Léon Mugwaneza ESIL/Dépt. Informatique (bureau A118) mugwaneza@univmed.fr I. Représentation des nombres Codage et représentation de l'information Information externe formats

Plus en détail

Initiation à la sécurité

Initiation à la sécurité Initiation à la sécurité UE Systèmes informatiques 12 septembre 2011 Julien Raeis - http://raeis.iiens.net/ Présentation Ingénieur IIE 2005 Carrière dans la sécurité des systèmes Consultant en sécurité

Plus en détail

IFT1215 Introduction aux systèmes informatiques

IFT1215 Introduction aux systèmes informatiques Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d

Plus en détail

Licence ST Université Claude Bernard Lyon I LIF1 : Algorithmique et Programmation C Bases du langage C 1 Conclusion de la dernière fois Introduction de l algorithmique générale pour permettre de traiter

Plus en détail

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne) Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de

Plus en détail

Systèmes et traitement parallèles

Systèmes et traitement parallèles Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications

Plus en détail

Cours 3 : L'ordinateur

Cours 3 : L'ordinateur Cours 3 : L'ordinateur Abdelkrim Zehioua 2éme année Licence Gestion Faculté des sciences Économiques et sciences de Gestion Université A, Mehri - Constantine 2 Plan du cours 1.Définitions de l'ordinateur

Plus en détail

Désobfuscation automatique de binaire - The Barbarian Sublimation

Désobfuscation automatique de binaire - The Barbarian Sublimation Désobfuscation automatique de binaire - The Barbarian Sublimation Yoann Guillot, Alexandre Gazet Sogeti - ESEC Résumé Ce papier présente l état de notre recherche dans le domaine de l automatisation du

Plus en détail

Architecture des calculateurs

Architecture des calculateurs Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications

Plus en détail

Matériel & Logiciels (Hardware & Software)

Matériel & Logiciels (Hardware & Software) CHAPITRE 2 HARDWARE & SOFTWARE P. 1 Chapitre 2 Matériel & Logiciels (Hardware & Software) 2.1 Matériel (Hardware) 2.1.1 Présentation de l'ordinateur Un ordinateur est un ensemble de circuits électronique

Plus en détail

Documentation d information technique spécifique Education. PGI Open Line PRO

Documentation d information technique spécifique Education. PGI Open Line PRO Documentation d information technique spécifique Education PGI Open Line PRO EBP Informatique SA Rue de Cutesson - ZA du Bel Air BP 95 78513 Rambouillet Cedex www.ebp.com Equipe Education : 01 34 94 83

Plus en détail

Exigences système Commercial & Digital Printing

Exigences système Commercial & Digital Printing Exigences système OneVision Software AG Sommaire Speedflow Check 10.0, Speedflow Check Plus 10.0, Speedflow Edit 10.0 (Windows),... 2 Speedflow Recompose 10.0...2 Speedflow Edit 10.0 (Macintosh OSX)...2

Plus en détail

Chapitre 4 : Les mémoires

Chapitre 4 : Les mémoires 1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une

Plus en détail

Introduction à l Informatique licence 1 ère année Notes de Cours

Introduction à l Informatique licence 1 ère année Notes de Cours Introduction à l Informatique licence 1 ère année Notes de Cours Philippe Le Parc Mail : leparc@univ-brest.fr Bureau : LC101 Tel : (029801) 6960 Fiche UE (part.1) 2 Plan et planning Début des cours magistraux

Plus en détail

MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C

MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...

Plus en détail

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par

Plus en détail

UE Programmation Impérative Licence 2ème Année 2014 2015

UE Programmation Impérative Licence 2ème Année 2014 2015 UE Programmation Impérative Licence 2 ème Année 2014 2015 Informations pratiques Équipe Pédagogique Florence Cloppet Neilze Dorta Nicolas Loménie prenom.nom@mi.parisdescartes.fr 2 Programmation Impérative

Plus en détail

Chapitre VI- La validation de la composition.

Chapitre VI- La validation de la composition. Chapitre VI- La validation de la composition. Objectifs du chapitre : Expliquer les conséquences de l utilisation de règles de typage souples dans SEP. Présenter le mécanisme de validation des connexions

Plus en détail

Cours 1 : La compilation

Cours 1 : La compilation /38 Interprétation des programmes Cours 1 : La compilation Yann Régis-Gianas yrg@pps.univ-paris-diderot.fr PPS - Université Denis Diderot Paris 7 2/38 Qu est-ce que la compilation? Vous avez tous déjà

Plus en détail

Plan du cours. Historique du langage http://www.oracle.com/technetwork/java/index.html. Nouveautés de Java 7

Plan du cours. Historique du langage http://www.oracle.com/technetwork/java/index.html. Nouveautés de Java 7 Université Lumière Lyon 2 Faculté de Sciences Economiques et Gestion KHARKIV National University of Economic Introduction au Langage Java Master Informatique 1 ère année Julien Velcin http://mediamining.univ-lyon2.fr/velcin

Plus en détail

Prentice Hall, 2011 (ISBN 0-13-610804-0)

Prentice Hall, 2011 (ISBN 0-13-610804-0) Prentice Hall, 2011 (ISBN 0-13-610804-0) Introduction à l architecture des ordinateurs Georges-André Silber Centre de recherche en informatique École nationale supérieure des mines de Paris octobre 2010

Plus en détail

CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que

CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que CQP 112 Introduc/on à la programma/on Thème 2 : Architecture d un système informa/que Département d informa/que CQP 112 : Introduc/on à la programma/on Plan 1. Historique des ordinateurs 2. Composants

Plus en détail

ET LO GICIEL D UN S YS T EME IN FORMATIQUE

ET LO GICIEL D UN S YS T EME IN FORMATIQUE C HAPIT RE 0 : ENVIRONNEMENT MATE RI EL ET LO GICIEL D UN S YS T EME IN FORMATIQUE Objectifs : 1. Présenter l ensemble des ressources physiques et logicielles d un système informatique. 2. Comprendre la

Plus en détail

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11) 1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général

Plus en détail

Principe de fonctionnement des périphériques des ordinateurs en vue de la programmation. Patrick Cégielski

Principe de fonctionnement des périphériques des ordinateurs en vue de la programmation. Patrick Cégielski Principe de fonctionnement des périphériques des ordinateurs en vue de la programmation Patrick Cégielski Juin 2012 Pour Irène et Marie Legal Notice Copyright c 2012 Patrick Cégielski Université Paris

Plus en détail

Architecture : Circuits numériques et éléments d architecture

Architecture : Circuits numériques et éléments d architecture Ecole Nationale Supérieure d Informatique et de Mathématiques Appliquées Architecture : Circuits numériques et éléments d architecture 1 ère année Année scolaire 2014 2015 Consignes Les exercices de ce

Plus en détail

Traduction des Langages : Le Compilateur Micro Java

Traduction des Langages : Le Compilateur Micro Java BARABZAN Jean-René OUAHAB Karim TUCITO David 2A IMA Traduction des Langages : Le Compilateur Micro Java µ Page 1 Introduction Le but de ce projet est d écrire en JAVA un compilateur Micro-Java générant

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

LOGICIEL DC4D MONITOR

LOGICIEL DC4D MONITOR THQtronic LOGICIEL DC4D MONITOR La communication entre PC et DC4D ne peut se faire qu à l aide du câble de liaison USB-TTL de FTDI référence TTL-232R-5V-AJ vendu en option. DC4D Monitor est la même application

Plus en détail

INSTALLATION ET CONFIGURATION DE HYPER V3

INSTALLATION ET CONFIGURATION DE HYPER V3 INSTALLATION ET CONFIGURATION DE HYPER V3 I. Installation de HyperV3 sous Windows serveur 2012 HyperV3 est le successeur de HyperV2 apparu sous les versions de Windows serveur 2008 R2, c est puissant Hyper

Plus en détail

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle

Plus en détail

en version SAN ou NAS

en version SAN ou NAS tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de l'entreprise. Parmi

Plus en détail

nom : Collège Ste Clotilde

nom : Collège Ste Clotilde UNE CONFIGURATION INFORMATIQUE Objectif : Identifier les éléments principaux d une configuration L ordinateur enregistre des données qu il traite pour produire un résultat Sifflements 20 Notice 12 attache

Plus en détail

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU) ASI Chapitre 3 : Structure des ordinateurs 40 ASI Chapitre 3 : Structure des ordinateurs 41 3. Structure des ordinateurs Le modèle d'architecture de la plupart des ordinateurs actuels provient d'un travail

Plus en détail

Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques

Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques CTIA04 Page 1 1. Les types de données sous S7 300 Il existe plusieurs types de données utilisées pour la programmation

Plus en détail

PIC : COURS ASSEMBLEUR

PIC : COURS ASSEMBLEUR PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire

Plus en détail

«Connais toi toi-même comme l as dit Socrate!»

«Connais toi toi-même comme l as dit Socrate!» «Connais toi toi-même comme l as dit Socrate!» Avant toute chose, il faut savoir pour quel usage, vous désirez acquérir un ordinateur. En effet la configuration de votre ordinateur ne sera pas la même

Plus en détail

vbladecenter S! tout-en-un en version SAN ou NAS

vbladecenter S! tout-en-un en version SAN ou NAS vbladecenter S! tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de

Plus en détail