Circuits combinatoires et séquentiels. Circuits combinatoires et séquentiels. Circuits combinatoires et séquentiels 1. Aspects technologiques

Transcription

1 Plan du cours Introduction : création de circuits. Aspects technologiques des circuits 2. Circuits combinatoires : Transcodeurs Aiguilleurs Comparateurs Opérateurs arithmétiques 3. Logique séquentielle : bascules,, D 4. Circuits séquentiels : egistres, registres à décalage Compteurs 5. Circuits programmables L PCPI / UEc263/ Création des circuits par assemblage et combinaison A partir des portes élémentaires, on construit les fonctions logiques On classe ces éléments logiques par degré de complexité croissante : les portes logiques les circuits moyens : décodeurs, comparateurs, registres, compteurs,,... les circuits complexes : microprocesseurs, mémoires, contrôleurs vidéo, chipset... Correspondance avec les briques du jeux de construction LEGO On distingue: la logique combinatoire :le résultat de la fonction logique dépend uniquement de l'état des entrées la logique séquentielle : le résultat dépend des entrées mais également de l'état de la sortie à l'instant précédent l'instant considéré L PCPI / UEc263/ Aspects technologiques Circuits conçus à partir de transistors qui fonctionnent en saturé/bloqué 2 niveaux VAI/FAUX ou / oit une porte NON et sa fonction de transfert V + v O. Aspects technologiques Assemblage de 2 portes NON Aspect tension : en réalité pas V ref mais plage de tension V I V O V I V O V + Niveau de tension en sortie V O Niveau de tension en entrée V I v I v O V O V + Niveau logique V + Niveau logique si V I < V ref V - => V O = V O V OL V O Bande indéterminée V N V I Bande indéterminée ensibilité aux bruits: V N et V NL si V I > V ref => V O = V OL V - v I V- V V ref + V+, V-, V O, V OL et V ref dépendent de la technologie et de la famille utilisée L PCPI / UEc263/ V OL V NL V IL Niveau logique V - Niveau logique V - L PCPI / UEc263/

2 . Aspects technologiques Aspect temporel : en réalité temps de commutation t r = t m : temps de montée (rise) t f = t d : temps de descente (fall) V O V OL v I 9% 5% % L PCPI / UEc263/ tr tf V + V O OL 2 t. Aspects technologiques Aspect temporel : temps de propagation d un signal t P : temps de propagation t PL : temps de propagation t PL : temps de propagation V I V IL (a) V O V OL (b) v I v O t t 2 t 3 t t 4 f tr L PCPI / UEc263/ % 5% % 9% 5% % tr t PL tf t PL V + V O OL 2 t V + V O OL 2 t. Aspects technologiques Plusieurs familles technologiques Transistors à jonctions : Bipolaires Transistors à effet de champ (FET) : CMO, BiCMO, Compromis consommation vitesse Circuits souvent conçus en logique négative ( signaux actifs à l état bas) car consomme moins d énergie. 2. Circuits combinatoires - transcodeurs Décodeurs : n entrées 2 n sorties Pour chaque combinaison d entrée, seule sortie est activée Les entrées sont apellées adresses : numéro de la sortie activée Exemple : décodeur 2 vers 4 N Ad E E Exemples : 38 ( décodeur 3->8), 39 ( 2 décodeurs 2-> 4) E E 2 L PCPI / UEc263/ L PCPI / UEc263/

3 2. Circuits combinatoires - transcodeurs Codeurs : 2 n entrées n sorties Ce circuit code en sortie le numéro de l entrée de poids le plus fort activée E 3 E 2 E E x x x x x x Transcodeurs : p entrées k sorties Exemples : 84 : codeur DCB-binaire 85 : codeur binaire- DCB Exemples : 47 : codeur de priorité ->4 2. Circuits combinatoires - aiguilleurs Multiplexeurs : 2 n entrées n entrées adresse - sortie En sélectionnant une entrée par son adresse codée sur n bits, on transmet son signal en sortie D D D D 2 D 3 E E 2 E E 2 D D D 2 D 3 E E 2 Equation = Exemples : 5 : multiplexeur 8-> Applications: génération de fonctions logiques, concentration de données, D D 2 D 3 L PCPI / UEc263/ L PCPI / UEc263/ Circuits combinatoires - aiguilleurs Démultiplexeurs : entrée n entrées adresse - 2 n sorties Inverse du multiplexeur: amène la valeur de l entrée sur l une des sorties D E2 E 2 3 N Ad E E D D 2 D 3 D D E E Circuits combinatoires - comparateurs Comparateur pour 2 chiffres binaires a b a>b a=b a<b Equations = (a>b) = E = (a=b) = I = (a<b) = b a E I L PCPI / UEc263/ L PCPI / UEc263/

4 2. Circuits combinatoires - comparateurs Comparateur pour 2 nombres binaires ( par 4 bits) A >B, A =B et A < B représentent le résultat de la comparaison antérieure de 4 bits de poids plus faibles ( utilisés uniquement en cas d égalité des bits testés) A A >B A =B A <B B a a a 2 a 3 b b b 2 b 3 A>B A=B A<B Exo : Chainage de Comparateurs : mots de 2 bits A B A A A 2 A 3 A >B A>B A =B A=B A <B A<B B B B 2 B 3 A >B A>B A =B A=B A <B A<B A >B A>B A =B A=B A <B A<B L PCPI / UEc263/ L PCPI / UEc263/ Circuits combinatoires - arithmétique addition binaire : semi- additionneur A B Equations : = = éalisation : 2. Circuits combinatoires - arithmétique addition binaire : additionneur complet A i B i i- i i i- i- i B i A i i B i A i i = i = L PCPI / UEc263/ L PCPI / UEc263/

5 2. Circuits combinatoires - arithmétique soustraction binaire : semi- soustracteur (A-B) A B D Equations : D = = éalisation : 2. Circuits combinatoires - arithmétique soustraction binaire: soustracteur complet A i (B i + i- ) A i B i i- D i i A i B i i i = i- A B i i Di = D i i- L PCPI / UEc263/ L PCPI / UEc263/ Logique séquentielle : définitions Le résultat à l état futur (EF) ne dépend pas seulement des entrées mais également de l état de la sortie à l état présent (EP) ystème logique On a une équation d état EF = f(ep,e) E Logique et une équation de sortie = g(ep,e) combinatoire EP EF f et g sont 2 fonctions logiques combinatoires mémoires On note Etat Présent = EP ou n, t ou Etat Futur = EF ou n+, t+ ou + On distingue les circuits séquentiels asynchrones ( la sortie peut changer à tout moment) des circuits séquentiels synchrones ( la sortie ne peut changer que lors de la validation d une horloge et non à tout moment) On cherche alors à concevoir un circuit permettant de mémoriser une information binaire L PCPI / UEc263/ Logique séquentielle : la bascule oit le schéma suivant auquel on applique le chronogramme suivant: t t phases Phase Observations Conclusion État initial stable : =, = 2 -> => 3 -> => 4 -> => 5 -> => 6 L PCPI / UEc263/

6 3. Logique séquentielle : la bascule Table de vérité n+ n Interdit Equations : n+ =. + n (sans l état interdit ) ou n+ =. n + (avec l état interdit) Bascule : seule bascule asynchrone = et : mise à = eset : mise à et / complémentaires eprésentation avec des portes NO ou portes NAND (état interdit différent) L PCPI / UEc263/ Logique séquentielle : la bascule T Bascule synchronisée conditions et ne sont prises en compte que sur le front d un signal horloge T T = mémorisation T = entrées et actives Même table de vérité n+ n Interdit T éalisation L PCPI / UEc263/ T 3. Logique séquentielle : la bascule synchrone lève l ambiguïté de l état interdit uand = =, la sortie bascule = ump ( mise à ) = ill ( mise à ) sur front montant T sur front descendant T 3. Logique séquentielle : la bascule D Bascule à une seule entrée D ( Donnée) avec signal d horloge C Bascule T avec = / Table de vérité éalisation Table de vérité n+ n n Equation : n+ =. n +. n C éalisation D n+ Equation : n+ = D ( sur front montant de C) En général il y a 2 entrées supplémentaires pour initialiser P = Preset ( mise à ) et = eset ( mise à ) ou Cl = Clear Ces 2 entrées sont asynchrones D C L PCPI / UEc263/ L PCPI / UEc263/

7 4. Circuits séquentiels : registres egistres de mémorisation Il s'agit d'un ensemble de bascules ayant la même horloge et permettant de stocker momentanément une information de plusieurs éléments binaires D D D 2 D 3 P D P D P D Ils disposent en général d'une entrée de mise à et/ou d'une entrée de mise à globale ( P: Preset et : eset ou C: Clear) Organisation en octets ( registres 8 bits) 2 P D 3 P 4. Circuits séquentiels : registres egistres à décalage : principe ur un mot de 8 éléments binaires, on peut avoir besoin d'isoler un bit ou un groupe de bits et/ou de les déplacer: Décalage à droite : division par 2 Décalage à gauche : multiplication par 2 otation à droite otation à gauche D 7 D D 7 D 6 D 5 D 4 D 3 D 2 D D 6 D 5 D 4 D 3 D 2 D D 6 D 5 D 4 D 3 D 2 D D D D D 7 D 6 D 5 D 4 D 3 D 2 D D 7 D 6 D 5 D 4 D 3 D 2 D D 7 D L PCPI / UEc263/ L PCPI / UEc263/ Circuits séquentiels : registres egistres à décalage : réalisation Pour réaliser ces opérations, en logique cablée, on utilise les registres à décalage dont la structure est la suivante: (en logique programmée, on dispose d'instructions : AL, L, OL et O) D in D D D 2 D 3 D D D D D out 4. Circuits séquentiels : registres egistres à décalage : les différents types Application principale : transformation de données série / parallèle on trouve les différents types de registres à décalage suivants entrée série entrée série entrée parallèle entrée parallèle sortie série sortie parallèle sortie parallèle sortie série Entrée Entrée Entrées Entrées 2 A chaque front montant de l'horloge, on a D i = i- 3 ortie ortie orties orties Le registre à décalage universel implémente ces différents types ainsi que la possibilité de décaler à droite ou a gauche. L PCPI / UEc263/ L PCPI / UEc263/

8 Définition Au sens strict : système séquentiel dont le vecteur d état représente le nombre d impulsions appliquées Au sens large : tout système séquentiel qui suit une séquence prédéterminée en réponse aux impulsions appliquées Avec bascule, on définit 2 états : et Avec N bascules, on définit 2 N états : comptage de à 2 N- Les compteurs sont classés selon le type synchrone ou asynchrone le nombre d états différents ( appelé modulo du compteur) le code utilisé possibilité de sens du comptage ( compteur-décompteur) Les compteurs asynchrones ( module 2 N ) Impulsions à compter 2 3 i f est la fréquence d entrée, est à f/2, à f/4 et n à f/2 n Ils sont réalisés avec des bascules - avec == ( sur front descendant) Impulsions à compter 2 3 L PCPI / UEc263/ L PCPI / UEc263/ Les compteurs asynchrones ( module < 2 N ) On utilise l entrée de remise à sur la condition recherchée. Exemple modulo 6 2 On aura une impulsion transitoire sur le nombre 6 ( état temporaire) 2 Les compteurs asynchrones : mise en cascade Il suffit de connecter la sortie de poids fort du compteur LB sur l entrée d horloge du compteur MB lsb msb 2 etard des compteurs asynchrones : simples à réaliser mais lents car cumulent les retards de propagation de toutes les bascules internes ( et pas constant, dépend du nombre de bascules qui ont basculé) L PCPI / UEc263/ L PCPI / UEc263/

9 Les compteurs synchrones : principe Toutes les bascules commutent simultanément. commute à chaque impulsion ( front descendant) commute si = et garde son état sinon 2 commute si = et = et garde son état sinon i commute si tous les étages de rang inférieur valent 2 3 Les compteurs synchrones : réalisation Les entrées et des bascules sont raccordées de façon à ce que les bascules qui doivent commuter sur un certain front aient == quand ce front survient Pour la mise en cascade, il faut une entrée validation et une sortie retenue. La retenue de er niveau sert de validation de comptage au 2 ème niveau =. i L PCPI / UEc263/ L PCPI / UEc263/ Les compteurs synchrones : parasites Temps de propagation différent pour chaque bascule et temps t PL t PL Exemple : séquence pour passer de 3 à 4 2 compteur synchrone compteur asynchrone Les compteurs : autres caractéristiques remise à zéro pour démarrer d'une position connue -> entrée de remise à zéro rendre le comptage conditionnel -> entrée de validation possibilité de le charger avec une valeur quelconque -> entrée de chargement + valeur à charger le mettre facilement en cascade -> sortie de la retenue le faire décompter -> entrée compteur/décompteur temps incertain et séquence incertaine t = t PL temps long mais séquence fixe t = 2 t PL + t PL L PCPI / UEc263/ L PCPI / UEc263/

10 Principe Pour faciliter et optimiser la réalisation de fonctions logiques, on a conçu des circuits logiques programmables: les PAL ( Programmable Array Logic) Ces réseaux logiques programmables sont des circuits conçus pour permettre l'implémentation d'équations logiques ( sous la forme de somme de produits). En général, les fonctions ET sont programmables et les fonctions OU sont figées. La programmation est réalisée par des fusibles. Au départ, tous les fusibles sont intacts. La programmation consiste à détruire les fusibles nécessaires pour réaliser la fonction choisie. Exemple Fusibles O = I./I.I2./I2 + I./I.I2./I2 i le fusible est intact, le terme est pris en compte. i le fusible est "grillé", le terme n'est pas pris en compte L PCPI / UEc263/ L PCPI / UEc263/ Notation adoptée: pour rendre plus lisible le schéma, les fusibles intacts sont représentés par des croix sur un même fil. A B C A.B.C Exemple : réalisation d un OU exclusif A B C Fusible F intact A.B.C tructure: la plupart des PLDs suivent la structure suivante Un ensemble d opérateurs «ET» sur lesquels viennent se connecter les variables d entrée et leurs compléments. (= matrice de ET programmable) Un ensemble d opérateurs «OU» sur lesquels les sorties des opérateurs «ET» sont connectées. ( = matrice de OU fixe) Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...). Exemples de sorties ortie 3 états sortie à registre sortie paramétrable F Fusible u d détruit é L PCPI / UEc263/ L PCPI / UEc263/

11 Familles et terminologie PLD = Programmable Logic Device PLD englobe PAL, GAL, FPGA, EPLD PAL = Programmable Array Logic : éseau logique programmable GAL = PAL effaçable et donc reprogrammable EPLD = Erasable Programmable Logic Device : Circuit logique reprogrammable de grande capacité FPGA = Forecasting Programmable Gate Array : éseau de portes programmable à la demande PAL8L4 PAL22V PAL68 PAL22V cellule de sortie L PCPI / UEc263/ L PCPI / UEc263/ CPLD FPGA Programmation La programmation des PLDs nécessite un logiciel adapté pour la génération d'équations logiques à partir d'un langage de bas niveau (type PALAM) ou de haut niveau ( type VDL) et un programmateur permettant de «griller» le circuit. La démarche est en général la suivante : Mise en équation du problème à partir du cahier des charges ésolution du problème sous forme d'équations logiques, de logigrammes ou d'algorithmes Choix du PLD en fonction du nombre d entrées et de sorties aisie des équations logiques, de la table de vérité, du logigramme ou de l algorithme à l'aide du logiciel le logiciel réalise la simplification logique, la génération d un fichier au format EDEC, ainsi que la simulation et enfin Programmation du PLD à l aide du fichier EDEC et du programmateur L PCPI / UEc263/ L PCPI / UEc263/

12 Exemple en langage PALAM : sélection de composants (décodage d adresses) fichier source PALAM fichier des fusibles Exemple en langage VDL : compteur 8 états fichier VDL -- compteur 8 états library ieee; use ieee.std_logic_64.all ; use work.std_arith.all; Equations générées = / = /* + */ = **/2 + /*2 + /*2 ENTITY cpt8 I POT ( C,: in std_logic ; : buffer std_logic_vector(2 downto )); END cpt8; imulation sur outil nova Fichier de programmation L PCPI / UEc263/ ACITECTUE archcpt8 OF cpt8 I BEGIN cpt: process ( C,) begin if ='' then <= ""; elsif ( C'event and C='') then <= + ; end if; end process; END archcpt8; L PCPI / UEc263/