L additionneur-soustracteur binaire

Transcription

1 L additionneur-soustracteur binaire Michel Boyer 16 février L addition de binaires L addition d entiers positifs en base deux se fait bit à bit, tout comme une addition en base dix se fait chiffre par chiffre, sauf que la table d addition est beaucoup plus simple: à chaque fois, on a au plus trois bits (0 ou 1) à additionner, à savoir un bit pour chacun des opérantes et possiblement une retenue. uffit donc de savoir que donne 0 et génère 1 comme retenue, que donne 1 avec génère 1 comme retenue etc. i on note C out la retenue générée et C in celle en entrée on obtient la table suivante: C in C out i on applique à la somme s = a + b avec a = et b = 1101: on obtiendra = 0 retenue = 0 retenue = 0 retenue = 1 retenue = 0 retenue 1 et la réponse (la somme mathématique) est donc

2 Dans un ordinateur, on fixe a priori le nombre de bits pour les opérandes et la réponse. i les opérandes ci-dessus sont représentés sur 5 bits, ils seront et et la somme s sur 5 bits sera 01000, à savoir les 5 derniers bits du résultat mathématiquement correct. Le dernier bit est soit perdu, soit conservé dans un registre spécial C (Carry, i.e. retenue). Nous allons ici regarder comment construire un circuit qui non seulement calcule la somme sur un nombre fixe de bits mais retourne des bits de conditions permettant de véfirier si le résultat retourné est correct et même de faire des comparaisons de nombres non signés. 2. L additionneur 1 bit La retenue générée C out vaut 1 si au moins 2 inputs parmi C in, A et B sont 1; ceci est la fonction majorité que nous avons déjà rencontrée et on peut par conséquent écrire C out = AB + AC in + BC in Quand `la la fonction, elle s écrit directement comme suit sous forme de somme de produits à partir de la table, ce qui donne: = Ā BC in + ĀB C in + A B C in + ABC in et on peut vérifier par Karnaugh que cettre expression est en fait minimale comme somme de produits. Pour l implanter sous forme de circuit, il faut donc 4 portes AND à trois inputs et un OR à quatre inputs (et des inverseurs, ou NOT). Une implantation naturelle simultanée des deux fonctions C out et est sous forme de PLA. On obtient alors la figure A.38 de Heuring et Jordan, page 507. Une autre implantation de utilise la formule = A B C in car le XOR (ici représenté par ) est la somme de deux bits modulo 2 i.e. le bit de somme quand on oublie la retenue comme on le voit sur la table: A B La somme des trois bits C in, A et B est donc C in A B ce qui donne un circuit plus simple. Cette implantation est cependant plus lente car la porte XOR peut être de 50% plus lente que les portes AND et OR. Peu importe le choix d implémentation, le circuit qui calcule = A B C in et C out = AB + AC in + BC in sera représenté par le symbole de la figure 1: Il y a trois entrées, à savoir A, B et C in et deux sorties à savoir et C out. 2

3 FIG. 1 Additionneur 1 bit 3. Additionneur n bits La somme n des deux nombres non signés de n bits A n 1... A 2 A 1 A 0 et B n 1... B 2 B 1 B 0 se fait bit à bit en utilisant n additionneurs 1 bit en initialisant l input c 0 (le C in le plus à droite) par c 0 = 0 puisqu il n y a jamais de retenue à additionneur aux deux bits des unités. Par exemple, si n = 4 bits, on obtient le circuit suivant (en notant bien le 0 qui entre sur la droite): A D C 2 6 A E B 3 7 B F 3 7 B F D C 2 6 A E A3 A2A1A0 B3B2B1B0 A3 B3 A2 B2 A1 B1 A0 B FIG. 2 Additionneur 4 bits La dernière retenue qui sort sur la gauche, ici c 4 et en général c n quand on additionne n bits peut être ignorée ou conservée dans un registre spécial, coté C. On a alors que C = 0 si et seulement si la valeur contenue dans est bien la somme de A et de B. Notons que si l on veut exprimer de facon strictement mathématique les conditions caractérisant les bits i de la somme, il nous faudrait écrire les équations suivantes (où le + 3

4 représente un ou logique et le représente le ou exclusif: omme retenue 0 = A 0 B 0 c 1 = A 0 B 0 1 = c 1 A 1 B 1 c 2 = A 1 B 1 + A 1 c 1 + B 1 c 1 2 = c 2 A 2 B 2 c 3 = A 2 B 2 + A 2 c 2 + b 2 c n 1 = c n 1 A n 1 B n 1 c n = A n 1 B n 1 + A n 1 c n 1 + B n 1 c n 1 L approche par additionneurs un bit est plus conceptuelle et a l avantage de donner lieu à un circuit facilement implantable sans grand risque d erreur. 4. La soustraction Pour constuire un soustracteur, ou pourrait reprendre du début et essayer d implanter avec un circuit un algorithme de soustraction avec emprunt. Cette approche est prise par Murdocca et Heuring. On peut cependant faire plus simple. oient deux nombres X et Y binaires positifs quelconques; écrivons Y n Y si X et Y concident sur les n derniers bits. En particulier, le nombre 2 n termine avec n zéros et on a donc que 2 n n 0. De fait, quel que soit le nombre X, on a toujours que X n X +2 n puisque les n derniers bits ne sont pas changés quand on additionne un nombre dont les n derniers bits sont 0. On peut appliquer cette idée pour obtenir un circuit qui calcule correctement les n derniers bits de la soustraction, ce qui est exactement ce que l on désire. oient donc X et Y deux nombre de n bits (puisque les entrées de notre soustracteur ont n bits), on a que: X Y n X Y + 2 n n X + 2 n Y n X + 2 n Y n X + (2 n 1 Y ) + 1 Donc, pour obtenir les n derniers bits de la soustraction X Y, il suffit de faire l addition A + B + 1 avec A = X et B = 2 n 1 Y et de conserver les n derniers bits du résultat. Le nombre 2 n 1 est simplement le nombre binaire composé de n bits égaux à 1: Le nombre 2 n 1 Y n est donc rien d autre que la n égation bit à bit de Y, que l on peut noter Y. Le soustraction X Y se fait donc en additionnant A + B + 1 avec A i = X i et B i = Y i pour tout bit 1 i n 1. De facon plus générale, on peut se donner un circuit avec deux entrées de n bits X et Y et une entrée R de un bit tel que le circuit additionne si R = 0 et soustrait si R = 1. Donc, on 4

5 calcule A + B + c 0 avec A = X, B = Y et c 0 = 0 quand R = 0 alors que A = X, B = y et c 0 = 1 quand R = 1. On peut écrire de facon plus concise les entrées A i et B i de l additionneur comme suit: A i = X i B i = Y i R c o = R Le circuit qui fait l addition et la soustraction est donc donné par la figure suivante, où l on expliquera dans la section suivante le sens de C et de Z: CDEF CDEF 0 1 R a3 b C Z 0 FIG. 3 Additionneur/soustracteur avec bits C et Z; Additionne si R est 0, soustrait si R est Les bits C et Z On a déjà vu que pour l addition, le bit C est égal à c n. C est le bit s n de l addition, si on additionnait avec n + 1 bits. Dans le cas de la soustraction, il faut inverser ce bit, car la 5

6 soustraction a été faite justement en inversant le n + 1 ieme bit (en additionnant 2 n à X Y ). Dans tous les cas on aura donc que C = c n R Il est aussi utile d avoir un bit qui nous permette de tester rapidement si le résultat de l opération (addition ou soustraction) est 0. C est le rôle du bit de condition Z qui vaut 1 si et seulement si = 0, et qui est donc défini par: Z = n 1 = n 1 6. mparaison des nombres non signés Plusieurs unités centrales de traitement (CPU) utilisent les bits de conditions pour implanter les sauts conditionnels lors de comparaisons du type if (x < y) { actions 1 } else { actions 2 } C est en particulier le cas du Pentium et de plusieurs CPU de type CIC (mplex Instruction et mputers). La comparaisons des nombres signés peut se faire par des circuits très simples prenant en entrée les bits Z et C. Remarquons d abord que X = Y si et seulement si = X Y = 0, c est-à-dire si Z = 1. De plus X Y si le nombre X Y est bien un nombre non signé (qui peut être nul), ce qui correspond à dire que C = 0, i.e. C. On peut ainsi résumer les conditions pour la comparaison des nombres non signés avec le tableau suivant: Test rcuit Explication X = Y Z est nul X Y Z est non nul X Y C la soustraction ne génère pas d emprunt X > Y C Z... et est non nulle X < Y C la soustraction génère un emprunt X Y C + Z... ou encore est nulle. 7. L additionneur/soustracteur en complément à deux Les nombre en compléments à deux sur n bits valent de 2 n 1 à 2 n 1 1. Il est à noter que les nombres de 0 à 2 n 1 1 ont exactement la même representation autant en non signé qu en complément à deux (ou à 1). Quant aux autres, le nombre qui vaut 2 n 1 en non signé 6

7 vaut maintenant 2 n 1 en complément à deux; il y a une différence de 2 n entre les deux et de facon générale, tous les nombres négatifs x ont pour représentation le nombre binaire x+2 n. Par exemple, la représentation de 5 sur 4 bits est 1011 qui est la représentation standard de ; et on a bien = 5+16 = 11. C est grâce à ce fait que l additionneur/soustracteur que nous avons déjà construit servira sans modification pour les nombres en complément à deux. 8. Les bits de condition N et V Reste à voir quels bits de conditions servent pour vérifier la correction du résultat et faire la comparaisons de nombre signés en représentation complément à deux. Regardons par exemple ce qui se passe si l on met les nombres 5 et 7 en entrée de notre additionneur 4 bits (avec R = 0 pour obtenir la somme). Les bits pour le nombre 5 sont en fait ceux du nombre 32 5; les bits de 7 sont les bits standards. i on effectue l addition, on obtiendra en sortie les 4 derniers bits de (32 5) + 7 = ; on obtient donc 2 comme somme avec une retenue de 1 (correspondant à 32). On se rend ici compte de deux choses. La valeur retournée est bien la somme de 5 et 7. La retenue n a rien à voir avec la correction du résultat. De fait, en regardant tous les cas, on se rend compte que le résultat de l addition est ou bien correct, ou bien qu il y a une difference de 2 n avec la bonne réponse. De plus i on additionne des nombres de signes contraires, le résultat est toujours correct i on additionne des nombres de mêmes signes, le résultat est correct si et seulement s il a le même signe que les opérandes. Ici, le signe d un nombre de n bits est déterminé par son bit de signe, à savoir le bit A n 1 pour A, le bit B n 1 pour B et le bit n 1 pour. On peut donc construire un circuit qui retourne un bit V qui vaut 1 ssi la somme est incorrecte (on dit qu il y a débordement). Donnés deux nombres X = X n 1... X 0 et Y = Y n 1... Y 0, la somme = n retournée par l additionneur est incorrecte ssi X et Y ont même signe et le signe contraire; donc: V = X n 1 Y n 1 n 1 + X n 1 Ȳ n 1 n 1 Quant à la soustraction, il y a encore débordement si le signe du résultat est incorrect; ceci se passe si X et Y sont de signes contraires et si a le signe de Y, donc, pour la soustraction: V = X n 1 Ȳ n 1 n 1 + X n 1 Y n 1 n 1 Dans les deux cas, si l on pose A i = X i et B i = Y i R, on a que V = A n1 B n1 n 1 + Ān 1 B n 1 n 1 7

8 et le circuit qui calcule V est directement connecté sur les entrées du dernier additionneur 1 bit. Pour comparer deux nombres signés X et Y on calculera donc leur différence = X Y et on utilisera les codes de condition suivants (dont seulement deux nécessitent un circuit): Z N V n 1 n 1 A n 1 B n 1 n 1 + Ān 1 B n 1 n 1 avec A n 1 = X n 1 R B n 1 = Y n 1 R X3 Y 3 R A3 B3 C3 3 V FIG. 4 rcuit pour le calcul de V: deux AND et un OR. Les expressions booléennes (et conséquemment les circuits) permettant de comparer X et Y comme nombres signés en complément à deux sont: 8

9 Test rcuit Explication X = Y Z est nul X Y Z est non nul X Y NV + N V est négatif et de mauvais signe ou non négatif et bon signe X > Y ( N V + NV ) Z... et en plus est non nul X < Y N V + NV est négatif et de bon signe ou non négatif et de mauvais signe X Y N V + NV + Z... ou encore est nul. 9