Blocs analogiques élémentaires en technologie CMOS

Transcription

1 Blocs analogiques élémentaires en technologie CMOS

2 Transistor MOS G V GS D S V µ C ox ( V V ) ( + λ( V V )) GS T sat µ C ox ( V V ) GS T V V µ C ox ( V GS V T ) V V -sat V V -sat V GS -V T

3 Transistor MOS schéma équivalent "petits signaux" pour la zone active (small-signal model) G C gd D µ C ox ( V V ) ( + λ( V V )) GS T sat C gs g m v gs r ds C db ( ) C sb S g m µ C ox V GS V T µ C ox V V GS T r ds g ds µ C λ ox ( VGS VT ) λ

4 Transistor MOS schéma équivalent "petits signaux" pour la zone active (small-signal model) résistance de sortie : ( V V ) ( + λ( V V )) r ds λ µ Cox GS T sat λ V εsiε qn A 0 ( VGS VT ) + Vbi ordres de grandeur : nmos : m/ V, pmos : 0-8 m/ 0,9V

5 effet du substrat : Transistor MOS lorsque le substrat n'est pas au même potentiel que la source, la tension de seuil du transistor est modifiée (pour un transistor nmos, la tension de seuil augmente lorsque la tension V SB augmente (source to bulk)) V ( V + Φ Φ ) tn Vtn0 + γ SB F F C gs g m v gs r ds avec γ qn C A ox Kε 0 G C gd C sb S B g s v bs D C d

6 schéma équivalent "petits signaux" pour la zone linéaire (small-signal model) V -sat V GS -V T Transistor MOS V <V GS -V T :transistor en rég. linéaire µ C ox ( V GS V T ) V r ds g ds µ C ox ( V V ) GS T

7 Charges actives transistor "diode connected" V VGS > V sat transistor saturé µ C ( V V ) résistance non-linéaire ox T pente g V

8 Charges actives transistor "diode connected" en "petits signaux" : g /r ds / V µ C ox ( V V ) T g µ Cox ( VGS VT) gm ( V V )( + λv ) g g m + g µ Cox T ds

9 diviseur de tension Charges actives A T T V V V V M M V a

10 Charges actives résistance active: objectif réaliser une résistance linéaire autour de V 0. les transistors sont non saturés V p M M V k n k n ( V + V V ) ( V V ) V V p T p T V V si les transistors sont appairés k n (V p V T ) V R k n (V p V T )

11 résistance différentielle Charges actives v e -v e v o v o i i v e -v e i i V p V p ( )( ) ( ) ( )( ) ( ) o e o e T o p n o e o e T o p n v v v v V v V k v v v v V v V k e T p n v ) V (V k ) V (V k v R T p n e eq

12 Charges actives résistance différentielle: implantation physique v e V p V cc -v e V p v e R eq / -v e R eq / v o v o

13 Charges actives résistance différentielle: limitation de l influence de la tension de substrat V p v e R eq / v o v e v o v e R eq / v o V p v e v o R eq v v e e k n (V p V p ) V p

14 Résistances à C.C. objectif: remplacer les résistances par des capacités et des switchs Φ Φ R E E C E E Φ Φ T T 3T

15 Résistances à C.C. détermination de la résistance équivalente Φ E E C Φ E E C Q t ( ) 0 Q t Q t 0 CE T + CE ( 0 + T) CE il passe de la gauche à la droite du circuit la charge DQ C(E -E ) pendant l intervalle de temps T : R ( E ) C E T T C C.f clock

16 autres structures Résistances à C.C. Φ Φ R E Φ C Φ E E E R ( E ) C E T T C C.f clock

17 switch Blocs analogiques élémentaires non-idéalités: A A u résistance non nulle à l état on R on 0 Ω u courant de fuite à l état off Roff u dynamique non infinie u effets capacitifs (feed through)

18 Blocs analogiques élémentaires switch : transistor comportement statique: u à l état passant G A A V <(V GS -V T ) A A R on R k n (V GS V T V S uà l état bloqué R off A A S R f R R off f 0 Ω << R off

19 Blocs analogiques élémentaires switch : transistor comportement dynamique: C dg D G C sg S C C db C sb les changements d'état sur la grille provoquent l'apparition de bruit sur le signal analogique (feed through)

20 Blocs analogiques élémentaires switch : transmission gate horloge sans recouvrement Φ Φ τ τ Φ Φ Φ Φ

21 Blocs analogiques élémentaires miroir de courant simple M out M les transistors M et M sont saturés out ( ) + λ( V V sat ) ( ) + λ( V V ) ( ) ( ) sat

22 Blocs analogiques élémentaires miroir de courant simple M out M les transistors M et M ont le même V GS out ( ) ( ) r ds v gs g m v gs r ds r ds

23 Blocs analogiques élémentaires source commune (common source)/charge active M3 p v e M v s M le miroir M et M3 constitue une charge active p assure la polarisation v v g m v gs r r e gs ds ds g (r r A v m ds ds -le gain d'un tel amplificateur peut atteindre 00 -pour des applications HF, on utilise une charge résistive (moins de capacité parasite)

24 Blocs analogiques élémentaires source commune (common source)/charge active M3 p v e M M v e C gd v s g m v gs r ds C gs r ds C C C + C + C charge db db ω 0 R g [ C + C ( + g ( r r ))] + ( r r )( C + C ) gs gd m ds ds ds ds gd

25 Blocs analogiques élémentaires source suiveuse (source-follower)/charge active p v e M le miroir M et M3 constitue une charge active p assure la polarisation v s M3 M v e v gs g m v gs r ds r ds v s A v g m g + g m ds + g ds

26 Blocs analogiques élémentaires source suiveuse (source-follower)/charge active p M3 v e M v s M v e C gd v gs C gs g m v gs r ds r ds C s v s fonction de transfert du ème ordre

27 Blocs analogiques élémentaires grille commune (common-gate)/charge active M3 M v s p V p M v e g v m gs r ds le miroir M et M3 constitue une charge active V p assure la polarisation de la grille v gs r ds v s v e A Y v e g g m ds + g + g gm + g g + ds g ds ds ds ds montage grille commune : étage amplificateur à faible résistance d'entrée

28 Blocs analogiques élémentaires miroir de courant à source dégénérée out M M r ds v gs g m v gs R R r ds [+R s (g m+ g ds )] R R s s s s r ds [+R s g m ] r ds source de courant à forte résistance interne

29 Blocs analogiques élémentaires source cascode M M3 out V out M M4 r ds r ds3 v gs g m v gs r ds4 r ds r ds [+ r ds4 (g m+ g ds )] r ds r ds4 g m le potentiel continu de la sortie (V out ) doit rester suffisamment élevé pour que les transistors restent saturés

30 Blocs analogiques élémentaires source cascode M M3 out V out M M4 le potentiel continu de la sortie (V out ) doit rester suffisamment élevé pour que les transistors restent satur M4 saturé V 4 >V 4-sat si les transistors ont les mêmes tailles, V out doit rester supérieur à V min V out min + V µ ncox Tn

31 Blocs analogiques élémentaires source de ilson out V out M v gs r ds M3 M r ds3 v gs3 r ds r out r ds g m3 (r ds3 r source ) r ds.g m3. r ds3

32 Blocs analogiques élémentaires source de ilson améliorée M4 M3 out V out M M la présence de M4 permet aux transistors M et M3 d'avoir la même polarisation

33 Blocs analogiques élémentaires étage cascode V p V in p M M V out Y v in v gs v gs g m v gs r ds r ds r v out A v g gm( gm + gds ) ( gds + gm + gds ) + gdsg ds

34 Blocs analogiques élémentaires étage cascode grille commune V p V in p M M V out Y v in R s A v v in v R e A v v source commune A R v s g r ds m r ds A Y v e g g m ds + g + g gm + g g + ds g ds ds A v g gm( gm + gds ) ( gds + gm + gds ) + gdsg ds

35 Blocs analogiques élémentaires étage cascode replié (folded cascode) p V p V in p V out Y

36 Blocs analogiques élémentaires paire différentielle R D R D v gs v gs V out g m v gs g m v gs V in+ p V in- v in+ R D r ds R s r ds R D v in- les transistors sont appairés (matched) même r ds et même g m R s est la résistance interne de la source de courant de polarisation

37 Blocs analogiques élémentaires paire différentielle mode commun : v in+ v A inmc r + R + R ( + g r ) ds D g m r ds R s D m ds mode différentiel : -v in+ v in- A md g r m ds rdsr + R D D cas général : v out A mc v in + + vin v v A in+ + md in R s

38 Amplificateurs opérationnels amplificateurs à deux étages compensation + - A A étage amplificateur étage différentiel d entrée étage de sortie

39 Amplificateurs opérationnels amplificateurs à deux étages source followe b b harge active b3 b5 b4 b source cascode (polarisation) ampli. différentiel source commune

40 Amplificateurs opérationnels amplificateurs à deux étages polarisation V GSb V GSb Ł b b3 b5 b b4 b6 ( ) ( ) 5 ( ) ( ) 5 00µA ; 6 5 ; 8 50µA b 8 b

41 Amplificateurs opérationnels amplificateurs à deux étages gain A g m8 g + g m8 ds8 + g ds9 A gm( rds rds3) A g ( r r ) m7 ds7 ds6

42 A.O. nouvelles technologies Ł résistance de sortie des transistors Ł structures cascodes Ł limitations de la dynamique nécessité de nouvelles architectures

43 A.O. sources de courant à large dynamique ( ) ( ) ( α ) ( a + ) ( ) ( α ) α a p et sont choisis égaux, out est égal à T4 et T5 forment une structure cascode T4 est polarisé de façon à minimiser V 4 : T est "diode connected" : V p V Tn µ p n ( + a ) C ox α p out out p : pa a VGS5 VTn ŁVGS5 Vp µ C α + a n ox + V + a V p 3 V out 5 V 4 V p - V GS5 : V 4 V p V + a Tn 4 V out doit rester supérieur à V p

44 A.O. sources de courant à grande impédance de sortie principe : out V b V out + + A v gs3 g m3 v gs3 r ds3 r ds rout rds + rds3 + rds.rds3.g m3.a rds.rds3.g m3.a

45 A.O. sources de courant à grande impédance de sortie implémentation () : l'amplificateur est réalisé par un montage source commune p out V out 3 r r out ds.r ds3.g m3 A g ( g ( r R )). m m ( r R ) ds ds out out (R out est la résistance de sortie de )

46 A.O. sources de courant à grande impédance de sortie implémentation () : symétrisation du circuit de polarisation out V out limitation : 3 diminution de la dynamique de sortie (deux transistors en cascade) : V out >.V sat +V Tn

47 A.O. sources de courant à grande impédance de sortie et à large dynamique principe : out V out 4 3 intérêt de T4 : abaisser le potentiel V donc de V out V out >.V sat équivalent à un transistor "diode connected" symétrie du circuit

48 A.O. charges essentiellement capacitives : R s R s v e Z e A.v e C v s v e Z e A.v e R v s v e v e v s t v s t R S limitée par le temps de montée R S limitée par la dynamique

49 A.O. charges essentiellement capacitives : contraintes relaxées sur l'amplificateur de sortie en général les nœuds internes pilotent des admittances faibles