Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download ""

Transcription

1 Page 1 sur 5 Recherche sur le site Go Circuits et composants Guide d'achat Emplois Resources externe Forum de discussion Annonces Divers Connexion Datasheet Equiv. Nouv. Cat. Boitiers Broches Audio-Vidéo Téléphonie Informatique Offres Ajout CVs Ajout Cours Montages Logiciels Sociétés Livres Ajout lien Electronique Informatique Dépannage Hors Elec. Liste annonces Ajouter annonce Actualités Barre d'outils Connecteurs Contact Annonces Goooooogle Home» Diverses rubriques» Technologie de fabrication des circuits intégrés CMOS bipolaire BiCMOS SOI Liste de quelques fondeurs Rigid Flex & Flex Circuit Flex Design, Fabrication & Assembly Thinking Flex, Think Lenthor t digchip I - Technologie CMOS La technologie CMOS est une technologie planaire destinée au développement des systèmes à très haute échelle d intégration (VLSI). Grâce aux propriétés des transistors MOS complémentaires (notées CMOS pour Complementary Metal Oxyde Silicon), cette technologie permet de réaliser des circuits à faible coût et à basse consommation. Cet avantage lui a permis d être reconnue comme la technologie de pointe la plus avancée et la plus maîtrisée dans le domaine de la micro-électronique. Parmi les types de technologies CMOS, on peut citer les trois qui sont les plus connues: la technologie CMOS à caisson n, la technologie CMOS à caisson p, et la technologie CMOS à double caisson. Une technologie CMOS à caisson n utilise un substrat en silicium de type p dans lequel est formé un caisson en silicium de type n. Des transistors pmos sont alors réalisés dans ce caisson et des transistors nmos dans le substrat. Une technologie CMOS à caisson p, permet de réaliser des transistors pmos sur le substrat de type n et des transistors nmos dans un caisson p. Enfin, la technologie CMOS à double caisson utilise un substrat en silicium de type quelconque, sur lequel sont déposés des caissons de type n et des caissons de type p. Les transistors nmos et pmos qui peuvent être réalisés par ces technologies sont utilisés pour former des fonctions analogiques ou numériques ; une coupe de ces transistors est donnée sur la fig. (1). Les procédés de fabrication utilisés dans chaque technologie CMOS pour réaliser ces transistors diffèrent d un fabriquant à un autre et évoluent continuellement pour réaliser des composants plus performants et plus rapides. Cependant il nous parait intéressant de connaître au moins les étapes de fabrication communes à ces technologies pour avoir une idée sur les différentes structures de composant semi-conducteur qu elles peuvent réaliser. fig.(1). Vue en coupe des transistors CMOS de type n et de type p réalisés par trois différents procédés de fabrication CMOS. La vue en coupe (a) montre les deux types de transistors dans une technologie CMOS à caisson n, (b) montre ces transistors dans une technologie CMOS à caisson p et (c) dans une technologie CMOS à double caisson. Dans le paragraphe suivant, nous allons présenter les grandes lignes des procédés de fabrication utilisés par les technologies CMOS à caisson n, ce qui permet d en déduire par analogie les procédés communs utilisés dans les technologies CMOS à caisson p et à double caisson. Procédé de fabrication CMOS à caisson n L approche la plus couramment utilisée dans une technologie CMOS à caisson n est d utiliser un substrat en silicium de type p modérément dopé, de créer le caisson n pour les composants à canal p et de former les transistors à canal n dans le substrat natif. Le procédé de fabrication utilisé par cette technologie est généralement complexe et dépend du fondeur, nous allons donc restreindre notre étude aux étapes essentielles. La figure (2) illustre le procédé de fabrication en technologie CMOS à caisson n et donne à chaque étape du procédé une vue en coupe de la tranche du silicium en fabrication et le masque correspondant. Généralement dans une technologie de circuits intégrés, on commence par une tranche de silicium (Wafer) sur laquelle on a déjà déposé une couche épaisse d oxyde. La première étape consiste à définir la région où le caisson n sera formé, dans cette région la couche d oxyde épais est gravée pour permettre une diffusion profonde d impureté de type n telle que le phosphore. La profondeur du caisson ainsi que son niveau de dopage va dépendre de l énergie et de la durée de la diffusion. Le caisson ainsi formé va servir à réaliser des transistors à canal p.

2 Page 2 sur 5 La seconde étape consiste à définir les régions où seront formées les couches fines d oxyde qui sont nécessaires pour réaliser les grilles des transistors. La couche épaisse d oxyde est alors gravée jusqu au substrat dans les régions où des transistors à canal n seront réalisés, et jusqu au caisson dans les régions où des transistors de type p seront formés. Les couches fines sont alors crées par oxydation du silicium. Dans l étape suivante la grille en polysilicium est formée. Cette étape consiste à recouvrir le matériau de polysilicium puis à faire une gravure pour enlever l essentiel de cette couche de façon à ne laisser que les régions qui vont servir comme grille pour les transistors. Dans les deux étapes qui suivent les transistors de type n et les transistors de type p sont définis. Une diffusion localisée d impuretés de type donneur telle le phosphore, va former le drain et la source des transistors à canal n, ces régions sont appelées régions de diffusion n+. Une diffusion localisée d impuretés de type accepteur telle que le Bore va former les régions de drain et source des transistors à canal p, ces régions sont appelées région de diffusion p+. Ces deux étapes sont faites après la formation de la grille de polysilicium pour assurer un auto-alignement des deux régions de diffusion d un transistor. fig(2). La figure montre les différentes étapes suivies pendant un procédé de fabrication d une technologie CMOS à caisson n. Elle donne une vue en coupe de la tranche de silicium en fabrication ainsi que le masque correspondant à chaque étape du procédé CMOS à caisson n. Comme le montre la figure (2), les étapes précédentes ont permis de réaliser des transistors à canal p dans le caisson et des transistors de type n dans le substrat. L étape qui suit consiste à définir les lieux où un contact sera réalisé. La couche d oxyde est alors gravée jusqu aux surfaces sur lesquelles sera pris un contact métallique. Cette étape est suivie par une métallisation pour former ces contacts métalliques ainsi que les pistes d interconnexions. Le nombre de niveaux de métal diffère d une technologie à une autre, plus il y a de niveaux de métal, plus le concepteur a de facilités pour réaliser les connections entre les composants dans le circuit intégré. L étape finale consiste à recouvrir le circuit d une couche de passivation ( une couche d'oxyde) et à réaliser des ouvertures pour les différents plots du circuit intégré. La couche de passivation est nécessaire puisqu elle permet de protéger le silicium d une contamination par des impuretés qui peuvent affecter les composants. Par analogie avec les étapes du procédé de fabrication de la technologie CMOS à caisson n on peut déduire les étapes des procédés CMOS à caisson p ou à double caisson. Cliquer ici pour voir une animation sur la technologie CMOS (format flash) II - Technologie bipolaire La technologie bipolaire est une technologie planaire qui permet de réaliser des systèmes à très haute échelle d intégration à partir de transistors bipolaires. Un circuit dans cette technologie peut incorporer des transistors npn, des transistors pnp, des diodes, des résistances et des éléments capacitifs. Les propriétés des transistors bipolaires font que les circuits électroniques réalisés dans cette technologie sont plus rapides comparés aux même circuits réalisés dans une technologie CMOS. Cependant l inconvénient majeur qu ils présentent est leur forte consommation. Une vue en coupe des éléments réalisés dans cette technologie est présentée sur la figure (3) où on peut observer des résistances formées par des régions de diffusion dans la couche épitaxiale de type n. Une diffusion réalisée dans une région permet de former des diodes à jonctions. Un transistor npn vertical est réalisé par une succession de diffusions et dans la couche épitaxiale. Cette dernière couche sert de collecteur pour le transistor, la diffusion sert de base et la diffusion d émetteur. Le transistor pnp latéral est formé par deux régions de diffusion, qui servent d émetteur et de collecteur, dans la couche épitaxiale de type n qui sert de base pour le transistor. Les éléments capacitifs ne sont pas présentés dans cette figure.

3 Page 3 sur 5 Fig.(3). Vue en coupe des composants réalisés dans une technologie bipolaire. Le procédé de fabrication dans cette technologie permet de faire un empilement de 4 couches de silicium de type différents (pnpn). Dans ce paragraphe, nous allons décrire les étapes essentielles suivies pendant un procédé de fabrication dans la technologie bipolaire. Procédés de fabrication dans une technologie bipolaire Le point de départ dans un procédé de fabrication bipolaire est généralement un substrat de type p modérément dopé. La surface de ce substrat est ensuite polie et traitée pour enlever les impuretés et les couches d oxyde. Une couche mono-cristalline de silicium de type n est ensuite formée par épitaxie sur tout le substrat. Cette couche va servir de collecteur pour les transistors verticaux de type npn ou de base pour les transistors latéraux de type pnp. Une épaisse couche d oxyde est alors formée sur toute la surface de silicium. Cette couche dont l épaisseur est typiquement de l ordre de 5000 Å, permet de réaliser des masques pour définir les régions où seront formés des diffusions d impuretés donneur ou accepteur. L étape suivante consiste à former les îlots d isolation par diffusion d impureté donneur. Cette diffusion est réalisée dans les régions définies par la gravure faite dans l épaisse couche d oxyde. Ces îlots permettent de séparer électriquement les transistors adjacents. fig.(4). Etapes technologiques dans un procédé de fabrication bipolaire. La première étape consiste à déposer par épitaxie une couche de silicium de type n. Une première diffusion d impureté donneur permet de réaliser des îlots d isolation. Une deuxième diffusion, moins profonde, de donneurs permet de réaliser la base du transistor npn vertical. Une diffusion d impureté accepteur définit la région d émetteur du transistor. Les dernières étapes consistent à réaliser les contacts ohmiques, les pistes métalliques pour l interconnexion et à déposer une couche de passivation. L étape suivante consiste à réaliser une gravure dans la couche épaisse d oxyde pour définir les régions où seront formés les collecteurs ainsi que les émetteurs des transistors pnp latéraux, les régions de base des transistors npn verticaux ainsi que les résistances. Une seconde diffusion d impureté donneur permet de réaliser des zones de diffusion dans ces régions. Les régions d émetteur des transistors npn verticaux ainsi que les contacts ohmiques dans le caisson n sont alors réalisés par une diffusion d impureté donneur (diffusion ).

4 Page 4 sur 5 Un dépôt de métal permet ensuite de former les contacts sur les différents composants ainsi que les pistes métalliques pour l interconnexion. Enfin une couche de passivation est formée sur la surface du silicium, elle permet de protéger les composants d une éventuelle contamination. III Technologie BiCMOS La technologie BiCMOS est apparue vers les années Comme elle utilise à la fois le procédé de fabrication d une technologie bipolaire et le procédé d une technologie CMOS, elle permet de réaliser sur le même circuit des transistors CMOS et des transistors bipolaires. Ainsi elle rassemble les avantages des ces deux technologies. En particulier, elle permet de réaliser des circuits rapides et à faible consommation. Une vue en coupe des composants réalisés dans cette technologie est donnée sur la figure (5). Les transistors CMOS de type n sont réalisés dans les caissons p et des transistors CMOS de type p dans les caissons n. Fig.(5). Vue en coupe de composants réalisés dans un procédé de fabrication BiCMOS. (cette technologie permet de réaliser des transistors npn verticaux à émetteur en polysilicium. La structure du transistor peut être utilisée pour réaliser des détecteurs de couleur à trois jonctions enterrées.) Comme le montre la figure (5), le transistor npn vertical réalisé dans cette technologie a une structure différente de celle du transistor npn vertical réalisé dans une technologie bipolaire. En effet l émetteur de ce transistor est formé principalement par une couche de polysilicium (d où son nom transistor bipolaire à émetteur en polysilicium). Pendant le procédé de fabrication dans une technologie BiCMOS, la région de base du transistor est formée par une diffusion dans le caisson n. Un îlot de diffusion est alors réalisé dans le caisson n et sert comme contact ohmique profond. Le caisson n et cet îlot de diffusion forment la région du collecteur du transistor. L émetteur est réalisé en deux étapes : la première étape consiste à déposer le deuxième niveau de polysilicium (poly2) sur la région de diffusion (région de la base du transistor) ; la seconde étape consiste à effectuer une diffusion d impureté donneur sur cette couche de polysilicium pour augmenter sa conductivité. La durée de la diffusion de donneurs est fixée de telle sorte que ces impuretés traversent la couche de polysilicium et forment une région de diffusion au dessous de cette couche. Cette région de diffusion forme avec la couche de polysilicium l émetteur du transistor. Sachant que le procédé de fabrication dans la technologie BiCMOS combine les deux procédé CMOS et bipolaire, nous n allons pas présenter les étapes de son procédé de fabrication. Cliquer ici pour voir une animation sur la technologie BiCMOS (format flash) IV Technologie SOI Technologie CMOS silicium sur insulaire (SOI) : cette technologie a plusieurs avantages potentiel sur les autres technologies traditionnelle décrite précédemment, notamment au niveau de la haute densité, pas de problème de latch-up et plus faible capacité parasite. Dans le processus SOI, une couche mince d un film de silicium cristallin est épitaxié sur un isolateur tel que le saphir ou le spinelle d'aluminium de magnésium. Plusieurs masques et techniques de dopage sont ensuite utilisé pour former les canaux n et p. Les étapes de fabrication typiques sont les suivantes : - on fait croître une couche mince de silicium faiblement dopé n au dessus d un isolant comme le saphir par exemple (fig 6a). - On grave les zone de silicium sauf là où les régions de diffusion seront utilisé (fig. 6bc). La gravure doit être anisotropic puisque l épaisseur de silicium est plus grande que la distance désirée entre deux ceux couche de silicium. - ensuite une couche p est formée en masquant la couche n par une couche photorésistante. Un dopant p, Bore par exemple, est implanté(fig. 6d). L îlot p deviendra ensuite un canal n. - L îlot p est ensuite recouvert avec un couche photorésistante tandis que la région n est dopé, phosphore par exemple, pour donné un îlot n (fig. 6e). Cet îlot deviendra ensuite un canal n. - On fait croître un une couche mince d oxyde au dessus de toutes les structures, ceci est effectué normalement par oxydation thermique. - Un film polysilicium est déposé au dessus de la couche d oxyde. - On dope avec du phosphore cette couche de polysilicium pour diminué la résistivité (fig. 6f). Le polysilicium est dessiné en photomasquant et en gravant. Ceci définit la couche polysilicium dans la structure (fig. 6g).- L étape suivante consiste a former la source et le drain du canal n dans l îlot p. L îlot n est couvert par une couche photorésistante et le dopant n est ainsi implanté (fig. 6h). le dopant sera bloqué par la couche photorésistante au niveau de l îlot n et il sera bloqué au niveau de la grille de l îlot p par le polysilicium. Ainsi cette étape définira le dispositif à canal n. - Le dispositif à canal p est ensuite formé en masquant l îlot p et en implantant le dopant type p. Le polysilicium au dessus de la grille de l îlot n bloquera le dopant de la grille, ainsi le dispositif a canal p est formé (fig. 6i). - Une couche de verre phosphoreux ou un autre type d isolant tel que le dioxyde de silicium est ensuite déposé au-dessus de la structure entière. Cette couche de verre est gravée au niveau des contacts. La couche de métal est formée ensuite par évaporation d aluminium sur toute la surface et elle est gravée pour garder uniquement les zones où le métal est désiré. L aluminium va coulé à travers les zones de contacts pour établir la liaison avec les diffusion et les régions de polysilicium (fig. 6j). - Une couche de passivation finale est déposé et gravé au nivaux des bonding. La technologie SOI admet des avantages vis à vis des autres technologies qui sont : Absence de caissons ce qui permet d avoir des structures plus denses. Des capacités parasites plus petites ce qui fournit une plus grande rapidité des circuits. Pas de problèmes d inversion du à un substrat isolant. Pas de problème de latch-up dû à l isolation des transistors n et p par un substrat isolant. Comme le substrat est isolant, on n a plus de problème d effet substrat. Toutefois, vu l absence de diode substrat, les entrées sont plus difficile a protéger. L autre inconvénient majeur réside dans le coût de fabrication qui est beaucoup plus élevé que les autres technologies, notamment au niveaux du substrat employé ici est beaucoup plus chère qu un substrat silicium.

5 Page 5 sur 5 Fig 6 : Procédé de fabrication de la technologie SOI On vient de décrire les principaux processus de la technologie CMOS. Au cours des années, des améliorations ont été apportées à ces technologies. On peut cité par exemple l emploi de plusieurs niveaux de métallisation ou de policilicium, la diminution de la longueur de la grille. Ceci dans le but d augmenter les performances des circuits dans le domaine du numérique ( accroître le nombre de transistors sur une surface) et de l analogique ( capacité de haute qualité, des résistances à caractéristiques variable) Tous droits réservés.

Technologie des puces

Technologie des puces Technologie des puces Alain GUYOT TIMA DEA MICROÉLECTRONIQUE (33) 04 76 57 46 16 Alain.Guyot@imag.fr http://tima-cmp.imag.fr/~guyot Techniques de l'informatique et de la Microélectronique pour l'architecture.

Plus en détail

24/10/2013. Qu est-ce qu une technologie? Quels sont les objectifs de la technologie? Exemple : Technologie MOS

24/10/2013. Qu est-ce qu une technologie? Quels sont les objectifs de la technologie? Exemple : Technologie MOS Elaboration des LA TECHNOLOGIE Qu estce qu une technologie? Qu'estce qu'une technologie? Exemple : Technologie MOS Quels sont les objectifs de la technologie? Les étapes de fabrication d'un circuit intégré

Plus en détail

La réalisation de l'isolation

La réalisation de l'isolation La réalisation de l'isolation A partir d'un substrat Si de type P Croissance d'un oxyde de piédestal (oxydation) 120Α Dépôt d'une couche de nitrure de silicium (LPCVD) 800Α Nous allons maintenant décrire

Plus en détail

GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés

GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés GELE5340 Circuits ITGÉ (VLSI) Chapitre 2: Fabrication des circuits intégrés Contenu du chapitre Introduction à la fabrication des circuits intégrés On verra en gros comment les circuits intégrés sont fabriqués.

Plus en détail

1 CONCEPTION DES CIRCUITS INTEGRES MONOLITHIQUES

1 CONCEPTION DES CIRCUITS INTEGRES MONOLITHIQUES 1 CONCETION DES CIRCUITS INTEGRES MONOLITHIQUES 1 hilippe ROUX 20008 L avènement des circuits intégrés monolithiques, circuits dont tous les éléments sont réalisés simultanément sur la même pastille de

Plus en détail

V. La puce : l intégration A. Lithographie. Principe : utiliser un masque, une résine (pos. ou neg.), une illumination

V. La puce : l intégration A. Lithographie. Principe : utiliser un masque, une résine (pos. ou neg.), une illumination V. La puce : l intégration A. Lithographie Principe : utiliser un masque, une résine (pos. ou neg.), une illumination La plaquette (wafer) de Si est traitée en surface : 1- En général, oxydée SiO 2 isolant

Plus en détail

Une technologie est la définition de la chronologie des modules de bases.

Une technologie est la définition de la chronologie des modules de bases. 1 Une technologie est la définition de la chronologie des modules de bases. 2 3 L objectif principal de la technologie est de disposer dans un même circuit intégré, un ensemble de dispositifs électroniques

Plus en détail

CONCLUSION GENERALE &RQFOXVLRQ

CONCLUSION GENERALE &RQFOXVLRQ CONCLUSION GENERALE L implantation ionique est une méthode indispensable pour la réalisation de dopages localisés dans le carbure de silicium. Elle est nécessaire par exemple pour la création de jonctions

Plus en détail

Fabrication des circuits intégrés

Fabrication des circuits intégrés Chapitre 2 Fabrication des circuits intégrés Ce chapitre sert d introduction à la fabrication des circuits intégrés. On verra en gros comment les circuits intégrés sont fabriqués, sans aller trop en détail.

Plus en détail

Transistors et portes logiques

Transistors et portes logiques Transistors et portes logiques On explique dans cette partie le fonctionnement schématique d'un transistor ainsi que la façon de réaliser des portes logiques avec des transistors. Semi-conducteurs Les

Plus en détail

Transistor MOS. Transistor MOS Types de transistors

Transistor MOS. Transistor MOS Types de transistors Transistor MOS n n n Semi-conducteur Transistor nmos Transistor pmos andre.stauffer@epfl.ch Transistor MOS Types de transistors La technologie CMOS (MOS complémentaire) utilisée dans ce cours comporte

Plus en détail

Diodes et transistors

Diodes et transistors et transistors Seatech - 4A Université de Toulon (UTLN) Plan du cours 1 Semi-conducteurs Silicium non dopé Silicium dopé 2 Principe Utilisation Les diodes particulières 3 Principe de fonctionnement Régime

Plus en détail

Introduction à la conception de systèmes embarqués

Introduction à la conception de systèmes embarqués Institut Supérieur d Informatique et de Gestion Introduction à la conception de systèmes embarqués Chapitre 2: Dessin de masques Dessin de masque Définition: Le dessin de masque ou layout consiste à dessiner

Plus en détail

Systèmes électroniques

Systèmes électroniques Systèmes électroniques Introduction Fonctions électroniques analogiques amplification, filtrage, oscillation Conversion Analogique-Numérique Fonctions numériques Microprocesseur Frederic.Gaffiot@ec-lyon.fr

Plus en détail

Chapitre 7. Transistor MOS. Transistor MESFET Jonction métal-semiconducteur Diode Schottky MESFET Transistor MODFET/HEMT Transistor «Quantique»

Chapitre 7. Transistor MOS. Transistor MESFET Jonction métal-semiconducteur Diode Schottky MESFET Transistor MODFET/HEMT Transistor «Quantique» Transistor MOS Chapitre 7 Introduction Jonction Métal/Oxyde/Semiconducteur Diode MOS idéale Diode MOS réelle MOSFET principe MOSFET courant drain Effets d une grille courte MOS ultime Transistor MESFET

Plus en détail

Comment isoler électriquement les transistors entre eux?

Comment isoler électriquement les transistors entre eux? Comment isoler électriquement les transistors entre eux? En disposant une zone isolante entre transistors LOCOS N+ N+ N+ locos SiO2 N+ N+ N+ Tranchées N+ N+ N+ N+ N+ N+ Tranchées SiO2 Nous avons vu, dans

Plus en détail

CONCEPTION DES CIRCUITS INTEGRES MONOLITHIQUES

CONCEPTION DES CIRCUITS INTEGRES MONOLITHIQUES COCETIO DES CIRCUITS ITEGRES MOOLITHIQUES hilippe ROUX 2005 COCETIO DES CIRCUITS ITEGRES MOOLITHIQUES L avènement des circuits intégrés monolithiques, circuits dont tous les éléments sont réalisés simultanément

Plus en détail

Le rôle des interconnexions

Le rôle des interconnexions Le rôle des interconnexions Utilisation du transistor en association avec d'autres dispositifs électriques Nécessité de contacts sur le transistor S G D Quel est le rôle des interconnexions? Le transistor

Plus en détail

Le jeu de masques DTC4R

Le jeu de masques DTC4R Le jeu de masques DTC4R Ce jeu de 4 masques est destiné à la fabrication de circuits NMOS à enrichissement, à grille autoalignée (process AIME AN4). Il remplace le jeu DTC2 dont il reprend les fonctions

Plus en détail

Fabrication des circuits

Fabrication des circuits Fabrication des circuits Remerciements Rappels sur les semiconducteurs Composants élémentaires associées (diode, transistor), Vitesse de fonctionnement, consommation et performances. F Dupont; Ainsi que

Plus en détail

1 DIFFUSION DES IMPURETES DANS LE SILICIUM. Philippe ROUX 2008

1 DIFFUSION DES IMPURETES DANS LE SILICIUM. Philippe ROUX 2008 1 DIFFUSION DES IMPURETES DANS LE SILICIUM 1 Philippe ROUX 2008 http://rouxphi3.perso.cegetel.net 2 I. CROISSANCE DE L'OXYDE DE SILICIUM Comme il a été exposé dans le chapitre conception des circuits intégrés

Plus en détail

4 MNT DEVOIR SURVEILLE PEOS-DEOS le mardi 23 janvier 2007 Durée : 4 heures

4 MNT DEVOIR SURVEILLE PEOS-DEOS le mardi 23 janvier 2007 Durée : 4 heures 4 MNT EVOIR SURVEILLE PEOS-EOS le mardi 23 janvier 2007 urée : 4 heures Nota Bene : - ocuments non autorisés - Nombre de pages totales : 8 - Nombre de pages annexes : 3 (formulaire) - Nombre d annexe à

Plus en détail

Le rôle des interconnexions. L'évolution des interconnexions. Les interconnexions sur un niveau élaboration des contacts

Le rôle des interconnexions. L'évolution des interconnexions. Les interconnexions sur un niveau élaboration des contacts Le rôle des interconnexions L'évolution des interconnexions Utilisation du transistor en association avec d'autres dispositifs électriques La liaison entre des composants par circuit INTEGRE Nécessité

Plus en détail

Tour d horizon des possibilités du Silicium : de l électronique aux dispositifs de récupération d énergie et capteurs micro-usinés

Tour d horizon des possibilités du Silicium : de l électronique aux dispositifs de récupération d énergie et capteurs micro-usinés Tour d horizon des possibilités du Silicium : de l électronique aux dispositifs de récupération d énergie et capteurs micro-usinés O. De Sagazan, Ch. Lebreton, M. Harnois, T. Mohammed Brahim, E. Jacques

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2013-2014 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique

Plus en détail

La Conception de Systèmes Complexes et Critiques

La Conception de Systèmes Complexes et Critiques Texas Instruments La Conception de Systèmes Complexes et Critiques Un nouveau défi pour l industrie du semi-conducteur Nathalie Messina Advanced System Technology Wireless Terminal Business Unit Texas

Plus en détail

Cours de radioamateur en vue de l'obtention de la licence complète (HAREC +) Les composants

Cours de radioamateur en vue de l'obtention de la licence complète (HAREC +) Les composants 6. Les transistors Les composants Le transistor fut découvert par J. Bardeen, W.H. Brattain en 1948, la théorie du transistor à jonction fut élaborée par W.B. Schockley en 1949. 6.1. Généralités Il existe

Plus en détail

Microélectronique. Jean-Marc Routoure L Jean-Marc Routoure : GREYC : UMR 6072, université de Caen. Microélectronique

Microélectronique. Jean-Marc Routoure L Jean-Marc Routoure : GREYC : UMR 6072, université de Caen. Microélectronique Microélectronique Jean-Marc Routoure L1 2005-2006 Jean-Marc Routoure : GRYC : UMR 6072, université de Caen. Microélectronique Who is who? Maître de conférences à l université de Caen. Chercheur au GRYC

Plus en détail

- faiblement dopée (N epitaxial layer). De manière très générale, on distingue trois types de structures verticales

- faiblement dopée (N epitaxial layer). De manière très générale, on distingue trois types de structures verticales 83 STRUCTURE DU MOSFET 831 Structure latérale Les points de contacts du Drain, de la Grille et de la Source sont placés sur la même face de la pastille de silicium Une telle structure est très facilement

Plus en détail

Cours8 II.4 LE TANSISTOR IGBT(INSULATED GATE BIPOLAR TRANSISTOR).

Cours8 II.4 LE TANSISTOR IGBT(INSULATED GATE BIPOLAR TRANSISTOR). Cours8 II.4 LE TANSISTOR IGBT(INSULATED GATE BIPOLAR TRANSISTOR). II.4.1 La place de l IGBT. Le transistor bipolaire à grille isolée ( I.G.B.T.) est un noveau composant semiconducteur de puissance, qui

Plus en détail

1 LA MICROELECTRONIQUE

1 LA MICROELECTRONIQUE 1 LA MICROELECTRONIQUE L arrivée de la microélectronique a révolutionné le monde grâce aux innovations qu elle a apportées dans des domaines tels que celui de l électronique, de l informatique, de la téléphonie

Plus en détail

Cours 7. Transistors CMOS

Cours 7. Transistors CMOS Cours 7 Transistors CMOS Mise en contexte Jusqu a present, on a parle de: La structure atomique du silicium Le dopage et l effet sur la conduction La combinaison de P et N: diode La combinaison de 2 diodes:

Plus en détail

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L ENSEGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L ENSEGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L ENSEGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE UNIVERSITE MENTOURI 1 CONSTANTINE FACULTE DES SCIENCES DE L INGENIEUR DEPARTEMENT D

Plus en détail

IV. La Jonction. Jonction PN, diodes et transistors

IV. La Jonction. Jonction PN, diodes et transistors IV. La Jonction. Jonction PN, diodes et transistors A. La jonction 1. Le premier composant électronique : la diode a. Représentation schématique Tension U directe (dans le bon sens) & U > U T Tension U

Plus en détail

II. Porteurs de charge et dopage

II. Porteurs de charge et dopage II. Porteurs de charge et dopage A. Généralités 1. Champ électrique ; Différence de potentiel ; nergie potentielle (champ électrique) V (potentiel) Zone 1 V+ + Un champ électrique s établit entre 2 zones

Plus en détail

ECOLE POLYTECHNIQUE. Majeure Micro-Nano-Optoélectronique. Phy 568 : Circuits électroniques. Cours 1 : du silicium aux portes CMOS de base

ECOLE POLYTECHNIQUE. Majeure Micro-Nano-Optoélectronique. Phy 568 : Circuits électroniques. Cours 1 : du silicium aux portes CMOS de base ECOLE POLYTECHNIQUE Département de Physique Majeure Micro-Nano-Optoélectronique Phy 568 : Circuits électroniques Cours 1 : du silicium aux portes CMOS de base G. Fontaine janvier 2006 Plan du Chapitre

Plus en détail

Techniques de dépôt de couches minces

Techniques de dépôt de couches minces Approche Top-down Techniques de dépôt de couches minces Sylvia Matzen Maître de conférences Université Paris-Sud / CNRS Le transistor Source Grille Isolant Canal Substrat Semiconducteur Drain Source Le

Plus en détail

1 Semi-conducteurs. Physique des composants. 1.1 Dopage NOM : GROUPE :

1 Semi-conducteurs. Physique des composants. 1.1 Dopage NOM : GROUPE : NOM : GROUPE : Ce sujet comporte trois parties complètement indépendantes et un qcm sur 9 pages. Il doit être traité sans calculatrice ni document en répondant directement sur les feuilles de l énoncé

Plus en détail

DEMANDE DE BREVET EUROPEEN. (51) intci.6: H01L 21/8249, H01L 27/06

DEMANDE DE BREVET EUROPEEN. (51) intci.6: H01L 21/8249, H01L 27/06 (19) (12) Europâisches Patentamt European Patent Office Office européen des brevets EP 0 843 355 A1 DEMANDE DE BREVET EUROPEEN (43) Date de publication: 20.05.1998 Bulletin 1998/21 (51) intci.6: H01L 21/8249,

Plus en détail

Transistors bipolaires

Transistors bipolaires Transistors bipolaires Définition : Un transistor bipolaire est un dispositif électronique à base de semi-conducteur. Son principe de fonctionnement est basé sur deux jonctions PN, l'une en direct et l'autre

Plus en détail

Composants actifs à semi-conducteurs

Composants actifs à semi-conducteurs Composants actifs à semi-conducteurs Résumé Après les passifs, une autre catégorie d éléments à semi-conducteurs utilise deux jonctions pour constituer des composants actifs : Ce sont les transistors,

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2012-2013 tructure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique

Plus en détail

TRAVAUX PRATIQUES MICROSYSTEMES. ENSERG/ENSPG 3A Option Dispositifs et Microsystèmes. Séance S1

TRAVAUX PRATIQUES MICROSYSTEMES. ENSERG/ENSPG 3A Option Dispositifs et Microsystèmes. Séance S1 Année Universitaire 2004/2005 TRAVAUX PRATIQUES MICROSYSTEMES ENSERG/ENSPG 3A Option Dispositifs et Microsystèmes Séance I Le simulateur Athena II Le Layout ( masque ) III Aperçu des étapes technologiques

Plus en détail

Électronique. Cours 12: Conception et Révision

Électronique. Cours 12: Conception et Révision Électronique Cours 12: Conception et Révision Exemple pour portes CMOS Sur une puce, les pins sont dispendueux. Il est possible de partager un pin entre 2 (ou plus) systèmes On utilise typiquement un multiplexeur

Plus en détail

Devoir à rendre le 4 novembre à 8h30

Devoir à rendre le 4 novembre à 8h30 Devoir à rendre le 4 novembre à 8h30 Vous traiterez obligatoirement le problème (Mines Ponts 009) et au choix le problème (Mines Ponts 009) ou le problème 3 (CCP 009). Sujet Mines Ponts 009 Problème :

Plus en détail

C.Dupaty Professeur de génie électrique Lycée Fourcade Gardanne

C.Dupaty Professeur de génie électrique Lycée Fourcade Gardanne C.Dupaty Professeur de génie électrique Lycée Fourcade 13120 Gardanne c.dupaty@aix-mrs.iufm.fr L ingénieur électronicien pour résoudre un problème associe entre eux des circuits électroniques remplissant

Plus en détail

Process PolySens : Du Capteur au MicroSystème. Processus MicroSystème de l AIME. PolySens. Réalisation de capteurs multi-physiques à détection Tunnel

Process PolySens : Du Capteur au MicroSystème. Processus MicroSystème de l AIME. PolySens. Réalisation de capteurs multi-physiques à détection Tunnel Processus MicroSystème de l AIME PolySens Réalisation de capteurs multi-physiques à détection Tunnel (Jonction PN en Polysilicium de type Zener) 1 INTRODUCTION & PLANNING :... 2 2 PRESENTATION SIMPLIFIEE

Plus en détail

Électronique analogique Cours et exercices. Kais Bouzrara

Électronique analogique Cours et exercices. Kais Bouzrara Kais Bouzrara Électronique analogique Cours et exercices Plans du Cours 1. Diodes : théorie des diodes. Polarisation. Caractéristique. Droite de charge. Approximation de la diode. Diodes spéciales. Circuits

Plus en détail

int. ci.3: H 01 L 29/78 H 01 L 27/06 Inventeur: Rufray, Jean-Claude THOMSON-CSF SCP1 173, bld Haussmann F Paris Cedex 08{FR)

int. ci.3: H 01 L 29/78 H 01 L 27/06 Inventeur: Rufray, Jean-Claude THOMSON-CSF SCP1 173, bld Haussmann F Paris Cedex 08{FR) (19) ê Europâisches Patentamt European Patent Office Office européen des brevets Numéro de publication: 0 055 644 A1 DEMANDE DE BREVET EUROPEEN Numéro de dépôt: 81401934.5 Date de dépôt: 04.12.81 int.

Plus en détail

Semi conducteurs du semi-conducteur intrinsèque à la jonction PN. BR, Hell

Semi conducteurs du semi-conducteur intrinsèque à la jonction PN. BR, Hell Semi conducteurs du semi-conducteur intrinsèque à la jonction PN BR, Hell Matériaux semi-conducteurs Les matériaux semi conducteurs, Si, Ge, appartiennent à la colonne IVB de la classification périodique

Plus en détail

IX. TECHNOLOGIES DES CIRCUITS INTEGRES MICROONDES :

IX. TECHNOLOGIES DES CIRCUITS INTEGRES MICROONDES : IX. TECHNOLOGIES DES CIRCUITS INTEGRES MICROONDES : Ce chapitre concerne le procédé de fabrication des circuits intégrés microondes (MMIC=Monolithic Microwave Integrated Circuits) et résume les principales

Plus en détail

PC - Diffusion de particules

PC - Diffusion de particules PC - Diffusion de particules 1 Champ d étude Premier exemple : Tache d encre Décrire qualitativement le phénomène observé sur la vidéo Deuxième exemple : Réalisation d une jonction PN par diffusion d impuretés

Plus en détail

TP3 : transistors. Laboratoire de Physique III - Electronique Année Sergio Gonzalez Sevilla

TP3 : transistors. Laboratoire de Physique III - Electronique Année Sergio Gonzalez Sevilla TP3 : transistors Laboratoire de Physique III - lectronique Année Sergio Gonzalez Sevilla Sergio.Gonzalez@unige.ch Rappel: courbe caractéristique d une diode 2 Transistor ipolaire à Jonction Transistor

Plus en détail

Circuits Numériques. Chapitre Définitions. 3.2 Classification. 3.3 Technologies

Circuits Numériques. Chapitre Définitions. 3.2 Classification. 3.3 Technologies Chapitre Circuits Numériques éfinitions Un circuit intégré est une plaquette de silicium contenant des éléments de deux types : des éléments actifs : transistors qui amplifient un courant ou une tension

Plus en détail

Les transistors NPN : Dans ce type de transistors, la couche mince dopée P est située entre les deux zones dopées N. (fig.1).

Les transistors NPN : Dans ce type de transistors, la couche mince dopée P est située entre les deux zones dopées N. (fig.1). III- Transistor bipolaire : Le transistor bipolaire a été inventé par Bardeen et Brattain en 1948, la théorie en a été élaborée par Shockley en 1949, le premier transistor à jonction a été fabriqué en

Plus en détail

LE TRANSISTOR. Les charges négatives et positives de chaque zone n et p sont réparties uniformément dans celles-ci. Fermons l'interrupteur.

LE TRANSISTOR. Les charges négatives et positives de chaque zone n et p sont réparties uniformément dans celles-ci. Fermons l'interrupteur. LE TRANSISTOR Ce chapitre décrit la constitution, le fonctionnement et la fabrication du transistor. Nous étudierons tout d'abord le fonctionnement de la diode, qui permet d'expliquer simplement les rudiments

Plus en détail

6ème leçon : Le transistor à effet de champ à jonction : le JFET. III. Courbes caractéristiques IV. L'amplification classe A avec un JFET.

6ème leçon : Le transistor à effet de champ à jonction : le JFET. III. Courbes caractéristiques IV. L'amplification classe A avec un JFET. 6ème leçon : Le transistor à effet de champ à jonction : le JFET I. Structure et symbole II. Comportement du JFET Régime linéaire ou ohmique Régime saturé ou transistor III. Courbes caractéristiques IV.

Plus en détail

Technologie des détecteurs

Technologie des détecteurs Technologie des détecteurs Quelques détecteurs silicium et germanium L.Lavergne Du détecteur à la mesure - Roscoff 2007 1 Le détecteur est une jonction abrupte P + N P + F d N +V d : épaisseur de la jonction

Plus en détail

Table des matières. CHAPITRE I: Introduction à la Microélectronique. CHAPITRE II: Le transistor MOS

Table des matières. CHAPITRE I: Introduction à la Microélectronique. CHAPITRE II: Le transistor MOS VII Table des matières CHAPITRE I: Introduction à la Microélectronique 1 La microélectronique... 1 1.1 Description d un circuit intégré... 2 1.2 Evolution des circuits intégrés... 3 2 Miniaturisation...

Plus en détail

CONCEPTION ET TEST DE CIs

CONCEPTION ET TEST DE CIs CONCEPTION ET TEST DE CIs 1. INTRODUCTION ET RAPPELS 1.1 Introduction à la conception de CIs 1.2 Rappels sur les transistors MOS et la technologie CMOS 1.3 Rappels sur les éléments d architecture des CIs

Plus en détail

CONSERVATOIRE NATIONAL DES ARTS ET METIERS. ELECTRONIQUE ANALOGIQUE (code ELE 004 )

CONSERVATOIRE NATIONAL DES ARTS ET METIERS. ELECTRONIQUE ANALOGIQUE (code ELE 004 ) 1 CONSEVATOIE NATIONAL DES ATS ET METIES ELECTONIQUE ANALOGIQUE (code ELE 004 ) Seconde session Samedi 31 mars 2007 9h 12h sans documents Tout résultat donné sans unités sera considéré comme faux Tout

Plus en détail

6 Fonctionnement interne des composants électroniques

6 Fonctionnement interne des composants électroniques 6 Fonctionnement interne des composants électroniques Introduction 6.1 - Physique des semiconducteurs 6.2 - Jonction PN et diode 6.3 MOSFET 1 Les composants électroniques courants sont en silicium Pourquoi

Plus en détail

Les transistors à effet de champ

Les transistors à effet de champ Les transistors à effet de champ Intro : Transistors bipolaires Transistors à effet de champ Faible impédance d entrée source de courant commandée en tension Impédance d entrée élevée ource de courant

Plus en détail

Module Electronique Analogique 5 Semestre 4 Parcours EI-2I. Transistor pnp

Module Electronique Analogique 5 Semestre 4 Parcours EI-2I. Transistor pnp Module lectronique Analogique 5 Semestre 4 Parcours I-I hapitre : Le transistor bipolaire Principe et applications simples ) Symboles représentatifs dans les schémas électriques. ) Le Transistor..) omment

Plus en détail

la permittivité de l isolant inter-ligne n est pas appliqué aux barrières diélectriques (la barrière de la génération 120 nm est le SiN (ε SiN

la permittivité de l isolant inter-ligne n est pas appliqué aux barrières diélectriques (la barrière de la génération 120 nm est le SiN (ε SiN La réduction des dimensions des composants d un circuit intégré permet de réduire le coût lié à sa fabrication, d accroître le nombre de fonctionnalités sur une même puce et d augmenter la vitesse de fonctionnement

Plus en détail

E ph E g. h=6, J s c= m s 1

E ph E g. h=6, J s c= m s 1 IV Efficacité quantique 1 Définition Seuls les photons avec une énergie électrons. Puisque E ph=hν= E ph E g peuvent générer des photo- hc, on a la relation : λ λ avec λc =1,1 μm (IR) c λ hc 1,24 [ μm

Plus en détail

Croissance épitaxiale de nitrure d aluminium AlN par CVD haute température (HTCVD) en chimie chlorée

Croissance épitaxiale de nitrure d aluminium AlN par CVD haute température (HTCVD) en chimie chlorée Croissance épitaxiale de nitrure d aluminium AlN par CVD haute température (HTCVD) en chimie chlorée A. Claudel*, S. Luca, D. Pique - ACERDE, Crolles B. Doisneau, E. Blanquet, M. Pons - SIMAP / Grenoble

Plus en détail

Le MOSFET. Chapitre Opération DC Courant de drain

Le MOSFET. Chapitre Opération DC Courant de drain Chapitre 3 Le MOSFET On présente ici un résumé de l opération du MOSFET. On parlera aussi un peu du calcul des capacitances, ainsi que certaines méthodes pour résoudre les problèmes reliés au FETs. 3.1

Plus en détail

Partie IV: Propriétés électriques et magnétiques des matériaux

Partie IV: Propriétés électriques et magnétiques des matériaux Partie IV: Propriétés électriques et magnétiques des matériaux Chapitre 12 Propriétés électriques Les propriétés électriques souvent distinguent le plus un matériau de l autre (métal - isolant). Les principes

Plus en détail

TP N 4 D ELECTRONIQUE NUMERIQUE. Technologie des composants

TP N 4 D ELECTRONIQUE NUMERIQUE. Technologie des composants ROBERT Véronique GE3 Année 2005-2006 TP N 4 D ELECTRONIQUE NUMERIQUE Technologie des composants Le but de ce TP est d étudier les caractéristiques électriques d une même porte logique réalisée dans différentes

Plus en détail

CONSERVATOIRE NATIONAL DES ARTS ET METIERS

CONSERVATOIRE NATIONAL DES ARTS ET METIERS 1 CONSERVATOIRE NATIONAL DES ARTS ET METIERS ELECTRONIQUE A 11 (code n 26067) Première session vendredi 4 février 2005 18h 15-21h 15 sans documents Tout résultat donné sans unités sera considéré comme

Plus en détail

Introduction à la CAO des circuits. intégrés LAYOUT

Introduction à la CAO des circuits. intégrés LAYOUT Introduction à la CAO des circuits intégrés LAYOUT Fabrice CAIGNET LAAS - CNRS fcaignet@laas.fr http://www.laas.fr/~fcaignet Plan du Cours d introduction I. Introduction sur la conception au niveau Layout

Plus en détail

TP Microsystèmes TRAVAUX PRATIQUES MICROSYSTEMES. ENSERG ENSPG - ENSEEG 3A Option Microsystèmes. Séances T3-T4. Les dépôts.

TP Microsystèmes TRAVAUX PRATIQUES MICROSYSTEMES. ENSERG ENSPG - ENSEEG 3A Option Microsystèmes. Séances T3-T4. Les dépôts. Année Universitaire 2003/2004 TRAVAUX PRATIQUES MICROSYSTEMES ENSERG ENSPG - ENSEEG 3A Option Microsystèmes Séances T3- I Les dépôts II Micro-usinage Responsable : Laurent Montès montes@enserg.fr Enseignants

Plus en détail

Séances 5, 6, 7 : isolants, conducteurs et semi conducteurs. Applications

Séances 5, 6, 7 : isolants, conducteurs et semi conducteurs. Applications THÈME : MATÉRIAUX Partie structure et propriétés Séances 5, 6, 7 : isolants, conducteurs et semi conducteurs. Applications 1) Recherches préliminaires Définir les termes suivants : - «Matériau» (en plus

Plus en détail

Conducteurs et isolants : Bandes d énergie :

Conducteurs et isolants : Bandes d énergie : Compétences travaillées : Savoir extraire, exploiter et organiser des informations Communiquer et argumenter en utilisant un vocabulaire scientifique adapté Analyser un résultat expérimental Formuler des

Plus en détail

TECHNOLOGIE M.O.S. EVOLUTION - LIMITES PHYSIQUES ET TECHNOLOGIQUES PERSPECTIVES

TECHNOLOGIE M.O.S. EVOLUTION - LIMITES PHYSIQUES ET TECHNOLOGIQUES PERSPECTIVES TECHNOLOGIE M.O.S. EVOLUTION - LIMITES PHYSIQUES ET TECHNOLOGIQUES PERSPECTIVES Richard HERMEL LAPP Ecole d électronique IN2P3 : Du détecteur à la numérisation Cargèse Mars 2004 Sommaire Introduction,

Plus en détail

V Modèles de composants

V Modèles de composants V Modèles de composants A chaque composant dans SPICE est attachée une lettre qui est la première de son nom ;R pour résistance C pour condensateur etc.,son fonctionnement est décrit dans un modèle qui

Plus en détail

Fiche de Physique. 1 Le semi-conducteur 3. 3 Jonction PN 3. II Les diodes 3. 1 Loi de Shockley 3. 2 Caractéristique 4. 1 Schéma 5.

Fiche de Physique. 1 Le semi-conducteur 3. 3 Jonction PN 3. II Les diodes 3. 1 Loi de Shockley 3. 2 Caractéristique 4. 1 Schéma 5. Fiche de Contents I Principe de fonctionnement 3 1 Le semi-conducteur 3 2 Les semi-conducteurs extrinsèques : le dopage 3 3 Jonction PN 3 II Les diodes 3 1 Loi de Shockley 3 2 Caractéristique 4 3 Schéma

Plus en détail

Les semi-conducteurs

Les semi-conducteurs Retour au menu Les semi-conducteurs 1 Conduction électrique Dans le modèle classique, un corps est isolant s il ne contient pas d électrons mobiles. Dans un conducteur, des électrons sont peu liés aux

Plus en détail

6GEI300 Electronique. Examen Final

6GEI300 Electronique. Examen Final 6GEI300 Electronique Automne 007 Modalité: Aucune documentation n est permise. Vous avez droit à une calculatrice non programmable. La durée de l examen est de 3h Cet examen compte pour 40% de la note

Plus en détail

Cours Familles des circuits intégrés (C.I.)

Cours Familles des circuits intégrés (C.I.) Module électronique numérique Cours Familles des circuits intégrés (C..) Année 2015-2016 E. AGOURANE Familles des circuits intégrés (C..) - ntroduction Les circuits intégrés numériques sont des montages

Plus en détail

ELP 304 Cours 3 et 4 Electronique des circuits numériques Septembre 2008

ELP 304 Cours 3 et 4 Electronique des circuits numériques Septembre 2008 ELP 304 ours 3 et 4 Electronique des circuits numériques eptembre 2008 atherine Douillard, Département Électronique Le marché des semi-conducteurs En 2008, les ventes de semi-conducteurs au niveau mondial

Plus en détail

Chapitre IV : Technologie des circuits intégrés numérique

Chapitre IV : Technologie des circuits intégrés numérique Chapitre IV : Technologie des circuits intégrés numérique I. Introduction Un circuit intégré désigne un bloc constitué par un monocristal de silicium ( Puce ) de quelques millimètres carrés à l intérieur

Plus en détail

Qu'est-ce qu'un assemblage C MOS?

Qu'est-ce qu'un assemblage C MOS? Qu'est-ce qu'un assemblage C MOS? C MOS (Complementary MOS) = assemblage technologique permettant de réaliser sur un même substrat des transistors N MOS et P MOS N+ N+ P+ P+ Caisson NECESSITE DE CREER

Plus en détail

Du transistor à la logique CMOS

Du transistor à la logique CMOS Du transistor à la logique CMOS Mise en perspective Eloi de Chérisey, Sylvain Guilley 1 / 35 25 octobre 2016 ENS - Systèmes numériques Du transistor à la logique CMOS Table des matières Introduction Le

Plus en détail

T.E.C. - Le MOSFET a été conçu de façon théorique en 1920 par Julius Edgar Lilienfeld qui le

T.E.C. - Le MOSFET a été conçu de façon théorique en 1920 par Julius Edgar Lilienfeld qui le HISTORIQUE - Le MOSFET a été conçu de façon théorique en 1920 par Julius Edgar Lilienfeld qui le breveta comme étant un composant servant à contrôler le courant1. Cependant, la technologie nécessaire à

Plus en détail

Les Familles Logiques P. 1

Les Familles Logiques P. 1 Les Familles Logiques P. 1 1 Familles Logiques : Les circuits logiques intégrés sont divisés en deux technologies : - Technologie TTL : Transistor-Transistor-Logic Ces CIs sont réalisés à partir de transistors

Plus en détail

Science qui étudie les techniques de fabrication des composants électroniques.

Science qui étudie les techniques de fabrication des composants électroniques. Science qui étudie les techniques de fabrication des composants électroniques http://www.microelectronique.univ-rennes1.fr/index21.html Monocristal de silicium* Barreau en monocristal de silicium* Wafers*

Plus en détail

IV Transistors bipolaires. IV-1 définition : Un transistor bipolaire est un dispositif électronique à base de semiconducteur.

IV Transistors bipolaires. IV-1 définition : Un transistor bipolaire est un dispositif électronique à base de semiconducteur. IV Transistors bipolaires IV-1 définition : Un transistor bipolaire est un dispositif électronique à base de semiconducteur. Son principe de fonctionnement est basé sur deux jonctions PN, l'une en direct

Plus en détail

Les lois électriques Composants électroniques de base

Les lois électriques Composants électroniques de base 1. La résistance Une résistance est un composant électronique dont la principale caractéristique est d'opposer une plus ou moins grande résistance (mesurée en ohms) à la circulation du courant électrique.

Plus en détail

Electronique 1. Cours 12: Conception et Revision

Electronique 1. Cours 12: Conception et Revision Electronique 1 Cours 12: Conception et Revision Exemple pour portes CMOS Sur une puce, les pins sont dispendueux. Il est possible de partager un pin entre 2 (ou plus) systemes On utilise typiquement un

Plus en détail

GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES

GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES - Systèmes de contrôle numériques - Différences et choix MCU vs CPU - Familles de CPU et MCU - Manufacturiers WAFER, IP, CPU - Historique - RISC vs CIS

Plus en détail

DRAFT UNE INVENTION DE PREMIER PLAN PRÉSENTATION. Yves Tiecoura, INP-HB Yamoussoukro. rév 2015/11/11

DRAFT UNE INVENTION DE PREMIER PLAN PRÉSENTATION. Yves Tiecoura, INP-HB Yamoussoukro. rév 2015/11/11 INTRODUCTION AU TRANSISTOR Yves Tiecoura, INP-HB Yamoussoukro rév 2015/11/11 UNE INVENTION DE PREMIER PLAN Pour réaliser des enseignes et afficheurs à LED, il est très souvent nécessaire d utiliser l élément

Plus en détail

Françoise Massines, PROMES CNRS, Perpignan France

Françoise Massines, PROMES CNRS, Perpignan France Françoise Massines,, PROMES CNRS, Perpignan France Cellule photovoltaïque: convertisseur photon électron I V 2 étapes: génération des électrons et des trous Transport des charges vers les électrodes A.

Plus en détail

Nanoélectronique : une introduction

Nanoélectronique : une introduction Nanoélectronique : une introduction Abdelkader SOUIFI INSA de Lyon Institut des Nanotechnologies de Lyon Plan Les débuts de l électronique : l électron dans le vide. L ère de la microélectronique : la

Plus en détail

MOSFET(I) CARACTERISTIQUES COURANT - TENSION

MOSFET(I) CARACTERISTIQUES COURANT - TENSION MOSFET(I) CARACTERISTIQUES COURANT - TENSION Sommaire 1. MOSFET: coupe, "layout", symboles 2. Opération qualitative 3. Caractéristiques I-(V) 1. MOSFET: "layout", coupe, symboles Caractéristiques: Couche

Plus en détail

Cours électronique Chapitre 5: Les Diodes

Cours électronique Chapitre 5: Les Diodes Cours électronique Chapitre 5: Les Diodes 1 I-Introduction : Une diode est un élément de circuit non linéaire. La loi d Ohm telle que vue aupravant ne s applique plus de la même façon. II- Constitution

Plus en détail

CONSERVATOIRE NATIONAL DES ARTS ET METIERS. ELECTRONIQUE A 11 (26067) Seconde session Samedi 22 mars h -17h. sans documents

CONSERVATOIRE NATIONAL DES ARTS ET METIERS. ELECTRONIQUE A 11 (26067) Seconde session Samedi 22 mars h -17h. sans documents CONSERVATOIRE NATIONAL DES ARTS ET METIERS ELECTRONIQUE A 11 (26067) Seconde session Samedi 22 mars 2003 14h -17h sans documents Tout résultat donné sans unités sera considéré comme faux Tout schéma électrique

Plus en détail