Type de document : Cours

Transcription

1 Secion : S Opion : Sciences de l ingénieur Discipline : Génie Élecrique Les grandeurs élecriques appliquées aux pores logiques Domaine d applicaion : Les sysèmes logiques Type de documen : Cours Classe : Première Dae : I Les ensions d enrée e de sorie des pores logiques I Eas logiques e niveaux de ension I Pore logique idéale Pour une pore logique idéale, les éas logiques 0 e son représenés par les ensions fixes 0V e ( éan la ension d alimenaion du circui, 5V par exemple), e ce, aussi bien en enrée qu en sorie. I 2 Pore logique réelle En praique, un niveau bas e un niveau hau n on pas de valeur fixe, mais son représenés par une ension pouvan varier dans une plage de valeurs : Ea logique en enrée : Ea logique en sorie : 0 V 0 V En sorie d une pore logique : En enrée d une pore logique : COURS : Les grandeurs élecriques appliquées aux pores logiques Page / 8

2 I 2 Mise en cascade de deux pores logiques ère pore logique 2 ème pore logique 0 V 0 V Il fau que le de la 2 ème pore soi au de la ère pore, afin que quelque soi la valeur de la ension délivrée par la première pore au, cee ension soi effecivemen inerpréée comme un par la seconde pore. Il fau que le de la 2 ème pore soi au de la ère pore, afin que quelque soi la valeur de la ension délivrée par la première pore au, cee ension soi effecivemen inerpréée comme un par la seconde pore. Les condiions de mise en cascade de deux pores logiques s écriven donc : Cee condiion de mise en cascade es bien sûr respecée lorsqu il s agi de deux pores de même echnologie (par exemple deux pores C-MOS), mais es à vérifier lorsque l on veu brancher deux pores de echnologies différenes (par exemple, la sorie d une pore TTL branchée à l enrée d une pore C-MOS). I 3 Immunié au brui Plus la différence enre e es grande, moins les pores son sensibles aux parasies lors d un ransfer d un d une pore à une aure. Plus la différence enre e es grande, moins les pores son sensibles aux parasies lors d un ransfer d un d une pore à une aure. Définiion de l immunié au brui d une pore logique : COURS : Les grandeurs élecriques appliquées aux pores logiques Page 2 / 8

3 I 4 Les pores logiques à enrée Trigger En echnologie CMOS, une pore sandard bascule à /2. Par exemple pour un inverseur, si Ve</2 Vs=, si Ve>/2 Vs=0 Conséquence : si le signal d enrée n a pas des frons nes (s il s agi par exemple d un signal analogique provenan d un capeur), la sorie va osciller avan de se sabiliser : Ve Vs Ve 2 Ici Ve passe progressivemen de la valeur 0 à la valeur (valeurs logiques) Vs Une pore TRIGGER perme de résoudre ce problème. Dans le cas d un inverseur TRIGGER, les condiions de basculemen de la sorie son les suivanes : Symbole d un TRIGGER inverseur : Ve Vs Applicaion : Sur la page 4, Ve es un signal analogique qui n es pas direcemen exploiable par une pore sandard. Grâce à un inverseur à enrée Trigger, Ve es converis en un signal logique, présenan 2 niveaux bien nes, e oalemen compaibles avec les pores logiques. COURS : Les grandeurs élecriques appliquées aux pores logiques Page 3 / 8

4 Ve VH VB Vs A la sorie de l inverseur rigger, Vs es Exemple de circuis TRIGGER, en echnologie CMOS e TTL : 4093 (4 pores ET-NON à 2 enrées Trigger) 4584 (6 pores NON Trigger) 74LS3 (2 pores ET-NON à 4 enrées Trigger) 74LS9 (6 pores NON Trigger) Exemple de valeur des seuils pour les circuis 4093 e 4006 : V 0 V 5 V 5 V 0 V 5 V VH 2,9 V 5,2 V 7,3 V 3,2 V 5,8 V 8,3 V VB 2,2 V 4,2 V 6 V 2,2 V 4,5 V 6,5 V COURS : Les grandeurs élecriques appliquées aux pores logiques Page 4 / 8

5 La foncion Trigger (ou Trigger de Schmi) es uilisée pour raier les signaux à frons lens, e perme une mise en forme de ces signaux. Exemple de mise en forme uilisan une pore à enrée Trigger : le signal Ve provien d un sysème de mesure qui délivre une informaion qui n es pas compaible (signal len e bruié) avec les circuis logiques radiionnels. Un Trigger de Schmi permera l inerfaçage nécessaire : Ve VH 2 VB Vs avec une pore sandard V DD Vs avec une pore TRIGGER Dans le cas d une pore sandard, COURS : Les grandeurs élecriques appliquées aux pores logiques Page 5 / 8

6 Avec une pore Trigger, II Les courans d enrée e de sorie des pores logiques II Rappel de physique En élecricié, un couran va oujours du poeniel le plus grand vers le poeniel le plus faible. Cela veu dire qu en praique, dans le cas d une alimenaion simple, le couran élecrique se dirige oujours vers la masse. Applicaion : Calculer le couran i dans les deux cas suivans : +5V +5V R=kΩ i R=kΩ i2 i = i2 = Remarques sur le signe des courans : Mais dans les deux cas le couran réel se dirige dans le même sens : vers la masse. Sur le premier schéma, i es fléché dans le même sens que le couran réel : i es donc posiif. Sur le second schéma, i2 es fléché dans le sens inverse du couran réel : i2 es donc négaif. II 2 Définiion des courans d enrée e de sorie des pores logiques On appelle Ii le couran d enrée d une pore logique (i=inpu=enrée), e I0 (o=oupu=sorie). le couran de sorie Par convenion, les courans d enrée e de sorie d une pore logique son définis posiivemen enran vers la pore : I i I o Le consruceur nous donne les valeurs des courans d enrée e de sorie, au niveau logique hau e bas. I il : I ih : I OL : I OH : COURS : Les grandeurs élecriques appliquées aux pores logiques Page 6 / 8

7 II 3 Déducion du signe de chacun de ces 4 courans Appelons Iréel le couran physique réel, qui circule oujours de vers la masse. Dans chacun des 4 cas suivans, représener en rouge le sens du couran réel, e déduire le signe du couran recherché : II 3 IiL : Couran d enrée au niveau bas. L enrée de la pore logique es au niveau bas, elle es donc connecée à la masse : I il On en dédui que : II 3 2 IiH : Couran d enrée au niveau hau. L enrée de la pore logique es au niveau hau, elle es donc connecée à : I ih On en dédui que : II 3 3 IOL : Couran de sorie au niveau bas. La sorie de la pore logique es au niveau bas (à 0V), elle es donc reliée à la masse à l inérieur de la pore logique : I ol On en dédui que : II 3 4 IOH : Couran de sorie au niveau bas. La sorie de la pore logique es au niveau hau, elle es donc reliée à à l inérieur de la pore logique : I oh On en dédui que : Récapiulaion IiL 0 IoL 0 IiH 0 IoH 0 II 4 Valeur des courans pour différenes echnologies Le ableau ci-dessous donne les différens paramères echnologiques pour 0 familles de circuis logiques. En y faisan référence, indiquer dans le ableau ci-dessous la valeur des courans d enrée e de sorie pour les 4 familles logiques suivanes : Famille 4000 (echnologie CMOS sandard) Famille 4000B (echnologie CMOS bufférisé) Famille 74 xxxx (echnologie TTL sandard) Famille 74 LS xxxx (echnologie TTL faible consommaion) COURS : Les grandeurs élecriques appliquées aux pores logiques Page 7 / 8

8 Technologie CMOS (avec =5V) TTL (=5V) Familles IiL IiH IOL IOH 4000 CMOS Sandard 4000B CMOS Bufférisé 74 TTL Sandard 74 LS TTL Faible consommaion Remarque sur les courans d enrée d une pore logique CMOS : Remarque sur les courans de sorie d une pore logique CMOS : Remarque sur les courans d enrée d une pore logique TTL : Remarque sur les courans de sorie d une pore logique TTL : COURS : Les grandeurs élecriques appliquées aux pores logiques Page 8 / 8