Outils EDA. Contenu présentation
|
|
- Lucille Després
- il y a 8 ans
- Total affichages :
Transcription
1 Unité CSF Conception de systèmes numériques sur FPGA Outils EDA Etienne Messerli Mise à jour le 21 février 2012 CSF P1, Méthodologie, p 1 Contenu présentation Design flow VHDL Les outils EDA: catégorie, fonctionnalités,.. Liste des outils disponible Outils IDE: aide gestion projet et saisie graphique Simulateur QuestaSim/ModelSim Synthétiseur Placement et routage Script QuestaSim/ModelSim CSF P1, Méthodologie, p 2
2 Outils EDA (Electronic Design Automation) Logiciels EDA modernes comprennent les catégories suivantes: Outils d'aide à la gestion de projet (IDE) Outils de saisie graphique avec génération automatique de descriptions VHDL Simulateur VHDL Synthétiseur VHDL Outils de placement-routage des fabricants de PLDs CSF P1, Méthodologie, p 3 Réalisation d'un circuit : Design flow Description VHDL synthétisable Modèle de spécification Fichier de simulation VHDL SYNTHETISEUR (traduction) Spécification Description logique netlist fichier VDHL VHDL fonctionnelle temporelle SIMULATEUR Placement routage (intégration) Programmation circuit fichier de progr. fichiers VDHL CSF P1, Méthodologie, p 4
3 Catégories de logiciels EDA Outil de gestion de projet et saisie graphique (IDE): Active-HDL (Aldec) Altium Designer (Altium) HDL Designer (Mentor Graphics) Simulateurs: ModelSim (Model Technology & Mentor Graphics) VHDL, Verilog, SystemC QuestaSim (Mentor Graphics) VHDL, Verilog, SystemVerilog Riviera-PRO 2010 (Aldec) VHDL, New VHDL 2008, Verilog, SystemVerilog SMASH (Dolphin Integration) VHDL VCS (Synopsys) VHDL, Verilog, SystemVerilog CSF P1, Méthodologie, p 5 Catégories de logiciels EDA Synthétiseurs: Leonardo, Precision (Mentor Graphics) Synopsys Synplify FPGA (Synopsys, ex Synplicity) RTL Synthesis (Synopsys) ou synthétiseur des logiciels de P-R (voir ci-dessous) Logiciels de placement routage Propriétaire pour chaque fabricant de PLD Voir "Logiciel EDA vendeurs de PLDs" CSF P1, Méthodologie, p 6
4 Logiciels EDA des vendeurs de PLDs Logiciel proposé par les vendeurs de PLDs IDE: Logiciel intégré avec un synthétiseur et un simulateur simple ou externe Gestion du projet, saisie graphique (hiérarchie) MegaWizard pour fonctions de base et étendues (licence) Simulation simple Synthèse, placement et routage Version de base gratuite Recommandé pour design simple Recommandé pour design de moyenne complexité avec un simulateur externe Logiciel vendeurs de PLDs Altera: Quartus II Actel: Libero IDE Lattice: isplever Xilinx: ISE Design Suite CSF P1, Méthodologie, p 7 Autres outils EDA Symphony EDA - Offers a VHDL compiler/simulator with an integrated development environment. Supports VHDL'93, Vital, and SDF. Free command-line tools also available Translogic - EASE and EALE provide HDL aware entry tools, both graphical and text based. Also providing Linux support. SynaptiCAD - Software tools for EDA, VHDL and Verilog model generation, simulation, and timing diagram editor. TransEDA - Provider of ready-to-use verification solutions for the SoC, ASIC and FPGA CSF P1, Méthodologie, p 8
5 Logiciels EDA-SoC pour PLDs Conception de SoC: Altera Altium Lattice Xilinx SOPC Builder (Nios-II) Altium Designer isplever Platform Studio and the EDK (MicroBlaze) CSF P1, Méthodologie, p 9 Les outils EDA au REDS Outil de gestion de projet et saisie graphique: HDL Designer (pour BSL et SSA) Simulateur: QuestaSim 6.3d Synthétiseur: Precision RTL 2007a Placement et routage: Quartus II, Altera ISE Project Navigator, Xilinx CSF P1, Méthodologie, p 10
6 HDL Designer Outils d'aide utilisé pour la réalisation de circuits numériques avec intégration dans un PLDs Gestion du projet et des fichiers Saisie graphique de schéma bloc et de machines d'états Génération automatique de la description VHDL correspondant aux saisies graphiques Pilote les autres outils pour la simulation et la synthèse Possibilité lancement outils de placement et routage CSF P1, Méthodologie, p 11 HDL Designer : gestion de projet Gestion des répertoires et des fichiers du projet NomProjet_proj répertoire racine du projet NomProjet (plusieurs possibles) répertoire de travail du projet Comp : compilation pour ModelSim Graph : infos graphique pour HDL Designer P_R : infos pour le placement-routage par Quartus Synth : infos pour la synthèse, Precision VHDL : fichier sources VHDL CSF P1, Méthodologie, p 12
7 Design manager CSF P1, Méthodologie, p 13 Designer manager, suite.. CSF P1, Méthodologie, p 14
8 Saisie graphique du Symbol CSF P1, Méthodologie, p 15 Schéma "Block Diagram" CSF P1, Méthodologie, p 16
9 Schéma bloc Add1_c Schéma hiérarchique, utilisation librairie "REDS_Lib_Base" CSF P1, Méthodologie, p 17 dia volontairement laisser vide CSF P1, Méthodologie, p 18
10 Réalisation de projet textuel Utilisation de scripts pour les différents outils GUI des outils sont en Tcl/Tk, dispose d un wish Tcl Utilisation langage Tcl/Tk (gratuit) Automatise compilation, chargement, Définir une structure des répertoires: racine: scripts, puis sous-répertoires: comp compilation pour ModelSim p_r infos pour le placement-routage par Quartus src fichiers sources vhdl src_tb fichiers sources pour la simulation synth : infos pour la synthèse, Precision CSF P1, Méthodologie, p 19 Exemple structure répertoire r CapT_I2C Structure des répertoires du TP CSF P1, Méthodologie, p 20
11 Simulateur Questa & ModelSim Simulateur très répandu ModelSim: VHDL, Verilog, SystemC Questa: VHDL, Verilog, SystemC, SystemVerilog CSF P1, Méthodologie, p 21 Fonctionnalités s d'un simulateur Exécute la description VHDL comportement dans le temps de notre description VHDL permet de décrire un banc de test envoi de stimuli et vérifications des sorties Permet de visualiser n'importe quel signal du design (analyseur logique) CSF P1, Méthodologie, p 22
12 Simulation Automatique: utilisation d'un banc de test automatique génère des stimuli et opère des vérification, résultat Go/ no Go Manuelle: limiter son utilisation au strict nécessaire! utilisé pour des simulations simples, pour des composants de base principe: générer des stimuli sur les entrées vérifier le comportement du circuit par lecture du chronogramme CSF P1, Méthodologie, p 23 Exemple de simulation manuelle CSF P1, Méthodologie, p 24
13 Console interactive du REDS Console utilisée pour simulation manuelle : Composant à simuler connecté dans Top_Sim CSF P1, Méthodologie, p 25 Fichier Top_Sim.vhd Permet une simulation manuelle Connexion de la console "REDS Console" avec la description à simuler Modèle d'un générateur d'horloge disponible dans le fichier Top_Sim.vhd Preuve de la simulation fournie par le chronogramme CSF P1, Méthodologie, p 26
14 fichier Top_Sim.vhd entity Top_Sim is port( --8 switchs (interrupteurs) S0_i : in Std_Logic; S7_i : in std_logic; --Valeurs 8 bits Val_A et Val_B Val_A_i : in std_logic_vector ( 7 downto 0 ); Val_B_i : in std_logic_vector ( 7 downto 0 ); --8 Leds L0_o : out std_logic; L7_o : out std_logic; --2 Resultats sur 8 bits Result_A_o : out std_logic_vector ( 7 downto 0 ); Result_B_o : out std_logic_vector ( 7 downto 0 ); --2 Affichage 7 segments avec valeurs en hexadecimal (4 bits) Hex0_o : out Std_Logic_Vector (3 downto 0); Hex1_o : out Std_Logic_Vector (3 downto 0); --1 Affichage 7 segments seg7_a_o : out std_logic; seg7_g_o : out std_logic ); end Top_Sim ; CSF P1, Méthodologie, p 27 fichier Top_Sim.vhd architecture Struct of Top_Sim is -- Declraration de signaux internes signal B_s : std_logic_vector(3 downto 0); signal P_s : std_logic_vector(3 downto 0); -- Declaration du composant a simuler component Master_I2C_timer port( Clock_i : in std_logic; Reset_i : in std_logic; Start_i : in std_logic; Done_o : out std_logic ); end component ; for all : Master_I2C_timer use entity Work.Master_I2C_timer(Comport); -- Declaration de constantes et signaux internes constant Periode_c : Time := 100 ns; signal Horloge_s : Std_Logic; begin CSF P1, Méthodologie, p 28
15 fichier Top_Sim.vhd begin -- process de generation d'une horloge interne à Top_Sim process begin Horloge_s <= '0', '1' after Periode_c/3, '0' after (Periode_c/3)+(Periode_c/2); wait for Periode_c; end process; -- Instanciation du composant a simuler I1 : Master_I2C_timer port map ( Clock_i => Horloge_s, --connecter sur horloge Reset_i => S7_i, Start_i => S0_i, Done_o => L0_o ); end Struct; CSF P1, Méthodologie, p 29 Utilisation scripts Tcl Permet d'automatiser les commandes nécessaires pour les différentes étapes d'une simulation, soit: création des librairie Work ou spécifique compilation de l'ensemble des fichiers du projet chargement du test-bench ouverture des fenêtres et ajout des signaux à visualiser sauvegarder le format de la fenêtre wave préparer lors d'une simulation génération des stimuli pour simulation manuelle lancement de la simulation CSF P1, Méthodologie, p 30
16 Script Tcl pour ModelSim & QuestaSim ModelSim/QuestaSim sont écrit en Tcl/Tk La fenêtre log est un Wish Tcl Disponibilité immédiate du Tcl Lien immédiat avec les signaux VHDL et le Tcl forcer des signaux, ou lire leur état Possibilité de réaliser des fenêtre graphique avec Tk voir exemple de la console REDS d'où : intégration complète entre le simulateur et Tcl/Tk CSF P1, Méthodologie, p 31 Script de compilation Top_sim # -- File : comp_master_i2c_timer_sim.tcl # Complation des paquetages vcom -reportprogress 300 -work work../lib/log_pkg.vhd vcom -reportprogress 300 -work work../src_master_i2c/master_i2c_pkg.vhd # Complation des fichiers du I2C master vcom -reportprogress 300 -work work../src_master_i2c/master_i2c_timer.vhd # Compilation du top_sim pour la simulation manuelle vcom -reportprogress 300 -work work../src_master_i2c_tb/top_sim_timer.vhd CSF P1, Méthodologie, p 32
17 Script pour lancer simulation # -- File : run_master_i2c_timer_sim.tcl vlib work vmap work work #appel fichier de compilation de Top_Sim_Timer do../comp_master_i2c_timer_sim.tcl #Charge le projet dans QuestaSim vsim Top_Sim #Affiche les signaux dans la fenetre wave do../wave_master_i2c_timer_sim.tcl Voir présentation: Script Tcl pour ModelSim & QuestaSim CSF P1, Méthodologie, p 33 Configuration du chronogramme Possible de changer format d'affichage CSF P1, Méthodologie, p 34
18 Simulation automatique d un d design Description en VHDL d un banc de test automatique: Génère des stimuli sur les entrées Modélise comportement système externe au design Génération de valeur de référence Vérification des sorties avec le model (référence) Résultat Go/ no Go Possibilité de génération de fichiers de report Affichage des erreurs Fenêtre «wave» pour le debug du design Chronogramme pour la documentation CSF P1, Méthodologie, p 35 Simulation d'un projet complexe CSF P1, Méthodologie, p 36
19 simulation d'un projet complexe Utilisation d un banc de test automatique CSF P1, Méthodologie, p 37 simulation d'un projet complexe Agrandissement d'une partie du chronogramme CSF P1, Méthodologie, p 38
20 Simulation Go/ no G0 Copie de la fenêtre log du simulateur # ** Note: >> Debut de la simulation # Time: 0 ns Iteration: 0 Instance: /master_i2c_tb/tester # ** Warning: NUMERIC_STD."=": metavalue detected, returning FALSE # Time: 0 ns Iteration: 0 Instance: /master_i2c_tb/uut/timer # ** Warning: NUMERIC_STD."=": metavalue detected, returning FALSE # Time: 0 ns Iteration: 0 Instance: /master_i2c_tb/uut/cpt_nb # Time: ns Iteration: 0 Instance: /master_i2c_tb/tester # ** Note: >> Debut d'une transmission donnee, stimuli (I=48) # Time: ns Iteration: 0 Instance: /master_i2c_tb/tester # ** Note: >> Debut d'une transmission donnee, stimuli (I=49) # ** Note: >> Debut d'une transmission donnee, stimuli (I=165) # Time: ns Iteration: 0 Instance: /master_i2c_tb/tester # ** Note: # >>Nombre d'erreur(s) détectée(s) = 0 # >>Le design semble correct. # >>Fin de la simulation # Time: ns Iteration: 0 Instance: /master_i2c_tb/tester CSF P1, Méthodologie, p 39 Synthétiseur tiseur Traduction de la description VHDL en net-liste Synthèse adaptée selon la technologie utilisée configurer la famille de PLD utilisé utilisation d'algorithme d'optimisation différencié Possible configurer optimisation surface/vitesse Fmax signal particulier Fourni en sorti une net-list pour logiciel de placement et routage CSF P1, Méthodologie, p 40
21 Outil de placement et routage Spécifique aux vendeurs de PLDs Connait structure interne des circuits configuration des chemins de routage dans le circuits calcul des temps de propagation calcul de la fréquence max en full synchrone Génère un fichier de programmation du circuit (*.pof) Dispose généralement d'un outil de programmation via LPT ou USB CSF P1, Méthodologie, p 41 Terminologie CPLD : Complex Programmable Logic Device EDA : Electronic Design Automation FPGA : Field Programmable Gate Array HDL : Hardware Description Language IDE : Integrated Design Environment PLD : Programmable Logic Device SoC : System on Chip SoPC : System on Programmable Chip CSF P1, Méthodologie, p 42
22 Questions! CSF P1, Méthodologie, p 43
SIN-FPGA DESCRIPTION PAR SCHEMA
SIN-FPGA DESCRIPTION PAR SCHEMA Documents ressources: http://www.altera.com/literature/lit-index.html Introduction to Quartus II : intro_to_quartus2.pdf Documentation QUARTUS II : quartusii_handbook.pdf
Plus en détailConception Systèmes numériques VHDL et synthèse automatique des circuits
Année 2008-2009 Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques Pentium4 Présentation du simulateur VHDL sous environnement Cadence Présentation de l outil Synopsys
Plus en détailManipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
Plus en détailConception Systèmes numériques VHDL et synthèse automatique des circuits
Année 2011-2012 Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques WIDEMACV1 LAAS-CNRS 2011 Présentation du simulateur VHDL sous environnement Cadence Présentation
Plus en détailQuoi de neuf en LabVIEW FPGA 2010?
Quoi de neuf en LabVIEW FPGA 2010? Yannick DEGLA Ingénieur d Application Fonctionnalités de LabVIEW FPGA 2010 Nœud d intégration d IP - Importer directement des fichiers.xco de Xilinx ou vos propres VHDL
Plus en détailLe langage VHDL. Eduardo Sanchez EPFL
Le langage VHDL Eduardo Sanchez EPFL Livres conseillés: John F. Wakerly Digital design (4th edition) Prentice Hall, 2005 Peter J. Ashenden The designer's guide to VHDL (3rd edition) Morgan Kaufmann, 2008
Plus en détailMAC-TC: programmation d un plate forme DSP-FPGA
MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/17 Plan Partie 1: le système Lyrtech Introduction
Plus en détailT. BLOTIN Lycée Paul-Eluard 93206 SAINT-DENIS
T. BLOTIN Lycée Paul-Eluard 93206 SAINT-DENIS SOMMAIRE I. Le VHDL pour qui, pourquoi, quand, comment? A. Le VHDL!...... 1 B. Pourquoi un langage de description?...... 1 C. Les limites actuelles...... 2
Plus en détail1 Démarrer... 3 1.1 L écran Isis...3 1.2 La boite à outils...3 1.2.1 Mode principal... 4 1.2.2 Mode gadget...4 1.2.3 Mode graphique...
1 Démarrer... 3 1.1 L écran Isis...3 1.2 La boite à outils...3 1.2.1 Mode principal... 4 1.2.2 Mode gadget...4 1.2.3 Mode graphique... 4 2 Quelques actions... 5 2.1 Ouvrir un document existant...5 2.2
Plus en détailUsine Numérique Intégration Produit Production
Usine Numérique Intégration Produit Production Bernard Hoessler Manufacturing Business Group EMEA Paris 25 Novembre 2010 Du monde virtuel au monde réél Page 2 Stratégie développée dans l industrie Exploiter
Plus en détailConception et Intégration de Systèmes Critiques
Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle
Plus en détailInstallation et prise en main
TP1 Installation et prise en main Android est le système d'exploitation pour smartphones, tablettes et autres appareils développé par Google. Pour permettre aux utilisateurs d'installer des applications
Plus en détailThème 3 Conception et vérification d architectures de systèmes sur puce
Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur
Plus en détailMini_guide_Isis.pdf le 23/09/2001 Page 1/14
1 Démarrer...2 1.1 L écran Isis...2 1.2 La boite à outils...2 1.2.1 Mode principal...3 1.2.2 Mode gadgets...3 1.2.3 Mode graphique...3 2 Quelques actions...4 2.1 Ouvrir un document existant...4 2.2 Sélectionner
Plus en détailPIC EVAL Dev Board PIC18F97J60
PIC EVAL Dev Board PIC18F97J60 2 TP1 : Prise en main de l environnement de programmation pour la carte PIC EVAL-ANFA Pour répondre aux questions et justifier vos réponses, vous pouvez faire des copies
Plus en détailSynergies entre Artisan Studio et outils PLM
SysML France 13 Novembre 2012 William Boyer-Vidal Regional Sales Manager Southern Europe Synergies entre Artisan Studio et outils PLM 2012 2012 Atego. Atego. 1 Challenges & Tendances Complexité des produits
Plus en détailProfil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce.
INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L INPG Spécialité : «Micro et Nano Électronique» préparée au laboratoire CEA LIST/DTSI/SOL/LISE
Plus en détailSQL Server 2012 Implémentation d'une solution de Business Intelligence (Sql Server, Analysis Services...)
Avant-propos 1. À qui s'adresse ce livre? 15 2. Pré-requis 15 3. Objectifs du livre 16 4. Notations 17 Introduction à la Business Intelligence 1. Du transactionnel au décisionnel 19 2. Business Intelligence
Plus en détailBases Java - Eclipse / Netbeans
Institut Galilée PDJ Année 2014-2015 Master 1 Environnements Java T.P. 1 Bases Java - Eclipse / Netbeans Il existe plusieurs environnements Java. Il est ESSENTIEL d utiliser la bonne version, et un environnement
Plus en détailMini_guide_Isis_v6.doc le 10/02/2005 Page 1/15
1 Démarrer... 2 1.1 L écran Isis... 2 1.2 Les barres d outils... 3 1.2.1 Les outils d édition... 3 1.2.2 Les outils de sélection de mode... 4 1.2.3 Les outils d orientation... 4 2 Quelques actions... 5
Plus en détailIntervenants. Thomas d'erceville Project Manager. Christian NGUYEN Practice Manager IT Quality
Intervenants Thomas d'erceville Project Manager Christian NGUYEN Practice Manager IT Quality 2 14/04/2015 De l'assurance qualité à l'ingénierie des tests logiciels 1. Contexte général des tests mobiles
Plus en détailLes systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon
Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d
Plus en détailTP1 : Initiation à Java et Eclipse
TP1 : Initiation à Java et Eclipse 1 TP1 : Initiation à Java et Eclipse Systèmes d Exploitation Avancés I. Objectifs du TP Ce TP est une introduction au langage Java. Il vous permettra de comprendre les
Plus en détailDOCUMENT PROTEGE PAR UN DROIT DE COPIE. CPLD ou FPGA Critères de choix. page 1
Une des caractéristiques du domaine des circuits programmables est d être résolument moderne, tirant parti des évolutions concernant les procédés technologiques, la propriété intellectuelle(ip), l Internet,
Plus en détailMaster4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre
DSF-M4L-Rev2.0-04/12 Master4Light Equipement 2-en-1 : source de courant et spectrophotomètre Interface graphique logicielle, connexion USB Configuration personnalisable : laboratoire et in-situ http://www.majantys.com
Plus en détailSharePoint Foundation 2013 Construire un intranet collaboratif en PME (édition enrichie de vidéos)
Présentation des technologies SharePoint 1. Introduction 19 2. Enjeux 20 3. Les pièges à éviter 22 4. Présentation technologique 22 4.1 Historique 23 4.2 Briques fonctionnelles et comparatif des éditions
Plus en détailWORKSHOP OBIEE 11g (version 11.1.1.5) PRE-REQUIS:
WORKSHOP OBIEE 11g (version 11.1.1.5) Durée du workshop: 2 jours Profil des participants du workshop: Profil fonctionnel ou technique Notions de modélisation multidimensionnelle et du décisionnel NB :
Plus en détailÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700
ÉCOLE POLYTECHNIQUE DE MONTRÉAL Département de Génie Électrique La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 M. Corinthios et Zaher Dannawi 29 août 2007 2 Tables des
Plus en détailTABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3 & ' " ( ) '*+ ", ##) # " -. /0 " 1 2 " 3. SIMULATION 7 " - 4.
TABLE DES MATIÈRES 1. DÉMARRER ISIS 2 2. SAISIE D UN SCHÉMA 3! " #$ % & ' " ( ) '*+ ", ##) # " -. /0 " 1 2 " 3' & 3. SIMULATION 7 0 ( 0, - 0 - " - & 1 4. LA SOURIS 11 5. LES RACCOURCIS CLAVIER 11 STI Electronique
Plus en détailTutorial Cadence Virtuoso
Tutorial Cadence Virtuoso (Les premiers pas) Cadence Virtuoso IC6.1.500.3 Design Kit AustriaMicroSystems (AMS) HIT-Kit 4.00 Process : c35b4c3 (0.35µm CMOS 4 métaux) Table des matières Login et ouverture
Plus en détailTD/TP 1 Introduction au SDK d Android
TD/TP 1 Introduction au SDK d Android Romain Raveaux 1 Introduction Android est un système d'exploitation pour téléphone portable de nouvelle génération développé par Google. Celui-ci met à disposition
Plus en détailLe nouveau visage de la Dataviz dans MicroStrategy 10
Le nouveau visage de la Dataviz dans MicroStrategy 10 Pour la première fois, MicroStrategy 10 offre une plateforme analytique qui combine une expérience utilisateur facile et agréable, et des capacités
Plus en détailwxwidgets dans un environnement Microsoft Windows
1/18 wxwidgets dans un environnement Microsoft Windows Ce document explique les démarches à suivre pour pouvoir utiliser «wxwidgets» à travers un environnement de développement. Normalement c est ce que
Plus en détailRTDS G3. Emmanuel Gaudin emmanuel.gaudin@pragmadev.com
RTDS G3 Emmanuel Gaudin emmanuel.gaudin@pragmadev.com PragmaDev Dédiée au développement d un AGL pour le développement des applications temps réel et embarquées. Réseau de partenaires: Formations, Service,
Plus en détailChapitre II-2 : Conception SoPC (Altera)
Chapitre II-2 : Conception SoPC (Altera) Plan 1. 2. Processeurs embarqués : conception conjointe System on Programmable Chip = 1. 2. 3. Systèmes à base de Nios-II Le bus système Avalon Les périphériques
Plus en détailQUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Plus en détailNetwork Shutdown Module V3 Extension du Manuel Utilisateur pour architecture Virtualisée VMWare ESX Server 3, 3.5
Network Shutdown Module V3 Extension du Manuel Utilisateur pour architecture Virtualisée VMWare ESX Server 3, 3.5 Machine virtuelle Machine virtuelle Machine virtuelle VMware ESX Network Shutdown Module
Plus en détailDocument de formation pour une solution complète d automatisation Totally Integrated Automation (T I A)
Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A7 Document de formation T I A Page 1 sur 16 Module A7 Ce document a été édité par Siemens
Plus en détailStudio. HERITIER Emmanuelle PERSYN Elodie. SCHMUTZ Amandine SCHWEITZER Guillaume
Studio HERITIER Emmanuelle PERSYN Elodie SCHMUTZ Amandine SCHWEITZER Guillaume Cours R Présentation projet 10/10/2013 Introduction RStudio est une interface créé par JJ Allaire Elle est sortie le 11 Février
Plus en détailCommunication technique TC1552 Ed 01 Date: 22/11/2011
Communication technique TC1552 Ed 01 Date: 22/11/2011 Produit: PIMphony Nb. Pages: 9 Objet: Release note PIMphony 6.4 build 2320 1. Introduction Ce document fournit des informations relatives à la version
Plus en détailProjet M1 Année scolaire 2013/2014
Institut Supérieur de l Électronique et du Numérique Tél. : +33 (0)2.98.03.84.00 Fax : +33 (0)2.98.03.84.10 20, rue Cuirassé Bretagne CS 42807-29228 BREST Cedex 2 - FRANCE Projet M1 Année scolaire 2013/2014
Plus en détailIFT2255 : Génie logiciel
IFT2255 : Génie logiciel Chapitre 6 - Analyse orientée objets Section 1. Introduction à UML Julie Vachon et Houari Sahraoui 6.1. Introduction à UML 1. Vers une approche orientée objet 2. Introduction ti
Plus en détail1-Introduction 2. 2-Installation de JBPM 3. 2-JBPM en action.7
Sommaire 1-Introduction 2 1-1- BPM (Business Process Management)..2 1-2 J-Boss JBPM 2 2-Installation de JBPM 3 2-1 Architecture de JOBSS JBPM 3 2-2 Installation du moteur JBoss JBPM et le serveur d application
Plus en détailFabien Pinckaers Geoff Gardiner. OpenERP. Tiny. Pour une. gestion d entreprise efficace et intégrée. Groupe Eyrolles, 2008, ISBN : 978-2-212-12261-9
Fabien Pinckaers Geoff Gardiner OpenERP Tiny Pour une gestion d entreprise efficace et intégrée Groupe Eyrolles, 2008, ISBN : 978-2-212-12261-9 Table des matières Première partie Premiers pas avec Open
Plus en détailTutoriel code::blocks
Tutoriel code::blocks E. Lunéville 2006 Le logiciel code::blocks fait partie des logiciels de type EDI (Environnement de Développement Intégré, IDE en anglais) pour le langage C++. Il est multiplateforme
Plus en détailOutils de CAO. Ecole de microélectronique IN2P3. 12-15 octobre 2009, La Londe Les Maures. C. Colledani
Outils de CAO Ecole de microélectronique IN2P3 12-15 octobre 2009, La Londe Les Maures C. Colledani Réseau IAO-CAO électronique IN2P3 Mission: Doter les électroniciens de l'in2p3 des outils de conception
Plus en détailManagement des Systèmes d Information
Spécialité Réseaux (RES) UE: Management des systèmes d'information [mnsi, NI303] M2IRT 2012 1 ère année Management des Systèmes d Information Unité 2 - Les principaux types de SI dans l entreprise Gilles
Plus en détailCours de Java. Sciences-U Lyon. Java - Introduction Java - Fondamentaux Java Avancé. http://www.rzo.free.fr
Cours de Java Sciences-U Lyon Java - Introduction Java - Fondamentaux Java Avancé http://www.rzo.free.fr Pierre PARREND 1 Octobre 2004 Sommaire Java Introduction Java Fondamentaux Histoire de Java Machine
Plus en détailSoMachine. Solution logicielle pour votre architecture Machine Atelier de découverte. SoMachine
Solution logicielle pour votre architecture Machine Atelier de découverte SoMachine Objectif de la manipulation Le programme à réaliser va permettre de gérer le remplissage et la vidange d une cuve en
Plus en détailSommaire. Systèmes d Exploitation... 3. Intégration Sage 100 Sage CRM... 3. Disponibilité Client... 3. Bases de données... 3
Communiqué de Lancement Sage CRM v. 6.5 Editions Standard et Avancée Sommaire Systèmes d Exploitation... 3 Intégration Sage 100 Sage CRM... 3 Disponibilité Client... 3 Bases de données... 3 Nouveautés
Plus en détailChapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE
Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)
Plus en détailEPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Plus en détailSensOrLabs. a protocol validation platform for the IoT. Dominique Barthel, Quentin Lampin IMT/OLPS/BIZZ/MIS Apr 7th 2014, ST, CEA, LIG
SensOrLabs a protocol validation platform for the IoT Dominique Barthel, Quentin Lampin IMT/OLPS/BIZZ/MIS Apr 7th 2014, ST, CEA, LIG SensOrLabs inspired by the ANR Senslab project http://www.senslab.info/
Plus en détailDéploiement de SAS 9.1.3 Foundation
Déploiement de SAS 9.1.3 Foundation I. Installation de SAS sur des postes en local à partir de Cédéroms 3 II. Phase de préparation au déploiement : Création des images disque 6 a) Pour une installation
Plus en détailET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.
ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. Sciences et Technologies de l Industrie et du Développement Durable Formation des enseignants parcours : ET24 Modèle de
Plus en détailContrôleur de communications réseau. Guide de configuration rapide DN1657-0606
K T - N C C Contrôleur de communications réseau Guide de configuration rapide DN1657-0606 Objectif de ce document Ce Guide de configuration rapide s adresse aux installateurs qui sont déjà familiers avec
Plus en détailInternet Information Services (versions 7 et 7.5) Installation, configuration et maintenance du serveur Web de Microsoft
Introduction à IIS 1. Objectifs de ce livre 13 2. Implémentation d un serveur web 14 2.1 Les bases du web 14 2.2 Les protocoles web 16 2.3 Le fonctionnement d un serveur web 21 2.4 Les applications web
Plus en détailmodèles génériques applicables à la synthèse de contrôleurs discrets pour l Internet des Objets
modèles génériques applicables à la synthèse de contrôleurs discrets pour l Internet des Objets Mengxuan Zhao, Gilles Privat, Orange Labs, Grenoble, France Eric Rutten, INRIA, Grenoble, France Hassane
Plus en détailProjet audio. Analyse des Signaux ELE2700
ÉCOLE POLYTECHNIQUE DE MONTRÉAL Département de Génie Électrique Projet audio Analyse des Signaux ELE2700 Saad Chidami - 2014 Table des matières Objectif du laboratoire... 4 Caractérisation du bruit...
Plus en détailLicence Pro ASUR ------------ Supervision ------------ Mai 2013
GRETA VIVA 5 Valence 2013 Licence Pro ASUR ------------ Supervision ------------ Mai 2013 Auteur : Emmanuel Veyre eveyre.formateur@gmail.com Sommaire de la formation Les bases de la supervision d un système
Plus en détailFiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Plus en détailExtensions à la formation. Laurent Pérochon, 28-30 avril 2008, RMT Modelia, modélisation conceptuelle, formation UML, INRA Castanet Tolosan
Extensions à la formation Diagramme de timing FinEpreuve SautBarrière CourseAvantBarrière SautMur {>2 et 10 et 2 et 10 et
Plus en détailLe langage C++ est un langage de programmation puissant, polyvalent, on serait presque tenté de dire universel, massivement utilisé dans l'industrie
Chapitre I : Les bases du C++ Le langage C++ est un langage de programmation puissant, polyvalent, on serait presque tenté de dire universel, massivement utilisé dans l'industrie du logiciel, et ce depuis
Plus en détailTP1 : Initiation à Java et Eclipse
TP1 : Initiation à Java et Eclipse 1 I. Objectif du TP TP1 : Initiation à Java et Eclipse Programmation Mobile Initiation à l environnement Eclipse et aux notions de base du langage Java. II. Environnement
Plus en détailComment paramétrer et sauvegarder les configurations d Altium Designer?
1/2009 13.01.2009 Paramétrage d Altium Designer Question: Comment paramétrer et sauvegarder les configurations d Altium Designer? Contexte: De nombreux clients posent souvent les questions suivantes :
Plus en détailJOnAS Day 5.1. Outils de développements
JOnAS Day 5.1 Outils de développements Agenda Introduction Plugin Eclipse (JOPE) Plugin NetBeans (JOnbAS) Cargo 2 Bull, 2009 JOnAS Day 5.1 Objectifs - Réduire les temps de développement - Construction
Plus en détailSAUVEGARDER SES DONNEES PERSONNELLES
SAUVEGARDER SES DONNEES PERSONNELLES Il est important de sauvegarder son environnement système Windows ainsi que ses données personnelles. Nous verrons dans ce tutorial comment créer un point de restauration
Plus en détailEnvironnements de développement (intégrés)
Environnements de développement (intégrés) Introduction aux EDI, la plateforme Eclipse Patrick Labatut labatut@di.ens.fr http://www.di.ens.fr/~labatut/ Département d informatique École normale supérieure
Plus en détailServeur Acronis Backup & Recovery 10 pour Linux. Update 5. Guide d'installation
Serveur Acronis Backup & Recovery 10 pour Linux Update 5 Guide d'installation Table des matières 1 Avant l'installation...3 1.1 Composants d'acronis Backup & Recovery 10... 3 1.1.1 Agent pour Linux...
Plus en détailen SCÈNE RATIONAL Rational Démonstration SDP : automatisation de la chaîne de développement Samira BATAOUCHE sbataouche@fr.ibm.com
Rational Démonstration SDP : automatisation de la chaîne de développement Samira BATAOUCHE sbataouche@fr.ibm.com Fabrice GRELIER fabrice.grelier@fr.ibm.com RATIONAL en SCÈNE 2007 IBM Corporation Objectif
Plus en détailABB i-bus KNX Les nouveaux Room Master RM/S 3.1 et RM/S 4.1
Intelligent Building Control ABB i-bus KNX Les nouveaux Room Master RM/S 3.1 et RM/S 4.1 Page 1 ABB i-bus KNX Les nouveaux Room Master RM/S3.1 et RM/S4.1 La connexion entre Une installation électrique
Plus en détailADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES
ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES AILTON F. DIAS, MOHAMED AKIL, CHRISTOPHE LAVARENNE, YVES SOREL CNEN/CDTN Divisão de Computação e Informação, CP 941-012-970 Belo
Plus en détail[ Rencontres Mondiales du Logiciel Libre 2011 Lundi 11 juillet 2011 ] Introduction à l'open Hardware Auteur : Dr Ir Robert Viseur
[ Rencontres Mondiales du Logiciel Libre 2011 Lundi 11 juillet 2011 ] Introduction à l'open Hardware Auteur : Dr Ir Robert Viseur Qui suis-je? Robert Viseur Ingénieur Civil, Mastère en Management de l'innovation,
Plus en détailTP WINDOWS 2008 SERVER - OUTILS DE SAUVEGARDE ET DE RESTAURATION
TP WINDOWS 2008 SERVER - OUTILS DE SAUVEGARDE ET DE RESTAURATION PRÉSENTATION DE WINDOWS SERVER BACKUP LES AVANTAGES ET NOUVEAUTÉS DE WINDOWS SERVER BACKUP Des sauvegardes plus rapide et plus efficace
Plus en détailIntroduction à ORACLE WAREHOUSE BUILDER Cédric du Mouza
Introduction à ORACLE WAREHOUSE BUILDER Cédric du Mouza Avant de commencer à travailler avec le produit, il est nécessaire de comprendre, à un haut niveau, les problèmes en réponse desquels l outil a été
Plus en détailDEVAKI NEXTOBJET PRESENTATION. Devaki Nextobjects est un projet sous license GNU/Public.
DEVAKI NEXTOBJET 1 Présentation...2 Installation...3 Prérequis...3 Windows...3 Linux...3 Exécution...4 Concevoir une BDD avec Devaki NextObject...5 Nouveau MCD...5 Configurer la connexion à la base de
Plus en détailCours 7 : Programmation d une chaîne d acquisition
Cours 7 : Programmation d une chaîne d acquisition 4 Concepts 4 Programmation Cible Pentium : Langages de haut niveau Langage graphique G sous LabView + librairies de VI ; Langage C + librairies de fonctions
Plus en détailIntroduction à Eclipse
Introduction à Eclipse Eclipse IDE est un environnement de développement intégré libre (le terme Eclipse désigne également le projet correspondant, lancé par IBM) extensible, universel et polyvalent, permettant
Plus en détail1. Formation F5 - Local Traffic Manager Configuring (LTM)
Description F5 F5 Networks, Inc. (NASDAQ: FFIV) est une entreprise informatique américaine fondée en 1996 établie à Seattle qui commercialise des équipements réseau. Dans les années 1990, la société a
Plus en détailbasée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML
basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML http://olivier-augereau.com Sommaire Introduction I) Les bases II) Les diagrammes
Plus en détailModélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire
Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne
Plus en détailCycle de vie du logiciel. Unified Modeling Language UML. UML: définition. Développement Logiciel. Salima Hassas. Unified Modeling Language
Unified Modeling Language UML Salima Hassas Version Cycle de vie du logiciel Client Besoins Déploiement Analyse Test Conception Cours sur la base des transparents de : Gioavanna Di Marzo Serugendo et Frédéric
Plus en détailDossier. Développer en Java sur téléphone mobile. Benjamin Damécourt benjamin.damecourt@me.com. UFR SITEC Master 2 EESC 11 janvier 2012
Dossier Développer en Java sur téléphone mobile Benjamin Damécourt benjamin.damecourt@me.com UFR SITEC Master 2 EESC 11 janvier 2012 Table des matières Introduction 2 Pré-requis 3 Hello World! 5 Installation
Plus en détail3. SPÉCIFICATIONS DU LOGICIEL. de l'expression des besoins à la conception. Spécifications fonctionnelles Analyse fonctionnelle et méthodes
PLAN CYCLE DE VIE D'UN LOGICIEL EXPRESSION DES BESOINS SPÉCIFICATIONS DU LOGICIEL CONCEPTION DU LOGICIEL LA PROGRAMMATION TESTS ET MISE AU POINT DOCUMENTATION CONCLUSION C.Crochepeyre Génie Logiciel Diapason
Plus en détailInstitut d Informatique & d Initiative Sociale
Institut d Informatique & d Initiative Sociale 89, Bd Aristide Briand 13300 Salon de Provence Tél : 04 90 56 18 31 Fax : 04 90 56 91 66 e-mail : contact@3is-formation.eu 3IS Centre de formation agréé code
Plus en détailCATALOGUE FORMATION. Product Lifecycle Management. Juin 2013
CATALOGUE FORMATION Product Lifecycle Management Juin 2013 s de formation ENOVIA V6 ENOVIA V6 Plateforme Collaborative 5 ENOVIA V6 Installation et Administration 9 ENOVIA V6 Implémentation et Développement
Plus en détailTivoli Storage Manager version 7.1.1. TSM Server
Tivoli Storage Manager version 7.1.1 Une version majeure! La nouvelle version majeure de TSM (Tivoli Storage Manager) est disponible depuis le 13 décembre 2013, avec une première mise à jour le 12 septembre
Plus en détailProjet de développement
Projet de développement Introduction à Eclipse Philippe Collet Licence 3 MIAGE S6 2012-2013 http://miageprojet2.unice.fr/index.php?title=user:philippecollet/projet_de_développement_2012-2013 Plan r Application
Plus en détailLearning Object Metadata
Page 1 of 7 Learning Object Metadata Le LOM (Learning Object Metadata), est un schéma de description de ressources d enseignement et d apprentissage. Le LOM peut être utilisé pour décrire des ressources
Plus en détailVoIP & Domotique. KITS DOMOTIQUES EnOcean
VoIP & Domotique KITS DOMOTIQUES EnOcean La technologie Enocean Un nouveau standard pour la domotique Présentation La technologie innovante EnOcean fonctionne sans aucune pile et ne nécessite donc absolument
Plus en détailBusiness Intelligence avec SQL Server 2012
Editions ENI Business Intelligence avec SQL Server 2012 Maîtrisez les concepts et réalisez un système décisionnel Collection Solutions Informatiques Extrait Alimenter l'entrepôt de données avec SSIS Business
Plus en détailQu'est-ce que le BPM?
Qu'est-ce que le BPM? Le BPM (Business Process Management) n'est pas seulement une technologie mais, dans les grandes lignes, une discipline de gestion d'entreprise qui s'occupe des procédures contribuant
Plus en détailTHEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs
Architecture Matérielle des Systèmes Informatiques. S1 BTS Informatique de Gestion 1 ère année THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT Dossier 1 L environnement informatique. Objectifs Enumérer et
Plus en détailUltraBackup NetStation 4. Guide de démarrage rapide
UltraBackup NetStation 4 Guide de démarrage rapide Table des matières 1 Fonctionnalités... 3 1.1 Ce qu UltraBackup NetStation permet de faire... 3 1.2 Ce qu UltraBackup NetStation ne permet pas de faire...
Plus en détailENSSAT EII2 Projet en conception de circuits intégrés dédiés
ENSSAT EII Projet en conception de circuits intégrés dédiés Conception et réalisation d'une chaîne de communication numérique CDMA Conception sur ASIC en technologie ST.3um Prototypage sur FPGA Altera
Plus en détailMSDN Academic Alliance Département SRC Vichy
MSDN Academic Alliance Département SRC Vichy INTRODUCTION : Grâce à l abonnement MSDN Academic Alliance pris par le Pôle Universitaire de Vichy, tous les étudiants et enseignants du département SRC de
Plus en détailTravail collaboratif. Glossaire
Glossaire Ajax Traduction anglaise : Ajax (Asynchronous JavaScript And XML) AJAX est un combiné de différents langages de développement Web comme XHTML, JavaScript ou XML, il est fréquemment utilisé pour
Plus en détailLes liaisons SPI et I2C
DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création
Plus en détailAnnexe : La Programmation Informatique
GLOSSAIRE Table des matières La Programmation...2 Les langages de programmation...2 Java...2 La programmation orientée objet...2 Classe et Objet...3 API et Bibliothèque Logicielle...3 Environnement de
Plus en détail