LES MODES D ADRESSAGE. Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS

Dimension: px

Commencer à balayer dès la page:

Download "LES MODES D ADRESSAGE. Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS"

Robert Lortie
il y a 6 ans
Total affichages :

1 LES MODES D ADRESSAGE Séance no. 2 INTRODUCTION AUX SYSTÈMES D INFORMATIQUE INDUSTRIELLE IUT1 DGEII JE GOMEZ-BALDERAS

2 SOMMAIRE 1. LES FORMATS DE MANIPULATION DES DONNÉES 2. ACCÈS AUX DONNÉES PAR LES REGISTRES D ADRESSES 3. UNITÉ ARITHMÉTIQUE D ADRESSES 4. LES MODES D ADRESSAGE EN DÉTAIL 5. TD 6. LES INSTRUCTIONS DE BRANCHEMENT (SAUT)

3 LES FORMATS DE MANIPULATION DES DONNÉES Quand la manipulation porte sur un registre de données: L extension.b (byte) concerne les 8 bits de poids faible du registre L extension.w (word) concerne les 16 bits de poids faible du registre L extension.l (longword) concerne les 32 bits du registre Quand la manipulation porte sur une case mémoire L extension.b (byte) concerne uniquement la case mémoire désignée (8 bits) L extension.w (word) concerne la case mémoire désignée et la suivante (16 bits) L extension.l (longword) concerne la case mémoire désigne et les trois suivantes (32)

4 EXEMPLE move.b moveb move.w move move.l exg.b swap lea D0, D1 D0, D1 D0, D1 D0, D1 M, Di Di, Dj Di M, Ai Data Registers DO D1 D2 D3 D4 D5 D6 D7 8 bits 16 bits 32 bits

5 ACCÈS AUX DONNÉES PAR LES REGISTRES D ADRESSES Accès aux données rangées en mémoire Le up possède des registres spécialisés pour produire les valeurs d adresse de ces données Registres d adresse de 32 bits (A0-A7)

6 UNITÉ ARITHMÉTIQUE DES ADRESSES La valeur de A1 est déposée dans l Unité Arithmétique des Adresses (UAA) qui, à son tour, la dépose dans le registre de sortie PC reg. d'adresses A7 bus général interne 31 reg. d'adresses A0 UAA adresse effective 0 bus d'adresses interne registre et ampli 3 états µp 32 bus d' adresses PC Figure 9. Registres d'adresses et Unité Arithmétique des Adresses

7 clr.b 0x28000 En utilisant le registre d adresse A1, (adressage indirect) il faut: Charger A1 avec la valeur 0x28000 clr.b (A1) On souhaite mettre à 0 les 1024 octets dont les adresses 0x x283FF (adressage indirect post incrémenté) 1)Charger avec la valeur 0x )clr.B (A1)+ {clr.b (A1); A1<-A1+1(UAA)} 3)Retourner en 2) si A1 est différent 0X28400, sinon fin La valeur de sortie de l UAA s appelle adresse effective car c est elle qui va être déposée sur le bus d adresses. La production d une adresse effective, en vue d atteindre une donnée dans une mémoire, mode d adressage

8 COMMENT ACCÉDER AUX DONNÉES? Les registres internes au microprocesseur Les cases mémoires (RAM) en indiquant de manière absolue les adresses en indiquant un registre d adresse qui pointe sur la case mémoire La mémoire de programme (ROM) quand la donnée est fournie de façon immédiate

9 LES MODES D ADRESSAGE EN DÉTAIL 1. Mode direct 2. Mode immédiat 3. Mode absolu 4. Mode indirect 5. Mode indirect avec post incrémentation 6. Mode indirect avec pré décrémentation 7. Mode indirect avec déplacement

10 Mode direct: DX ou AX La donnée est dans un registre interne (adresse ou donnée) move.l D3,D2 D3 D2 move.l D3,A2 D3 A2

11 Mode immédiat: #<data> La donnée est indiquée immédiatement après le mnémonique: move.b #0x42, D5 0x42 D5 move.w #0x75DF, D5 Symbole # [D5] <- 0x42 Hexadecimal: prefixed by $ Octal: prefixed Decimal: prefixed by & (or nothing) Binary: prefixed by % ASCII: within single quotes abc

12 Mode absolu: (xxx).l ou (xxx).w On donne l adresse de la case mémoire qui contient la donnée move.l D2, 0x7FFF0 D2 0x7FFF0 MS[7FFF0]<-[D2] move.l 0x , D0

13 Mode indirect: (Ax) L adresse de la case mémoire se trouve dans un registre d adresse move.b (A0), D3 D3 A0 D3

14 Mode indirect avec post incrémentation: (AX)+ L adresse de la (première) case mémoire se trouve dans un registre d adresses. L instruction de transfert est d abord exécutée puis le registre d adresse est incrémenté de 1(B), 2 (W) ou 4 (L) Si A0 contenait avant l exécution de l instruction, le contenu de (à cause de l extension B) est copié vers D3. Ensuite A0 passe à move.b (A0)+, D3 + A0 D3

15 Mode indirect avec pré décrémentation: -(Ax) L adresse de la (première) case mémoire se trouve dans un registre d adresses. Le registre d adresse est d abord décrémenté de 1(B), 2 (W) ou 4 (L) puis l instruction de transfert est exécutée Si A0 contenait avant l exécution de l instruction, le contenu de 2FFFF (à cause de l extension B) est copié vers D3 move.b -(A0), D3 A0 - D3

16 Mode indirect avec déplacement: ( d16, Ax ) L adresse effective est calculée par l UAA, en faisant l addition du contenu d un registre d adresses et d une valeur numérique, le déplacement est codé sur 16 bits en complément à deux Le registre d adresse n est pas modifié; l adresse effective est simplement déposée dans le buffer de sortie, relié au bus d adresses: MOVE.W 8(A6),D0 Si A6 contenait avant l exécution de l instruction, le contenu de et est copié vers D0. A6 contient toujours après exécution de l instruction move.l 0x1F(A0, A1), D3 A0 0x1F A1 + + D3

17 Memory address TD $ Byte0 Byte1 $ Byte2 Byte3 $ Byte4 Byte5 MOVE $3210, 0 $ Word0 MSB Word0 LSB $ Word1 MSB Word1 LSB $ Word2 MSB Word2 LSB $ Word3 MSB Word3 LSB $ $ Longword 0 (MSW) $ Longword 0 (LSW) $ Longword 1 (MSW) $ Longword 1 (LSW) MOVE $ , 0 $ $ msb lsb Bit (0 ð bit number ð 31) Not used msb Low order byte lsb Byte (8 bits) Not used msb Lower order word lsb Word (16 bits) msb Longword lsb Longword (32 bits)

19 LES INSTRUCTIONS DE BRANCHEMENT (SAUT) Les branchements inconditionnels permettent de dérouter sans condition l exécution séquentielle du programme Branchements inconditionnels de façon relative Branchements inconditionnels de façon absolue Les branchements conditionnels permettent de dérouter avec condition l exécution

20 BRANCHEMENTS INCONDITIONNELS PRÉCISÉS DE FAÇON RELATIVES BRA saut_relatif L effet de l instruction est PC = PC + saut_relatif saut_relatif est une valeur codée en complément à 2 L assembleur calcule la valeur de saut_relatif par: adresse repérée par label - (adresse de stockage de l instruction BRA)+2 BRA label

21 BRANCHEMENTS INCONDITIONNELS PRÉCISÉS DE FAÇON ABSOLUE JMP adresse L effet de l instruction est PC=adresse JMP label C est l assembleur qui remplacera label par l adresse effective

22 BRANCHEMENTS CONDITIONNELS Inst. de branchement conditionnel Effet BEQ label Branch to label if result EQual to 0 (Z = 1) BNE label Branch to label if result Not Equal to 0 (Z = 0) Instruction positionnant les flags du CCR Instruction positionnant les flags du CCR C est le test des drapeaux du CCR qui permet de vérifier si les conditions sont validées oui (Z=1) saut exécution séquentielle Instruction repérée par l'étiquette label BEQ label non (Z=0) oui (Z=1) rés. nul? rés. non nul? saut exécution séquentielle Instruction repérée par l'étiquette label BNE label non (Z=0) Figure 11. Mise en œuvre des instructions BEQ et BNE

23 Instruction MOVE.x source, destination BTST.x source, destination ADD.x source, destination SUB.x source, destination CMP.x source, destination CMPA.L source, destination Effet source destination. Cf. Figure 12 pour le positionnement des flags. Positionne Z en fonction de la valeur d un bit de destination. Le numéro du bit testé est précisé dans source. Exemple : BTST.L #4, D0 source + destination destination. Les 5 flags du CCR sont positionnés. destination source destination. Les 5 flags du CCR sont positionnés. Effectue destination source (sans affectation) pour positionner les flags du CCR. Si source = destination alors Z = 1. Exemple : CMP.W #0x1000, D2 Effectue destination source (sans affectation) pour positionner les flags du CCR. Similaire à CMP mais la destination est un registre d adresse. Exemple : CMPA.L #0x30010, A1 Tableau 8. Exemples d instructions positionnant les flags du CCR (Dans ce tableau x correspond au format de données : B, W ou L.)

24 Pour tester si deux nombres sont égaux ou si un résultat est nul, BEQ et BNE suffisent mais d autres tests sont envisageables. Les 16 tests possibles sont regroupés dans le Tableau 9 cidessous extrait de la documentation de l instruction Bxx (Branch conditionnaly) : Tableau 9. Les tests possibles

25 Ci-dessous, on donne un exemple pour dérouter le programme quand une donnée est inférieure ou égale à une autre CMP src,dest oui (C Z=1) dest <= src? "<=" se dit "Lower or Same" donc l'instruction sera : BLS label saut exécution séquentielle non (C Z=0) Instruction repérée par l'étiquette label

26 Si la température lue (stockée sur 8 bits à l adresse temp) est inférieure ou égale à une valeur minimale fixée (stockée sur 8 bits à l adresse valmin), voici ce que l on pourrait écrire: test : CMP.B valmin,temp BLS label Si temp <= valmin, goto label BRA test temp ok, retour au test label: traitement lié à la température trop basse BRA test traitement fait, retour au test Figure 14. Traitement d une température trop basse

Documents pareils

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu