La boucle à verrouillage de phase : structure, modèle non-linéaire, équilibre statique, modèle linéaire

Transcription

1 La boucle à verrouillage de phase : structure, modèle non-linéaire, équilibre statique, modèle linéaire BETTY CARLE betty.carle@ens-cachan.fr Table des matières 1 Introduction : Principes et notations Notations Structure de la boucle principe Structure globale Utilisation Etude de la PLL : Structure et caractéristiques.1 Comparateur de phase Oscillateur contôlé en tension Caractéristiques de la boucle Plage de capture Plage de verrouillage Etude des non-linéarités 4 4 Modélisation linéaire de la boucle Linéarisation Hypothèses d étude Schémas-bloc Précision : erreur statique en fréquence et comparateur avec intégration Introduction : Principes et notations 1.1 Notations Soit un signal s(t) = S m cos(φ(t)), on appelle Φ(t) la phase instantanée. On peut alors définir la pulsation insantanée Ω(t) = dφ(t) dt et la fréquence instantanée : f i (t) = 1 dφ(t) π dt (1) NB Si Φ(t) = ωt + φ (sinal sinuoïdal) avec φ = constante, on a directement Ω(t) = ω 1. Structure de la boucle 1..1 principe Le but de la PLL est d asservir la phase instantanée issue de l oscillateur Φ s (t) à celle du signal d entrée Φ e (t). On pourra aussi parler d asservissement de fréquence instantanée (f s (t) asservie à f e (t)). 1

2 1.. Structure globale e(t) M ultiplieur p(t) P asse bas d(t) V.C.O s(t) Le multiplieur et le filtre constitue le comparateur de phase Utilisation On peut se poser la question : «Pourquoi ne pas utiliser un fil?» Il convient donc de faire le point sur les applications de la PLL qui peut détecter de très faibles variation de fréquence : modulation de fréquence démodulation de fréquence synthétiseur de fréquence Etude de la PLL : Structure et caractéristiques.1 Comparateur de phase Le but de cet élément est de réaliser une transposition en fréquence. On suppose qu on a : { e(t) = E m sin(πf e t + φ e ) s(t) = S m sin(πf s t + φ s ) p(t) = K MUL.e(t).s(t) = E ms m K MUL (cos(π(f e + f s )t + φ e + φ s ) + cos(π(f e f s )t + φ e φ s )) () NB Il est important de noter que, pour un bon fonctionnement de la PLL, il faut que les fréquences d entrée et de sortie soient voisines : f e f s. On peut alors parler de déphasage. p(t) = EmSmK MUL (cos(π(f e )t+ φ e + φ s ) + cos(φ e φ s )) On a donc ici un terme basse fréquence : K d cos(φ e φ s ) et un terme à f e : K d cos(π(f e )t + φ e + φ s ) Le filtre passe-bas (RC par exemple) vient récupérer la composante basse fréquence de p(t) avec une fréquence de coupure f B. NB La bande passante du filtre détermine le temps de réaction de la boucle. soit B la BP et T r le temps de réponse, on a. T r 1 B NB Le filtre remplit également la fontion de correcteur(il assure le bon fonctionnement de la boucle). C est en effet un des seuls composants de la boucle qu il est possible de paramétrer ; les autres, vis-à-vis de leurs contraintes technologiques, sont figés. Cette caractéristique est non-linéaire mais reste correcte pour des signaux de fréquences voisines (courbe linéarisable).

3 FIGURE 1 Caractéristique du comparateur de phase. Oscillateur contôlé en tension Le but de cet élément est de transformer le signal BF issu du filtre en une tension caractérisée par sa fréquence f s proportionnelle à la tension BF. Un VCO est caractérisé par : sa pente K V CO sa fréquence centrale f V CO On peut écrire : u V CO = K cos(π(f V CO + K V CO d(t))t + φ K ) (3).3 Caractéristiques de la boucle.3.1 Plage de capture La sortie du comparateur de phase est un signal proportionnel à (Φ e Φ s ) et attaque le VCO. Lorsque la PLL n est pas accrochée, i.e. que la phase instantanée Φ s (t) ne suit pas celle de l entrée Φ e (t), le VCO oscille à sa fréquence centrale. Si f e f s > f B, le VCO ne reçoit aucune consigne et oscille à f V CO. Si f e f s < f B, le VCO reçoit une consigne d(t) non nulle et vient corriger f s pour avoir f e = f s. NB Il est donc primordial que la fréquence d entrée du montage soit comprise dans la plage de fonctionnement du VCO. La PLL est accrochée et se verrouille pour f e f s < f B. La plage de capture est donc égale à f B (dans le cas d un filtre idéal). Elle est donc directement liée au filtre..3. Plage de verrouillage Le verrouillage apparaît lorsque la PLL est accrochée. La fréquence d entrée varie lentement, et à tout instant, l équilibre f e f s est conservé. Ceci n est valable que si f e [f L1 ; f L ], intervalle appelé plage de verrouillage. En dehors de cet intervalle, la PLL décroche et on cesse d avoir f e f s. 3

4 FIGURE Caractéristique statique du VCO 3 Etude des non-linéarités La perte du verrouillage de la boucle est due à la manifestation d une non-linéarité du comparateur de phase ou du VCO qui remettent en cause les hypothèses de l étude linéaire. Essayons d envisager les deux cas et d expliquer pour chacun pourquoi la PLL se déverrouille. Si la non-linéarité vient du VCO, lorsqu on prend un point de fonctionnement P, on peut imaginer ce qui se passe lorsque la tension d entrée augmente. d(t) croît et on arrive au bout de la plage linéaire de la caractéristique (juste avant la saturation). A ce moment précis, f s ne peut plus augmenter pour suivre f e et l écart se creuse entre les deux : f e f s n est plus valable et la PLL décroche. Si la non-linéarité qui limite la plage de verrouillage vient du comparateur de phase à présent (ce qui arrive le plus souvent), on part d un point où la PLL est verrouillée et à nouveau, on augmente f e et f s suit tant que le déphasage reste inférieur à π. Au-delà, la caractéristique du comparateur s inverse et f s diminue quand f e croît, l écart se creuse et la PLL décroche. 4 Modélisation linéaire de la boucle 4.1 Linéarisation Hypothèses d étude On suppose que la PLL est accrochée, e(t) et s(t) ont des phases instantanées voisines et des fréquences quasi-égale. On travaille par ailleurs autour d un point de fonctionnement et on linéarise les caractéristiques de chaque élément : f s = K V CO.u e,v CO (4) u s,cp = K D.(Φ e Φ s ) (5) 4

5 4.1. Schémas-bloc On peut alors établir les schémas blocs : f e π f s + K comp p H(p) K V CO Ce schéma montre le fonctionnement de la PLL sur la fréquence. Il a cependant le désavantage de laisser à penser que le VCO ne reçoit plus de commande (il devrait revenir à f 0 ) lorsque la boucle est accrochée (f e f s = 0 grâce à l intégrateur dans la chaîne directe) alors qu il reçoit une consigne proportionnelle au déphasage, d où le schéma suivant plus juste (attention à la différence Φ/φ) : φ e + Φ e Φ s π K comp H(p) K V CO p φ s On écrit donc : H BO (p) = πk V CO.K d.h filtre (p) (6) p 4. Précision : erreur statique en fréquence et comparateur avec intégration Si la PLL est accrochée, l erreur en fréquence s exprime : ɛ = f e f s Or on peut écrire : D où f s = H BO(p) 1 + H BO (p) f e ɛ = f e (1 H BO(p) 1 + H BO (p) ) = f p e( p + πk V CO K D H filtre (p) ) Théorème de la valeur finale : f e (p) = f p Soit un signal d entrée dont la fréquence varie suivant un échelon p f ɛ = lim p 0 p + πk V CO K D H filtre (p) = 0 L erreur statique en fréquence est bien nulle si H filtre (p) = 1 1+τp 5