Architecture des ordinateurs TD 1

Dimension: px
Commencer à balayer dès la page:

Download "Architecture des ordinateurs TD 1"

Transcription

1 Architecture des ordinateurs TD 1 ENSIMAG 1 re année April 29, 2008 Imprimer pour chaque étudiant le listing des instructions (page 36 de la doc, ou page 2 du chapitre 7). Pas la peine de tout imprimer. 1 Découverte du processeur Soit un processeur, équipé de 4 registres internes de 8 bits (nommés r0, r1, r2 et r3) et d un bus adresse sur 16 bits. Son jeu d instruction est le suivant : st stocke la valeur du registre ri dans l octet d ; ri stocke le contenu de l octet d dans le registre ri ; op rs, rd stocke le résultat de l opération dans le registre rd, avec op appartenant à : add : rd = rs + rd ; sub : rd = rd rs (Attention au sens des opérandes!) ; and : rd = rs & rd ; or : rd = rs rd ; xor : rd = rsˆrd; not : rd = rd ; shl : rd = rd << 1 ; shr : rd = rd >> 1 (décalage arithmétique). On veut écrire un programme destiné à ce processeur et qui réalise le calcul : A = 2 (B + C) 18. On pose que le contenu de la variable A est à l adresse 0x1230, celui de B à l adresse 0x1231 et celui de C à l adresse 0x1232. On peut stocker des constantes à partir de l adresse 0x2000. Question 1 Quel doit être le contenu de la mémoire avant l exécution du programme si on veut que B soit égal à 10 et C à 26? Adresse Valeur Note 0x1230 non-définie variable A 0x variable B 0x variable C 0x constante Question 2 Ecrire un programme utilisant le jeu d instruction du processeur et calculant A = 2 (B + C) 18. 1

2 ld 0x1231, r0 ld 0x1232, r1 add r1, r0 shl r0, r0 ld 0x2000, r1 sub r0, r1 st r0, 0x1230 Question 3 Proposer un codage astucieux de chaque instruction en minimisant la taille d une instruction. Calculons l espace nécessaire pour une instruction : pour coder le numéro d un registre, on a besoin de 2 bits ; si on décompose les instructions en deux catégories (opérations et autres), on a besoin d un bit pour la décomposition et de 3 bits pour les opérations (il y en a 8) ; pour coder une adresse mémoire, on a besoin de 2 octets. On choisit d avoir des instructions de tailles variables selon si l instruction accède ou pas à la mémoire. Pour une opération comme add r0, r1 par exemple, on va avoir besoin de = 8 bits (1 bit pour dire qu il s agit d une opération, 3 pour coder l opération, 2 pour chaque registre). Pour une instruction n étant pas une opération (i.e. st et ld dans notre cas), on choisit de «gâcher» de la place dans le codop de façon à avoir une taille d instruction égale à un nombre entiers d octets. On peut donc proposer le codage suivant : Opérations : catégorie (= 0) action registre source registre destination Autres : catégorie (= 1) action registre adresse (1 er octet) adresse (2 e octet) Pour les opérations, on peut par exemple choisir les codages suivants pour le champ action : add : 000, sub : 001, shl : 110, etc. Pour les accès mémoire, on pose par exemple st : et ld : Noter qu on peut choisir l ordre de stockage des deux octets de l adresse pour les instructions st et ld : big-endian (i.e. l octet de poids fort en premier) ou little-endian (i.e. l octet de poids faible en premier). Question 4 Combien de combinaisons reste-t-il au maximum pour coder d autres instructions? Si on décide par exemple d utiliser le codage (resp ) pour l instruction st (resp. ld), on peut utiliser toutes les autres valeurs disponibles pour les bits 6, 5, 4, 3 et 2, soit valeurs. De plus, si les instructions ajoutées n utilisent pas de registre, on peut récupérer les bits 1 et 0 pour coder les instructions. Il reste donc au maximum (2 5 2) 2 2 = 120 valeurs possibles. Question 5 En supposant que le processeur va chercher la 1 re instruction du programme à l adresse 0x4000, donner le contenu de la mémoire avant l exécution du programme. On décide par exemple que les adresses sont codées en big-endian dans les instructions. Adresse Valeur Instruction 0x4000 0x84 ld 0x1231, r0 0x4001 0x12 0x4002 0x31 0x4003 0x85 ld 0x1232, r1 0x4004 0x12 0x4005 0x32 0x4006 0x04 add r1, r0 2 Adresse Valeur Instruction 0x4007 0x60 shl r0, r0 0x4008 0x85 ld 0x2000, r1 0x4009 0x20 0x400A 0x00 0x400B 0x11 sub r0, r1 0x400C 0x80 st r0, 0x1230 0x400D 0x12 0x400E 0x30

3 Question 6 Dessiner un chronogramme pour l exécution des deux premières instructions ld ainsi que pour le st final, sur lequel apparaitront les adresses auxquelles le processeur va lire les données, les données lues et les signaux de commande à destination de la mémoire. On note fetch l action «lire l instruction en mémoire» et exec l action «exécuter l instruction». fetch "ld 0x1231, r0" exec "ld 0x1231, r0" fetch "ld 0x1232, r1" exec "ld 0x1232, r1" Adresse (16 bits) 0x4000 0x4001 0x4002 0x1231 0x4003 0x4004 0x4005 0x1232 Donnée (8 bits) 0x84 0x12 0x x85 0x12 0x32 26 Commande R R R R R R R R exec "st r0, 1230" Temps fetch "st r0, 0x1230" Adresse 0x400C 0x400D 0x400E 0x1230 Donnée 0x80 0x12 0x30 54 Commande R R R W Question 7 Compléter le pseudo-algorithme donné ci-dessous et qui décrit le comportement du processeur. PC := 0x4000; while True loop... case IR[codop] is when ADD =>... end case; PC := PC + 1; 3

4 PC := 0x4000; while True loop Bus adresse PC; IR Bus donnée; case IR[codop] is when ADD rd := rs + rd; when SUB rd := rs - rd;... when LD PC := PC + 1; Bus adresse PC; ADH := Bus donnée; PC := PC + 1; Bus adresse PC; ADL := Bus donnée; Bus address ADHL; ri Bus donnée; when ST PC := PC + 1; Bus adresse PC; ADH := Bus donnée; PC := PC + 1; Bus adresse PC; ADL := Bus donnée; Bus address ADHL; Bus donnée ri; end case; PC := PC + 1; Avec : PC : le program counter est un registre 16 bits contenant l adresse de l instruction courante ; IR : registre 8 bits interne pour stocker le 1 er octet de l instruction courante ; ADHL : registre 16 bits interne pour stocker une adresse et pouvant être accédé comme 2 registres 8 bits avec les mnémoniques ADH (partie haute) et ADL (partie basse). Question 8 Quelle est la valeur de Res à la fin de l exécution du programme ci-dessous? Cpt := B; Res := 0; while Cpt /= 0 loop Res := Res + A; Cpt := Cpt - 1; Res = A B Question 9 Quelles instructions élémentaires doit-on rajouter pour pouvoir écrire ce programme avec le jeu d instruction proposé? Écrire le programme avec ces instructions. Il manque des instructions de branchement, par exemple qui branche toujours vers l et qui provoque un branchement à l si le résultat de l opération précédente est nul. Supposons qu on a le couplage mémoire suivant : Adresse Valeur Note 0x1230 non-définie variable Cpt 0x1231 non-définie variable Res 0x2000 A constante 0x2001 B constante 0x constante 4

5 On donne la tradution systématique (non optimisée) du code : -- Cpt := B ld 0x2001, r0 st r0, 0x Res := 0 xor r0, r0 st r0, 0x1231 L0: -- while Cpt /= 0 loop ld 0x1230, r0 xor r1, r1 sub r0, r1 jz L1 -- Res := Res + A ld 0x1231, r0 ld 0x2000, r1 add r0, r1 st r1, 0x Cpt := Cpt - 1 ld 0x1230, r0 ld 0x2002, r1 sub r0, r1 st r0, 0x1230 jmp L0 L1: 2 Microprocesseurs spécialisés On utilise couramment des processeurs spécialisés pour réaliser des tâches spécifiques, comme par exemple des DSP spécialisés dans le traitement du signal audio, ou des microcontrôleurs intégrant à la fois un processeur et tous ses périphériques sur une seule puce. On utilise ici le microcontrôleur 16F84 vu en TP pour réaliser le décodage d une trame PS/2 (issue d un clavier ou d une souris). On donne l algorithme de décodage suivant (qui n a aucun sens sorti de son contexte comme c est le cas ci-dessous, mais le but n est pas de comprendre son fonctionnement) : Debut loop loop if PORTB[1] = 0 then exit; end if; Res := 0; if PORTB[0] = 0 then exit; end if; for I in loop Res := Res / 2; while PORTB[1] = 0 loop null; while PORTB[1] = 1 loop null; 5

6 Res := OR(Res, PORTB[0] * 128); PORTA <- Res; On décide de coupler les variables de ce programme comme suit : I est stockée dans le registre 0x11 ; Res est stockée dans le registre 0x12 ; C, la retenue d une opération arithmétique et logique, est stockée dans le bit 0 du registre STATUS ; Z, le drapeau indiquant si la dernière opération a eu pour résultat 0, est stocké dans le bit 2 du registre STATUS ; PORTA et PORTB sont des registres accessibles normalement par le programmeur. Question 10 Localiser les tests effectués dans ce programme. Quelles instructions permettent de coder ces tests? Il y a des tests dans les lignes : if PORTB[1] = 0 if PORTB[0] = 0 for I in while PORTB[1] = 0 while PORTB[1] = 1 Pour coder ces tests, on va utiliser les instructions btfss et btfsc. Question 11 Quelles instructions permettent de coder la ligne Res := 0; et l initialisation de I à 0? On utilise les instructions clrf Res et clrf I. Question 12 Quelles instructions permettent de coder la ligne Res := Res / 2;? On utilise l instruction rrf Res, F, en prennant soin de mettre C à 0 avant à l aide de l instruction bcf STATUS, C. Question 13 Quelles instructions permettent de coder la ligne Res := OR(Res, PORTB[0] * 128);? Cette ligne revient à mettre à 1 le bit 7 de Res ssi PORTB[0] vaut 1, on utilise donc la séquence d instructions : btfsc PORTB, 0 bsf Res, 7 Question 14 Ecrire en assembleur les lignes ci-dessous. Debut loop if PORTB[1] = 0 then exit; end if; 6

7 Debut btfsc PORTB, 1 goto Debut Question 15 Donner le contenu de la mémoire contenant le code ci-dessus, en supposant que l adresse de début est 0x24 et que chaque instruction est codée sur 14 bits. Il faut bien noter que les adresses ici ne correspondent pas à un déplacement en octet mais en mot de 14 bits (on peut faire un parallèle avec l arithmétique des pointeurs en C). On a les schémas suivants pour les instructions btfsc et goto : Bit btfsc f, b b b b f f f f f f f goto k k k k k k k k k k k k Soit dans notre cas (puisque PORTB est le registre numéro 6) : Bit btfsc 6, goto 0x On obtient donc le contenu mémoire suivant : Adresse Valeur Note 0x24 0x1886 btfsc PORTB, 1 0x25 0x2824 goto 0x24 Question 16 Traduire le programme complet en assembleur. Debut btfsc PORTB, 1 goto Debut clrf Res btfsc PORTB, 0 goto Debut clrf I L0 movlw 8 subwf I, W btfsc STATUS, Z goto L3 bcf STATUS, C rrf Res, F L1 btfss PORTB, 1 goto L1 L2 btfsc PORTB, 1 goto L2 btfsc PORTB, 0 bsf Res, 7 incf I, F goto L0 L3 movf Res, W movwf PORTA 7

Notions de langage machine

Notions de langage machine Notions de langage machine 18 décembre 2009 Rappels et introduction Architecture de Van Neumann : Processeur = UC + UAL Mémoire interne au processeur = les registres (soit seulement l accumulateur, soit

Plus en détail

III - PROGRAMMATION EN ASSEMBLEUR

III - PROGRAMMATION EN ASSEMBLEUR III - PROGRAMMATION EN ASSEMBLEUR 3.1 Introduction à la programmation en assembleur Pour programmer un ordinateur on utilise généralement des langages dits évolués ou de haut niveau : C, C++, Java, Basic,

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001

Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 Examen d Architecture des Ordinateurs Majeure 1 Polytechnique Lundi 10 Décembre 2001 L examen dure 3 heures. Le sujet comporte 7 pages dont 3 pages de rappels sur le LC-2 et la microprogrammation. Tous

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

INSTRUCTIONS MICROCONTRÔLEURS PIC MICROCHIP

INSTRUCTIONS MICROCONTRÔLEURS PIC MICROCHIP INSTRUCTIONS MICROCONTRÔLEURS PIC MICROCHIP Documentation interne ELE D. MENESPLIER 2000 ADDLW Add Literal and W C,DC,Z 1 cycle Description: Le contenu du registre W est additionné avec les 8 bits de la

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

Licence Sciences et Technologies Examen janvier 2010

Licence Sciences et Technologies Examen janvier 2010 Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Travaux Dirigés Microprocesseur et Microcontrôleur

Travaux Dirigés Microprocesseur et Microcontrôleur Université de Savoie Travaux Dirigés Microprocesseur et Microcontrôleur Sylvain MONTAGNY sylvain.montagny@univ-savoie.fr Bâtiment chablais, bureau 13 04 79 75 86 86 TD1 : Rappels et jeu d instruction TD2

Plus en détail

Architecture matérielle et logicielle

Architecture matérielle et logicielle Architecture matérielle et logicielle Contents I Le Cours 2 1 Généralités 2 2 Micro-processeur 2 3 Mémoire 2 4 Performances 3 II TPs 3 1 Création d un exécutable : 3 2 Les bibliothèques 3 3 Codage de l

Plus en détail

Systèmes à processeurs

Systèmes à processeurs Systèmes à processeurs II2 - Cours : Systèmes à processeurs J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2012-2013 1/31

Plus en détail

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles

Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles UNIVERSITE Joseph FOURIER, Grenoble Licence de Sciences et technologie - Parcours MIN, INF, BIN et MIN international Examen UE INF241 : Introduction aux Architectures Logicielles et Matérielles Première

Plus en détail

Instructions assembleur

Instructions assembleur Instructions assembleur 0001011011110110 0001011101101101 10001001 Instruction vue par le programmeur assembleur ou instruction élémentaire cible d'un compilateur Réalise une modification de l'état interne

Plus en détail

Informatique embarquée. Gestion des temporisations créées par programme

Informatique embarquée. Gestion des temporisations créées par programme Informatique embarquée Gestion des temporisations créées par programme Problématique Comment faire une temporisation avec un micro-contrôleur simplement? Le but est de «consommer» du temps «inutilement»

Plus en détail

QUELQUES CONCEPTS INTRODUCTIFS

QUELQUES CONCEPTS INTRODUCTIFS ESIEE Unité d'informatique IN101 Albin Morelle (et Denis Bureau) QUELQUES CONCEPTS INTRODUCTIFS 1- ARCHITECTURE ET FONCTIONNEMENT D UN ORDINATEUR Processeur Mémoire centrale Clavier Unité d échange BUS

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Rappel: cycle d instructions Que fait le microprocesseur? 1.

Plus en détail

COURS PIC16F628A PREMIERE UTILISATION DU MICROCONTROLEUR

COURS PIC16F628A PREMIERE UTILISATION DU MICROCONTROLEUR PREMIERE UTILISATION DU MICROCONTROLEUR 1 Aspect matériel Le microcontrôleur PIC 16F628A est un des modèles (le plus courant et un des plus petits) de la famille des circuits microcontrôleurs de Microchip.

Plus en détail

Comment concevoir un ordinateur? Quelques questions à considérer

Comment concevoir un ordinateur? Quelques questions à considérer Comment concevoir un ordinateur? Quelques questions à considérer Unité d entrée Unité de traitement Unité de sortie Comment coder les données Entiers, réels, caractères Comment restituer les résultats

Plus en détail

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.

CPU ou UCT. Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç. CPU ou UCT Processor (data processing) Le processeur est une unité d exécution, plus précisément appelée unité centrale de traitement (désignée en franç.par UCT, en ang. CPU (Central Processing Unit) CPU+mémoire

Plus en détail

CORRECTION TRONÇONNEUSE AUTOMATIQUE

CORRECTION TRONÇONNEUSE AUTOMATIQUE ROYAUME DU MAROC MINISTERE DE L EDUCATION NATIONALE Académie de Casablanca DÉLÉGATION DE MOHAMMEDIA Matière : Science de l Ingénieur A.T.C - Pr.MAHBAB Section : Sciences et Technologies Électriques Système

Plus en détail

TD Architecture de référence nollinge@cmi.univ-mrs.fr année 2004/2005

TD Architecture de référence nollinge@cmi.univ-mrs.fr année 2004/2005 TD Architecture de référence nollinge@cmi.univ-mrs.fr année 2004/2005 Le présent document décrit l architecture de référence utilisée en TD. Cette architecture simplifiée s inspire d architectures réelles.

Plus en détail

Le matériel : architecture des ordinateurs

Le matériel : architecture des ordinateurs Chapitre 6 Le matériel : architecture des ordinateurs Von Neumann rédige en 1945 un texte d une dizaine de pages dans lequel il décrit les plans d une nouvelle machine, l EDVAC (Electronic Discrete Variable

Plus en détail

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR

TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1 2 ème Année RENNES 2003-2004 TL N 1 Systèmes Informatiques RÉALISATION D'UN MICROPROCESSEUR 1. OBJECTIF Il s agit de concevoir un processeur simple, de le simuler et de l implanter dans un composant

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Cours Assembleur 8086

Cours Assembleur 8086 Cours Assembleur 8086 Pierre-Nicolas Clauss Laboratoire Lorrain de Recherche en Informatique et ses Applications 12 mars 2008 pierre-nicolas.clauss@loria.fr (LORIA) Cours Assembleur 8086 12 mars 2008 1

Plus en détail

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures -

DUT Informatique Architecture des ordinateurs Année 2012/2013. - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - DUT Informatique Architecture des ordinateurs Année 2012/2013 - Aucun document autorisé - Calculatrices interdites - Durée : 2 heures - NOM, prénom : Dans tous les exercices, vous pouvez utiliser les fonctions

Plus en détail

Programmation assembleur sur l architecture x86

Programmation assembleur sur l architecture x86 Mini-projet système : développement d un noyau de système d exploitation Responsable : Christophe Rippert Christophe.Rippert@Grenoble-INP.fr Introduction Programmation assembleur sur l architecture x86

Plus en détail

Types et performances des processeurs

Types et performances des processeurs Types et performances des processeurs Laboratoire de Systèmes Logiques Structure d un ordinateur contrôle processeur traitement séquenceur registres mémoire entrées/sorties micromémoire opérateurs bus

Plus en détail

Machines composées de (depuis 1940 env.) : http://cui.unige.ch/isi/cours/std/

Machines composées de (depuis 1940 env.) : http://cui.unige.ch/isi/cours/std/ données pr ogramme 11111101 11001101 01000101 b us disque ma gnétique processeur écran Structures de données et algorithmes Ordinateurs Gilles Falquet, printemps-été 2002 Machines composées de (depuis

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

DS Architecture des Ordinateurs

DS Architecture des Ordinateurs 3IF - Architecture des ordinateurs - DS 2015 page 1/9 NOM, Prénom : DS Architecture des Ordinateurs 21/05/2015 Durée 1h30. Répondez sur le sujet. REMPLISSEZ VOTRE NOM TOUT DE SUITE. Tous documents autorisés,

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

Composantes principales des ordinateurs

Composantes principales des ordinateurs Composantes principales des ordinateurs GIF-1001: Ordinateurs: Structure et Applications Jean-François Lalonde, Hiver 2015 Stallings ch. 3, Englander ch. 7, 10.1 Architecture von Neumann Mémoire (données

Plus en détail

Architecture : Circuits numériques et éléments d architecture

Architecture : Circuits numériques et éléments d architecture Ecole Nationale Supérieure d Informatique et de Mathématiques Appliquées Architecture : Circuits numériques et éléments d architecture 1 ère année Année scolaire 2014 2015 Consignes Les exercices de ce

Plus en détail

Informatique Embarquée

Informatique Embarquée Informatique Embarquée J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2013-2014 1/21 Microcontroleur : exécuteur de séquence

Plus en détail

PIC : COURS ASSEMBLEUR

PIC : COURS ASSEMBLEUR PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire

Plus en détail

Cours 6 : Principes de la représentation des nombres en

Cours 6 : Principes de la représentation des nombres en Cours 6 : Principes de la représentation des nombres en mémoire 2013/2014 Introduction Représentation des données en mémoire naturels signés Nous décrivons les principes de la représentation des nombres

Plus en détail

Projet de Machines Virtuelles

Projet de Machines Virtuelles Projet de Machines Virtuelles Gabriel Kerneis Vendredi 11 mars 2011 1 Introduction Le but de ce sujet est d implémenter la MARS (Memory Array Redcode Simulator), une machine virtuelle utilisée dans le

Plus en détail

Programmation C. Apprendre à développer des programmes simples dans le langage C

Programmation C. Apprendre à développer des programmes simples dans le langage C Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités

Plus en détail

Cours Informatique 1. Monsieur SADOUNI Salheddine

Cours Informatique 1. Monsieur SADOUNI Salheddine Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Rappels sur l Architecture de base d un ordinateur

Rappels sur l Architecture de base d un ordinateur Chapitre 1 Rappels sur l Architecture de base d un ordinateur I. Introduction Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

Structure en couches des systèmes informatiques

Structure en couches des systèmes informatiques Structure en couches des systèmes informatiques Vue simplifiée d un système informatique Ce que le simple utilisateur perçoit «à première vue» d un système informatique : Le boîtier (tour, desktop ou portable)

Plus en détail

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge Introduction Les performances d une machine sont liées au: 1. nombre d instructions 2. temps de cycle horloge 3. nombre de cycle horloge par instructions. C est: le compilateur et l architecture du jeu

Plus en détail

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com

Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com Cours Architecture des ordinateurs (Archi II) Entrées / Sorties Resp. Mr Mohamed Feredj MCA Courriel : archiferedj@gmail.com 1 1) Objectif Discuter comment les données sont transférées entre le et les

Plus en détail

1. Qui contrôle le bus d adresse? Le bus de données? Le bus de contrôle?

1. Qui contrôle le bus d adresse? Le bus de données? Le bus de contrôle? GIF-1001 Ordinateurs: Structure et Applications Solutions: Bus et addressage 1. Qui contrôle le bus d adresse? Le bus de données? Le bus de contrôle? Solution: Bus d adresse: CPU ou contrôleur de DMA avec

Plus en détail

Informatique? Numérique? L informatique est la science du traitement de l information.

Informatique? Numérique? L informatique est la science du traitement de l information. Informatique? Numérique? L informatique est la science du traitement de l information. L information est traitée par un ordinateur sous forme numérique : ce sont des valeurs discrètes. Cela signifie que,

Plus en détail

EXERCICES D'ARCHITECTURE DES ORDINATEURS

EXERCICES D'ARCHITECTURE DES ORDINATEURS EXERCICES D'ARCHITECTURE DES ORDINATEURS CHAPITRES 1&2 1. CONVERSION DANS D AUTRES BASES Écrire 10110110 2 en décimal. Écrire 3456 en binaire, puis en hexadécimal. Convertir 1011 1100 0000 1000 1100 en

Plus en détail

Les ordinateurs dispositifs électroniques fonctionnant sur la principe de création, transmission et conversion d impulses électriques

Les ordinateurs dispositifs électroniques fonctionnant sur la principe de création, transmission et conversion d impulses électriques Les ordinateurs dispositifs électroniques fonctionnant sur la principe de création, transmission et conversion d impulses électriques Les informations traitées par l ordinateur (nombres, instructions,

Plus en détail

Logiciel de Base : examen de première session

Logiciel de Base : examen de première session Logiciel de Base : examen de première session ENSIMAG 1A Année scolaire 2008 2009 Consignes générales : Durée : 2h. Tous documents et calculatrices autorisés. Le barème est donné à titre indicatif. Les

Plus en détail

Guide de l utilisateur

Guide de l utilisateur Ordinateurs, Structure et Applications Simulateur d ordinateur bas niveau Guide de l utilisateur 7décembre2014 Table des matières 1 Description du simulateur 2 2 Plateformes supportées 2 3 Procédure de

Plus en détail

Electronique et Informatique pour le Traitement de l Information. J. Villemejane - julien.villemejane@institutoptique.fr

Electronique et Informatique pour le Traitement de l Information. J. Villemejane - julien.villemejane@institutoptique.fr Systèmes embarqués Electronique et Informatique pour le Traitement de l Information J. Villemejane - julien.villemejane@institutoptique.fr Institut d Optique Graduate School Année universitaire 2015-2016

Plus en détail

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement

Unité 9: Unité centrale de traitement. Unité 9: Unité centrale de traitement Objectifs : À la fin de cette unité, vous connaîtrez le fonctionnement de l'unité centrale de traitement d'un ordinateur. Pour y arriver, vous devrez atteindre les objectifs suivants : - décrire les différentes

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

ARCHITECTURE DES SYSTEMES (A MICROPROCESSEURS)

ARCHITECTURE DES SYSTEMES (A MICROPROCESSEURS) ARCHITECTURE DES SYSTEMES (A MICROPROCESSEURS) -1 Références bibliographiques Architecture des ordinateurs G.BLANCHET B.DUPOUY Masson Structure des ordinateurs ERNEST HIRSH SERGE WENDLIN Armand Colin Architecture

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

Introduction à la Programmation Sylvain Tisserant

Introduction à la Programmation Sylvain Tisserant INFO 1 Introduction à la Programmation Sylvain Tisserant Mes coordonnées Enseignant-Chercheur Professeur au département IRM depuis sa création (ES2I, ESIL, Polytech Marseille) Directeur du département

Plus en détail

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés

Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Institut National d Informatique 20/12/2000 EMD1 de Structure Machine Durée : 2 heures Documents non autorisés Exercice 1 : ( 5points ) On dispose d'une machine ou les valeurs numériques réelles sont représentées

Plus en détail

Chapitre2 : Les composants d un ordinateur

Chapitre2 : Les composants d un ordinateur Chapitre2 : Les composants d un ordinateur A. L unité centrale L unité centrale, c est l organe principal de l ordinateur, elle renferme plusieurs composants destinés au traitement et à la circulation

Plus en détail

Les systèmes embarqués

Les systèmes embarqués Unité IFS (Interface) Les systèmes embarqués Architecture des systèmes à processeur Etienne Messerli Le 17 février 2015 p 1 Ordinateur Système UNIVERSEL de traitement de l'information "binaire" Utilisé

Plus en détail

La mémoire. Un ordinateur. L'octet. Le bit

La mémoire. Un ordinateur. L'octet. Le bit Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 5 Le langage assembleur (2): Pile, Procédures. Les Interruptions 3ème année L assembleur 8086 : la pile = structure de «rangement» de données

Plus en détail

3ETI, Entrainement Examen [CSC2] Developpement Logiciel en C CPE Lyon

3ETI, Entrainement Examen [CSC2] Developpement Logiciel en C CPE Lyon 3ETI, Examen [CSC2] Developpement Logiciel en C CPE Lyon 2012-2013 (entrainement) durée 1h20 Tous documents et calculatrices autorisés. Le sujet comporte 5 pages Le temps approximatif ainsi que le barème

Plus en détail

TP CLIGNOTEMENT LED 1HZ

TP CLIGNOTEMENT LED 1HZ PIC PROGRAMMATION ASSEMBLEUR TP page 1 / 5 TP CLIGNOTEMENT LED 1HZ L'objectif est de faire clignoter une LED à la fréquence de 1Hz. Pour cela, il faudra qu'elle soit allumée pant 0,5s, puis éteinte pant

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

Contrôle Architecture des microprocesseurs Durée 2 heures

Contrôle Architecture des microprocesseurs Durée 2 heures Contrôle Architecture des microprocesseurs Durée 2 heures Tous les documents personnels (cours, TD, TP) sont autorisés. La machine à calculer est autorisée. La qualité de la présentation sera prise en

Plus en détail

Jeu d instruction et Pipeline NSY 104

Jeu d instruction et Pipeline NSY 104 Jeu d instruction et Pipeline NSY 104 Les jeux d instructions Définitions Partie de l architecture avec laquelle le programmeur ou le concepteur de compilateur est en contact. Ensemble des instructions

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

De l ordinateur au processus : rôle d un système

De l ordinateur au processus : rôle d un système De l ordinateur au processus : rôle d un système Introduction aux systèmes d exploitation Gaël Thomas Présentation du cours Contexte du cours : Introduire notre objet d étude : les systèmes d exploitation

Plus en détail

Architecture et Système

Architecture et Système Architecture et Système Stefan Schwoon Cours L3, 2014/15, ENS Cachan Rappels Quelques éléments qu on a pu construire à partir des transistors (et une horloge): fonctions arithmétiques et logiques multiplexeur,

Plus en détail

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1 1 GÉNÉRALITÉS PARTIE 1 Un microprocesseur est un circuit intégré complexe caractérisé par une très grande intégration. Il est conçu pour interpréter et exécuter de façon séquentielle les instructions d'un

Plus en détail

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Les Entrées et Sorties: Programmées, interruptions, et DMA GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Entrées-sorties Programmées Par interruptions Le

Plus en détail

DEUG MIAS2 - MODULE INFORMATIQUE (MIA10B) EXAMEN (SEPTEMBRE 1999)

DEUG MIAS2 - MODULE INFORMATIQUE (MIA10B) EXAMEN (SEPTEMBRE 1999) coller l étiquette ici DEUG MIAS2 - MODULE INFORMATIQUE (MIA10B) EXAMEN (SEPTEMBRE 1999) Durée : 2 heures Aucun document autorisé - Calculatrices interdites Les réponses doivent être brèves et justifiées

Plus en détail

ASSEMBLAGE ET ÉDITION DES LIENS

ASSEMBLAGE ET ÉDITION DES LIENS ASSEMBLAGE ET ÉDITION DES LIENS Mewtow 11 novembre 2015 Table des matières 1 Introduction 5 2 La chaine d assemblage 7 2.1 Résolution des symboles.............................. 7 2.2 Relocation.....................................

Plus en détail

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l architecture ARM. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l architecture ARM GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Rappel: TP1: dû mardi prochain atelier: TP1 + micro-instructions Processeurs

Plus en détail

Les processeurs. Les entrées-sorties

Les processeurs. Les entrées-sorties Les entrées-sorties La problématique des entrées sorties est la suivante : - Le processeur va vite, plus vite que des éléments mécaniques tel que l on trouve dans une imprimante, une souris, un clavier.

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes On utilise le jeu d instructions ARM. ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H Tous documents autorisés Les questions sont indépendantes PROGRAMMATION ASSEMBLEUR PREMIERE PARTIE Soit

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

Contraintes, particularités. 1. Généralités... 2. 2. Gestion de la mémoire... 2. a. Type des variables et constantes... 2

Contraintes, particularités. 1. Généralités... 2. 2. Gestion de la mémoire... 2. a. Type des variables et constantes... 2 C Embarque Contraintes, particularités 1. Généralités... 2 2. Gestion de la mémoire... 2 a. Type des variables et constantes.... 2 b. Variables locales ou globales... 3 3. Interruptions... 5 4. Imposer

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice

Plus en détail

SIN : Maquettage d une solution en réponse à un cahier des charges

SIN : Maquettage d une solution en réponse à un cahier des charges SIN : Maquettage d une solution en réponse à un cahier des charges Module SIN 1.1 : Concevoir un système local et permettre le dialogue entre l homme et la machine Activité : TP2 IOWarrior - Commande de

Plus en détail

Architecture des ordinateurs TP 3

Architecture des ordinateurs TP 3 Architecture des ordinateurs ESIPE - IR1 TP 3 Objectif de cette séance L objectif de cette séance est d apprendre à utiliser la pile et à écrire des fonctions en assembleur En particulier, nous verrons

Plus en détail

Projet Pratique de INF241 Parcours de Tableaux

Projet Pratique de INF241 Parcours de Tableaux Projet Pratique de INF241 Parcours de Tableaux L objectif de ce projet est de travailler sur les tableaux en langage d assemblage ARM. Vous devez réaliser votre projet en partie lors des séances encadrées

Plus en détail

CORRECTION PARKING AUTOMATIQUE

CORRECTION PARKING AUTOMATIQUE ROYAUME DU MAROC MINISTERE DE L EDUCATION NATIONALE Académie de Casablanca DÉLÉGATION DE MOHAMMEDIA Lycée Technique Matière : Science de l Ingénieur A.T.C - Pr.MAHBAB Section : Sciences et Technologies

Plus en détail

Premiers pas avec MPLAB 8.0

Premiers pas avec MPLAB 8.0 Premiers pas avec MPLAB 8.0 Microchip propose pour le développement de ses microcontrôleurs, un «Environnement de Développement Intégré» ou IDE, sous la forme d un logiciel du nom de MPLAB, téléchargeable

Plus en détail

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if Pierre Boudes 28 septembre 2011 This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike

Plus en détail

Architecture Matérielle et Logicielle (LIF6)

Architecture Matérielle et Logicielle (LIF6) Architecture Matérielle et Logicielle (LIF6) Exercice 1 : Langage machine On se place sur un processeur hypothétique, qui accède à une mémoire centrale dans laquelle la taille d une case mémoire est de

Plus en détail

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96

Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96 Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.

Plus en détail

Multi-processeurs, multi-cœurs, cohérence mémoire et cache

Multi-processeurs, multi-cœurs, cohérence mémoire et cache Multi-processeurs, multi-cœurs, cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Parallélisme inter instructions n Exécution : une séquence d instructions appliquées à un 1

Plus en détail

Unité 2: Représentation interne des informations. Unité 2: Représentation interne des informations

Unité 2: Représentation interne des informations. Unité 2: Représentation interne des informations Objectifs: À la fin de cette unité, - vous saurez comment les caractères et les nombres entiers positifs et négatifs sont représentés dans la mémoire d'un ordinateur. - vous saurez comment on effectue

Plus en détail

Parc informatique. Le moniteur. La souris. L unité centrale. Lecteur CD/ DVD. Le lecteur de disquette. Le clavier

Parc informatique. Le moniteur. La souris. L unité centrale. Lecteur CD/ DVD. Le lecteur de disquette. Le clavier Parc informatique Le moniteur La souris L unité centrale Le lecteur de disquette Lecteur CD/ DVD Le clavier L ordinateur enregistre des faits, appelés des données, qu il traite en suivant des instructions

Plus en détail

Protocole Remote Telnet Viewer. Manuel d administration

Protocole Remote Telnet Viewer. Manuel d administration Protocole Remote Telnet Viewer V1.0 12/06/2015 Sommaire PROTOCOLE REMOTE TELNET VIEWER... 2 1 Généralités... 2 1.1 Etapes... 2 2 Trames... 3 2.1 Initialisation... 3 2.2 Mise à jour de l écran... 4 2.3

Plus en détail

Département Informatique L3 Mention Informatique Jean-Michel Richer Architecture des Ordinateurs jean-michel.richer@univ-angers.

Département Informatique L3 Mention Informatique Jean-Michel Richer Architecture des Ordinateurs jean-michel.richer@univ-angers. Département Informatique L3 Mention Informatique Jean-Michel Richer Architecture des Ordinateurs jean-michel.richer@univ-angers.fr 2015/2016 Travaux Dirigés 1 Représentation de l information En informatique,

Plus en détail