TPs M1 SME. Salles G45 Bât 3A (voir plan fac page 2) Année Technicien : Franck Lacourrège. Hélène LEYMARIE // Thierry PERISSE 1

Transcription

1 TPs PLL M1 SME TPs M1 SME PLL ci 4046 Boucle à verrouillage de phase Salles G45 Bât 3A (voir plan fac page 2) Contacts Cours / TDs : Hélène LEYMARIE Contacts TDs / TPs : Thierry PERISSE helene.leymarie@univ-tlse3.fr thierry.perisse@univ-tlse3.fr thierryperisse.free.fr Technicien : Franck Lacourrège TP1 : PLL Caractérisation 4046 TP2 : PLL Application FM Année Hélène LEYMARIE // Thierry PERISSE 1

2 TPs PLLs M1 SME A Préparation Les questions théoriques sont à préparer avant de venir en TP (la préparation peut être demander en début de séance et doit être jointe au compte rendu en fin de séance) B Manipulation Une validation de chaque partie expérimentale doit être faite avec un responsable de TP. Hélène LEYMARIE // Thierry PERISSE 2

3 TP1 BOUCLE A VERROUILLAGE DE PHASE (4046) Le but de ce TP est de caractériser la boucle à verrouillage de phase en statique et en dynamique, puis d en définir les plages de capture et de maintien. En tant que système asservi, on n omettra pas de vérifier les conditions de stabilité du système. 1 Brefs rappels théoriques Page 1/13

4 Page 2/13

5 Page 3/13

6 2 Présentation du circuit intégré 4046 L étude expérimentale de la PLL sera réalisée grâce au composant HCF4046 qui est un circuit intégré de la famille CMOS Il se compose d un oscillateur linéaire commandé en tension (OCT ou VCO) et de deux comparateurs de phase au choix. C est un circuit intégré «classique» pour réaliser une boucle à verrouillage de phase numérique. Les applications les plus courantes de la PLL (Phase Locked Loop) sont la démodulation de fréquence, la synthèse de fréquence, la reconstitution de porteuse dans certains cas de démodulation AM, décodeur stéréophonique Schéma équivalent et brochage en boitier DIL : Page 4/13

7 I ETUDE STATIQUE DE LA PLL Ia) Etude du VCO 3 Travaux pratiques Le circuit sera alimenté par une tension V cc = 15 V. Il est nécessaire de découpler l'alimentation par un condensateur de 4,7 µf. On prend C 1 = 470 pf, R 1 = R 2 = 100 kω. (ces valeurs sont à obtenir précisément) En utilisant la documentation technique du 4046 (annexe 1), déterminer F min, F max, F L et f 0. On donne F min = F 0 - F L et F max = F 0 + F L. Tracer la fréquence du signal de sotie V 4 (nommée fs) en fonction de V 9 pour V 9 variant de 0 V à 16 V. En déduire la pente K0 du VCO (K0 = ω/ u rd V -1 s -1 ) et la fréquence F 0. Comparer F min et F max aux valeurs effectivement obtenues. Ib)- Etude du comparateur de phase 1 (CP1) Le tracé de la caractéristique du comparateur de phase s effectue ici lorsque le système est bouclé. Mesurer précisément la résistance R3 et C2 du filtre passe bas. Câbler le montage et visualiser à l oscilloscope V14,V4 et V9. Conclure. Tracer la tension V9 (mode DC du voltmètre) en fonction du déphasage Φe-Φs lorsque la PLL est verrouillée (Fe=Fs). En déduire la pente Kd de la caractéristique (V/rad). Comparer la à la valeur théorique. Page 5/13

8 II ETUDE DYNAMIQUE DE LA PLL II a) Stabilité de la PLL A l aide de l annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 10 Kohms et des capacités C2 égales à 1 nf ou 10 nf. A quoi sert le filtre passe bas? Expliquer le compromis stabilité /filtrage et trouver une solution. Par un souci de simplicité de câblage, le filtre passe bas sera par la suite constitué de R2 et C3 seulement (R4 = 0). II b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (loock in range) En augmentant progressivement la fréquence F e du signal d'entrée, noter la fréquence F c1 où la PLL se verrouille (Visualiser V 14 et V 4 ). En continuant d'augmenter F e, noter la fréquence F L2 où la PLL décroche. Faire la même étude pour les valeurs décroissantes de F e, noter les fréquences F c2 et F L1. F C1 F L2 Fe valeurs croissantes Fe valeurs décroissantes F L1 F C2 En déduire les plages de capture F C2 - F C1 = 2 F C et de verrouillage F L2 - F L1 = 2 F L. Refaire les mesures pour une capacité C2 = 10 nf. Expliquer les phénomènes de déverrouillage et de capture puis comparer vos résultats aux valeurs théoriques trouvées dans la notice technique. II c) Verrouillage sur les harmoniques Pour C = 1 nf, la boucle étant verrouillée, visualiser les tensions V 4 et V 14. Faire varier la fréquence du signal d'entrée de 0 à 100kHz. Que se passe-t-il? Conclure quant-à l'utilisation de ce dispositif pour une restitution de porteuse AM en vue d'une détection synchrone. II d) Modélisation du système bouclé d ordre 2 Le but de cette manipulation est d observer la réponse de la PLL à un échelon indiciel appliqué à l entrée de la PLL. Il s agit d un échelon de fréquence Fe. Ce dernier sera obtenu à l aide d'un générateur Agilent en réalisant une modulation de fréquence. Il s'agit d'une modulation FSK réalisée à partir d'un échelon de tension interne noté Umodulant. La fréquence Fe doit être comprise dans la plage de capture. La tension interne Umodulant est un signal carré de fréquence égale à 100Hz ou à 1 Hz selon les mesures à effectuer. L échelon de fréquence Fs en sortie de la PLL est observable sur la patte 9 (entrée du VCO de la PLL). Pourquoi? Page 6/13

9 On choisira C2 égale à 10 nf. Régler le générateur Agilent pour réaliser la modulation FSK. Vérifier que la PLL est bien verrouillée. Observez à l oscilloscope la tension V9. Conclure. On modélise la PLL par un système du second ordre de fonction de transfert T(p)= Fs(p)/Fe(p) avec 2 p ω 1 m + 2 p + 1 ω T(p) = 0 0 En observant V9, mesurer le dépassement d et la pseudo pulsation ω p. Comparer ces valeurs aux valeurs théoriques. πm On donne : Dépassement d = exp( ) 2 1 m avec ω 0 = Pseudo Pulsation ω p = ω 0. 1 m 2 KoKd 1 et m = τ 2. 1 Ko. Kd. τ III MEME ETUDE AVEC LE COMPARATEUR DE PHASE 2 Principe du comparateur de phase 2 : - Si V 3 est en avance de phase par rapport à V 14, V 13 est mis à zéro pendant un temps proportionnel à ce déphasage. C se décharge alors à travers R et V 9 diminue, donc la fréquence F 3 également. V 3 se trouve donc "retardé". - Si V 3 est en retard de phase par rapport à V 14, V 13 est mis à V CC pendant un temps proportionnel à ce déphasage. C se charge alors à travers R et V 9 augmente, donc la fréquence F 3 également. V 3 se trouve donc "avancé". Page 7/13

10 cte. - Si V 3 et V 14 sont en phase, V 13 est à l'état haute impédance. C reste alors chargé, donc V 9 = cte et F 3 = III a) Stabilité de la PLL A l aide de l annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 6.8 Kohms, R4 à 1 Kohm et une capacité C2 égale à 159 nf. III b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (lock in range) Mesurer les fréquences de verrouillage et de capture. Comparer les avec les valeurs théoriques données dans la documentation technique. III c) Verrouillage sur les harmoniques Visualiser V 4 et V 14 lorsque la boucle est verrouillée. Faire varier F e de 0 à 100 Khz. Existe t-il un verrouillage sur les harmoniques sur la fréquence d'entrée. Conclure quant-à l'utilisation de ce dispositif pour une restitution de porteuse en modulation d'amplitude (AM) en vue d'une détection synchrone pour une émission de France Inter par exemple ( 162 KHz). Bibliographie : «Boucles à verrouillage de phase» Michel Girard Edisciences ftp://ftp.discip.crdp.ac-caen.fr/discip/physapp/bts/electronique/107.pdf Page 8/13

11 Annexe 1 : DOCUMENTATION TECHNIQUE DU 4046 (EXTRAIT) Page 9/13

12 Page 10/13

13 ANNEXE 2 : ETUDE DE LA STABILITE Page 11/13

14 DOCUMENT REPONSE : Travaux pratiques I caractéristiques statiques Ia) caractéristique statique du VCO V9(mode DC voltmètre) Fs (Hz) Pente Ko expérimentale(rad/s/v) = Pente Ko théorique(rad/s/v) = Fo = Fmin = Fmax = Ib) caractéristique statique du comparateur de phase R3mesurée = C2mesurée = Conclusion des chronogrammes V14, V4 et V9 : V9(mode DC voltmètre) Φe-Φs ( ) Pente Kd expérimentale (V/rad) = Pente Kd théorique (V/rad) = II caractéristiques dynamiques : Comparateur de phase 1 et filtre passe bas1 IIa) stabilité IIb) Mesure des plages de verrouillage et de capture Valeurs de C2 C=1nF C = 10 nf Plage de verrouillage expérimentale 2 F L Plage de verrouillage théorique 2 F L Plage de capture expérimentale 2 F C Plage de verrouillage théorique 2 F L Explications des phénomènes de capture et de déverrouillage Page 12/13

15 II c) Modélisation du système d ordre 2 Valeurs de C2 C=10 nf dépassement expérimental d dépassement théorique d Pseudo Oscillation Expérimentale ω p Pseudo Oscillation théorique ωp m théorique = ω o theorique = II d) Verrouillage sur harmoniques III caractéristiques dynamiques : Comparateur de phase 2 et filtre passe bas 2 IIIa) stabilité IIIb) Mesure des plages de verrouillage et de capture Valeurs de C2 C=159 nf Plage de verrouillage expérimentale 2 F L Plage de verrouillage théorique 2 F L Plage de capture expérimentale 2 F C Plage de verrouillage théorique 2 F L Etude des phases de V14,V4 et V9 : III c) verrouillage sur harmoniques Page 13/13

16 TP2 PLL Application modulation et démodulation FM TP2 Application PLL FM Application CI PLL 4046 I Modulation de fréquence (ou de phase): I-1 Principe: On utilise la PLL 4046 alimentée en +15v avec son comparateur de phase 1 et le filtre passe bas RC. On réalise une modulation en ajoutant un signal modulant Vm(t)=Vmcos(2πfmt) à l'entrée du VCO. La tension de sortie est alors modulée en fréquence ou en phase. Pour simplifier les calculs, on supposera que Ve(t)=Vecos(2πf0t+ϕe) et Vs(t)=Vscos(2πf0t+ϕs). A partir du schéma bloc en grandeurs phases, et en prenant Ve comme origine des phases (ϕe=0), déterminer les fonctions de transfert: φs(p)/vm(p) puis fs(p)/vm(p) (2π fs=dϕs/dt). Calculer la fréquence de coupure fc de fs(p)/vm(p). Déterminer le type de modulation suivant la valeur de fm par rapport à fc. En supposant dans un premier temps U0=VDD/2 puis U'0=VDD/2, déterminer l'expression du signal modulé pour les deux types de modulation. I-2 Caractéristiques des éléments de la PLL: Calculer R0 et C0 du VCO pour avoir f0=50 khz (R2 ). Mesurer K0, la fonction de transfert du VCO (en Hz/v). On choisit une fréquence de coupure du filtre de 500Hz (R=10kΩ, C=33nF). Calculer la fréquence de coupure fc (Kd=VDD/ π). I-3 Modulation: Appliquer la tension modulante (Vm=0,5v). Observer le signal modulé à l'aide de l'analyseur de spectre, ainsi que les tensions U0 et U'0 pour différentes valeurs de fm. Commenter. Thierry PERISSE 1

17 TP2 II Démodulation de fréquence: II-1 Principe: PLL Application modulation et démodulation FM Le signal d'entrée est modulé en fréquence grâce à deux GBF. Si les performances dynamiques de la boucle lui permettent de maintenir une erreur de fréquence nulle, la tension à l'entrée du VCO est l'image des variations de la fréquence du signal d'entrée. La fréquence centrale de la PLL doit être égale à celle de la porteuse. Calculer R0 et C0 du VCO pour avoir f0=50 khz (R2 ). II-2 Étude de la démodulation: Calculer la fonction de transfert : U(p)/ fe(p). Déterminer les paramètres imposant le choix des éléments du filtre. Visualiser la tension de sortie pour différents signaux modulants (sinus, triangle et carré), et pour différentes valeurs de la fréquence de coupure du filtre (100 Hz, 500 Hz, 1 khz). Observer les limites de variations de la fréquence et de l'amplitude du signal modulant. Expliquer. Synoptique de la modulation de fréquence Synoptique de la démodulation de fréquence Thierry PERISSE 2

18 TP2 PLL Application modulation et démodulation FM Présentation de la maquette PLL 4046 Cette maquette permet l étude des fonctionnements statique et dynamique de la PLL intégrée 4046, et de réaliser les applications suivantes: - modulation de fréquence et de phase. - démodulation de fréquence. - synthèse de fréquence. Sont fournis avec la maquette: - le schéma synoptique. - le schéma de la face avant. - le détail de chaque élément de la maquette. - la documentation de la PLL Thierry PERISSE 3

19 TP2 PLL Application modulation et démodulation FM Thierry PERISSE 4

20 TP2 PLL Application modulation et démodulation FM PRÉSENTATION DES ÉLÉMENTS DE LA MAQUETTE 1 alimentation: La PLL peut être alimentée sous V DD = 5, 10 ou 15V. L alimentation des circuits auxiliaires (amplificateurs opérationnels...) se fait avec - V CC = -15V et +V CC = +15V. La masse V SS est commune. 2 Comparateur de phase: La PLL contient deux comparateurs de phase différents. Le choix entre ces deux comparateurs se fait en sortant avec un fil sur les sorties notées PC1 ou PC2. Les deux entrées du comparateur sont le signal d entrée «sign» appliqué par l utilisateur, et le retour de la boucle «comp in» relié intérieurement. 3 Filtre passe bas: ou Il est possible de réaliser deux types de filtre passe bas en connectant des éléments extérieurs. Thierry PERISSE 5

21 TP2 4 Sommateur: PLL Application modulation et démodulation FM Schéma de câblage du sommateur : V modul +VCC R5 10k 3 TL072 R4 10k TL VCC R2 10k R3 10k L interrupteur 1 possède trois positions: - haut (modul): envoie à l entrée du VCO la somme d un signal extérieur et de la sortie du filtre passe bas. 5 VCO: - milieu ( ): le VCO et le filtre passe bas sont déconnectés. - bas (FPB): le VCO et le filtre passe bas sont directement reliés. La fréquence centrale du VCO est réglée par les éléments extérieurs C1, R1, et R2. Le potentiomètre est en série avec R1 pour un ajustement précis de la fréquence centrale. L entrée du VCO est accessible directement sur la patte 9 ou par un suiveur sur la patte 10. Thierry PERISSE 6

22 TP2 6 Compteur: PLL Application modulation et démodulation FM L interrupteur 2 possède trois positions: - haut (VCO): le VCO est directement relié au comparateur de phase. - milieu (Æ): le VCO et le comparateur de phase ne sont pas connectés. - bas ( N): un compteur modulo N est inséré entre le VCO et le comparateur de phase. N peut prendre les valeurs 1 à 99 grâce aux deux roues codeuses. Schéma de câblage du compteur: COMPT in COMPT out U1 A B C D CI CLK PE B/D U/D 4029 QA 6 QB 11 QC 14 QD 2 CO U2 A B C D CI CLK PE B/D U/D 4029 QA 6 QB 11 QC 14 QD 2 CO C 1 R1 R2 R3 R4 R5 R6 R7 R Reseau 10 k VCC ROUE CODEUSE DIZAINES ROUE CODEUSE UNITES Thierry PERISSE 7