UNITE ARITHMETIQUE ET LOGIQUE (UAL) 4 BITS : Additionneur 4 bits Soustracteur 4 bits Multiplieur 4 bits Diviseur 4 bits 4 opérations logiques de 4

Transcription

1 UNITE ITHMETIQUE ET LOGIQUE (UL) 4 IT : dditionneur 4 bits oustracteur 4 bits Multiplieur 4 bits Diviseur 4 bits 4 opérations logiques de 4 bits

2 1- Opérations rithmétiques : dditionneur 4bits : L additionneur 4 bits est déjà fait dans les rapports précédents. ircuit d après M11 : 0 H1 0 0 Ke y = F 1 1 Ke y = 1 Ke y = D 2 Ke y = E 2 Ke y = F H2 F H3 F Ke y = G Ke y = H H4 F V1 12 V 2

3 oustracteur 4 bits Le soustracteur 4 bits est déjà fait dans les rapports précédents. ircuit d après M11 : 0 H1 0 0 Ke y = 1 1 Ke y = 2 2 Ke y = 3 oustracteur complet 1 bits H2 oustracteur complet 1 bits H3 oustracteur complet 1 bits H V1Ke y = 12 V oustracteur complet 1 bits Multiplieur 4 bits Présentation : Le multiplieur 4 bits est réalisé avec 16 portes ND et 3 additionneurs de 4 bits, les portes ND permettent de faire les multiplications logiques entre les entrées, après ces opérations de multiplication les additionneurs vont réaliser l addition logique verticalement, puis on obtient les résultats de sortie. e multiplieur 4 bits a 8 entrées et 8 sorties et il est capable de faire n importe qu elle multiplication arithmétique de 4 bits. 3

4 Voila l opération : 0 3 et 0 3 sont des entrées, et 0 7 sont des sorties. Logigramme : Les circuits en couleur orange sont des additionneurs de 4 bits. 4

5 ircuit d après M11 : H MLT V1 12 V 7 5

6 Diviseur 4 bits Présentation : La division binaire s'effectue à l'aide de soustractions et de décalages, comme la division décimale, sauf que les digits du quotient ne peuvent être que 1 ou 0. Le bit du quotient est 1 si on peut soustraire le diviseur, sinon il est 0. Prenons par exemple un nombre de 8 bits et divisons-le par un nombre de 4 bits, en visant un résultat exprimable sur 4 bits, et un reste de 8 bits en détaillant toutes les opérations : Dans notre cas on prend un nombre de 4 bits et divisons-le par un nombre de 4 bits, en visant un résultat exprimable sur 4 bits, et un reste de 4 bits : Nous tirerons les enseignements suivants de ces exemples : Il est possible d'obtenir une division par une suite (ou une cascade) de soustractions et de décalages. 2) les emprunts de sortie des soustractions sont égaux à l'inverse des bits correspondants du quotient. 3) à chaque soustraction, il faut pouvoir transmettre soit le nouveau reste, soit le reste précédent (restauration), selon qu'elle donne un emprunt de sortie nul ou non. 6

7 En visant une décomposition combinatoire, nous allons construire un soustracteur de 1 bit incorporant le sélecteur de sortie mentionné : Les équations de sortie de ce module s'établissent facilement : it de reste: = (D xor xor I) and N or D and N Emprunt: O = D and or D and I or and I Un tel module peut être câblé en réseau pour obtenir un diviseur d'un nombre quelconque de bits, en utilisant les enseignements 1), 2) et 3) ci-dessus pour diviser un nombre de 4 bits par un nombre de 4 bits et obtenir un quotient Q et un reste de 4 bits : 7

8 oustracteur et multiplexeur : I I H1 N O N O I l intérieur : H2 soustracteur-mux- H3 e1 e1 sortie e2 sortie e2 adresse adresse MuX (1Eadresse) oustracteur complet 1 bits N O Logigramme de diviseur 4 bits (21 soustracteur-mux) : 8

9 ircuit d après M11 : Q0 0 1 Q H1 0 0 Q0 Q0 1 1 Q1 Q1 2 2 Q2 Q2 3 3 Q3 Q déviseur 4 bits-boitier Q2 Q V1 12 V Opérations logiques de 4 bits a0 b0 O U91 O2 a1 b1 a2 b2 U92 O2 U93 O2 s0 s1 s2 s3 a3 b3 U94 O2 9

10 10 XO ND NO a0 b0 a1 b1 a2 b2 a3 b3 s0 s1 s2 s3 U95 XO2 U96 XO2 U97 XO2 U98 XO2 a0 b0 a1 b1 a2 b2 a3 b3 s0 s1 s2 s3 U99 ND2 U100 ND2 U101 ND2 U102 ND2 a0 b0 a1 b1 a2 b2 a3 b3 s0 s1 s2 s3 U103 NO2 U104 NO2 U105 NO2 U106 NO2

11 3- Démultiplexeur a 3 entrées d adresse : Il sert à sélectionner l opération (addition ou soustraction ou multiplication ) dans l UL. Table de vérité : (E= donné) E E E E E E E E 11

12 Logigramme : ircuit d après M11 : E E E H1 demux V1 12 V 12

13 4- Parity flag(pf) Parité : si le résultat de l'opération contient un nombre pair de 1 cet indicateur est mis à 1, sinon zéro. 5- ign flag(f) est positionné à 1 si le bit de poids fort du résultat d'une addition ou soustraction est 1; sinon F=0. F est utile lorsque l'on manipule des entiers signés, car le bit de poids fort donne alors le signe du résultat. 6- arry flag(f) etenue : cet indicateur et mis à 1 lorsque il y a une retenue du résultat. Il intervient dans les opérations d'additions (retenue) et de soustractions (borrow) sur des entiers naturels. Il est positionné en particulier par les instructions DD, U et MP (comparaison entre deux valeurs), F = 1 s'il y a une retenue après l'addition ou la soustraction du bit de poids fort des opérandes. 7-Unité rithmétique Et Logique (UL 4bits) Présentation : e type de composant est implémenté dans un microcontrôleur, c est le composant central qui permet de réaliser tous les calculs. Grâce à des bus il accède : ux registres du microcontrôleur, ux données numériques contenues dans les mémoires mortes et les mémoires vives, ux différents périphériques d entrées/sorties du microcontrôleur. 13

14 chéma de notre UL 4 bits : Table d opérations de 4 bits : 14