Chapitre 1. Organisation de l ordinateur 23/01/2011 1

Dimension: px
Commencer à balayer dès la page:

Download "Chapitre 1. Organisation de l ordinateur 23/01/2011 1"

Transcription

1 Chapitre 1. Organisation de l ordinateur 1

2 Objectif A terme comprendre l architecture de la future machine à pile (processeur Java). Pour cela, il faut comprendre comment s exécutent les instructions d un processeur : cycle d exécution machine. Cette exécution doit être contrôlée, notion de contrôleur, et dans le cas multi-cyles, notion de séquenceur. Ce séquenceur sera implanté comme un microprogramme dans l architecture PicoJava, donc étude des différentes implantations de contrôleur. 2

3 Plan I. Cycle d exécution machine II. Structure en couches de l ordinateur III. Rappels sur les composants du processeur IV. Implémentation temporelle 1. Mono-cycle 2. Multi-cycle 3. Pipeline V. Implémentation du contrôleur 1. Architecture RISC 2. Décodage des instructions 3. Microprogrammation VI. Exemple du MIPS R3000 3

4 I. Cycle d exécution machine 4

5 1. Les rappels : Architecture de Von Neumann (1952) Mémoire (4096 mots de 40 bits) Unité arithmétique et logique Accumulateur Unité de commande Entrées Sorties 5

6 Le bus central UC Mémoire Console E/S à ruban Autres E/S Architecture du PDP-8 (1965) structurée autour d un bus central : L omnibus 6

7 Architecture actuelle de l ordinateur UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne Bus externe Données Adresses Commandes 7

8 2. Echanges entre le processeur et la mémoire Le processeur exécute un programme Programme écrit en mémoire Transfert d instructions Le programme manipule des variables Transfert de données Toutes ces informations sont rangées à un certain emplacement Transfert d adresses 8

9 Principe général d exécution UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne 1) Charger la prochaine instruction 9

10 Principe général d exécution UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne 2) Charger les données sur lesquelles travaille l instruction 10

11 Principe général d exécution UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne 3) Exécuter l instruction et modifier la copie locale des données 11

12 Principe général d exécution UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne 4) Ranger le résultat en mémoire 12

13 Principe général d exécution UC / CPU Unité de Contrôle Disque (HDD) Registres UAL Mémoire principale Unités d entrée/sortie Bus interne 5) Envoyer l adresse de la prochaine instruction Revenir à l étape 1) 13

14 3. Synthèse - Cycle d exécution machine Un cycle d exécution machine consiste à 1. Charger l instruction 2. Décoder l instruction 3. Charger ses données 4. Faire un traitement sur ces données 5. Ranger le résultat du traitement 6. Désigner la prochaine instruction 7. Retour 14

15 II. Structure de l ordinateur 15

16 1. Structure système 1. Unité de traitement 2. Hiérarchie mémoire 3. Périphériques 4. Média de communication (Bus système) 16

17 2. Organisation multi niveaux de l unité de traitement Niveau 5 Couche des langages d application Traduction (compilateur) Niveau 4 Couche du langage d assemblage Niveau 3 Niveau 2 Niveau 1 Niveau 0 Couche du système d exploitation Couche architecture du jeu d instruction (ISA) Interprétation (microprogramme) ou exécution directe (cablé) Couche microarchitecture Couche logique numérique Traduction (assembleur) Interprétation partielle (OS) Matériel 17

18 a. Niveau physique Architecture et fonctionnement interne des composants Informations au niveau bit s abc abc abc abc a a b c a b c a b c a b c e1 e2 b a b c OU s en s c a b c 18

19 b. Niveau microarchitecture Architecture matérielle du processeur Information au niveau mot 3 MAR MDR PC 4 to 16 Decoder Memory control signals (rd,wr,fetch) 4 MPC 9 MBR SP 8 8 Contrôleur LV CPP JMPC Addr J Alu C MIR M B TOS OPC JAMN/JAMZ H B Bus High Bit 2 6 ALU N Z C Bus Shifter 2 19

20 c. Niveau ISA Architecture de jeu d instruction du processeur Interface entre matériel et logiciel Écrit en code binaire C est le code manipulé et mémorisé en mémoire principale au moment de l exécution Totalement dépendant de l architecture sousjacente Informations au niveau mot Dimensionnement des champs de l instruction : Adresse Constantes Opérandes Code d instruction adressage 20

21 d. Niveau OS Exemple : primitives de ucos Visibilité du niveau système Gestion du code binaire, du chargement Responsable de la commutation de contextes Services de communications entre UC / CPU processus Abstraction des périphériques d E/S Unité de Contrôle Registres UAL Bus interne Mémoire principale Disque (HDD) Unités d entrée/sortie 21

22 e. Niveau Assemblage Premier niveau historique de programmation Dépend d une famille d architecture de processeur /* code assembleur */ /* a:r0 b:r1 Tab:R2 */ load R2,Tab; load R0,(R2); load R1,12; add R3,R0,R1; store (R2),R3; 22

23 f. Niveau Langage d application L interface avec le programmeur humain Langages Abstraction des mécanismes d exécution de l unité de calcul sous-jacente Totalement indépendant du CPU Nécessité de logiciels qui écrivent du code : Compilateurs Assembleurs Interpréteurs Editeurs de liens 23

24 int main (){ int a = 3; return a = b+c; } main : load a, R1 add R1, R2, R3 $0F47 0x03D810A2 24

25 III. Composants de l unité de traitement 25

26 26 1. Interface du microprocesseur A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 Vcc GND D0 D1 D2 D3 D4 D5 D6 D7 Données Adresses Alimentation et masse Read Write INTR INTA NMI READY Mémoire Périphérique PRÊT Demande Bus ACK. Bus Horloge M I C R O P R O C E S S O R In Out InOut

27 2. Le chemin de donnée 27

28 a. l ALU Fo F1 A B 8 8 InvA, EnA, EnB Inc ALU 8 N Z O 28

29 Tableau de commande des fonctions de l ALU 29

30 Tableau de commande des fonctions de l ALU 30

31 Tableau de commande des fonctions de l ALU 31

32 Tableau de commande des fonctions de l ALU 32

33 b) Registres du processeur Entrées / Sorties de l ALU? A B Commandes ALU 8 N Z O 33

34 Rappel : le Registre 4 bits D3 D2 D1 D0 D Q D Q D Q D Q Q Q Q Q CK CK CK CK CK Read CK RD 34

35 Architecture à chargement / rangement Banc de registres Qui place la valeur des signaux de commandes? A B Commandes ALU 8 N Z O 35

36 c. Accès à la mémoire Accès Banc de registres Registre d adresse de données (AD) A B Commandes ALU 8 N Z O 36

37 MIPS microprocessor specifications Model Frequency [MHz] Year Process [µm] Transistors [millions] Die size [mm²] IO P i n s Power [W] Voltage Dcache [k] Icache [k] Scache [k] R none R none R R R R R R R R R R16000A

38 d. Exemple du MIPS R3000 Data In / Data Out ES Y PC RI R(i) ADR DT X Adresse 38

39 e. Synthèse Le chemin de données est principalement composé de : Une unité de calcul (ALU) De registres de mémorisation temporaire des données De bus de communication entre l ALU et les registres De moyen d accès à la mémoire (adresse + données) 39

40 Notion de micro-architecture Les choix d organisation du chemin de donnée forment ce que l on appelle la microarchitecture du processeur : Le CdD dispose de 2 ou 3 bus Le nombre de registres L architecture dispose d un pipeline Elle est superscalaire Son contrôle est microprogrammé ou cablé 40

41 2. Unité de contrôle 41

42 Architecture externe du Mips R3000 it berr reset frz 6 3 rw CK adr data 42

43 a. Contrôle et chemin de données Architecture du Mips R3000 it berr reset frz 6 Partie Contrôle 3 rw CK commandes Indications adr 32 Partie Opérative 32 data 43

44 Chemin de données et contrôleur Accès mémoire Banc de registres Contrôleur A B Commandes ALU 8 O N Z Chemin de données 44

45 b. Rôle du contrôleur Commander les opérations de l ALU Placer les adresses mémoire de lecture de données (variables). Requête en lecture Désigner parmi les registres ceux qui alimenteront les 2 entrées de l ALU (1 dans le cas d un ACC) Désigner dans quel registre le résultat de l ALU doit être rangé Placer l adresse mémoire à laquelle doit être mémoriser un résultat (variable). Requête en écriture Charger la prochaine instruction (registre PC) Le contrôleur dépend de l architecture 45

46 Plus précisément 1) Charger l instruction 3) Charger les données Registres Accès mémoire Contrôleur 2) Décoder l instruction 6) Retour Adr. Prochaine instruction 4) Exécuter l opération A 6 Commandes B 8 8 ALU 8 O N Z 5) Ranger le résultat Chemin de données 46

47 c. Commandes de l architecture Tous les signaux de commande de l architecture sont mémorisées dans un seul registre appelé le Registre d Instruction (RI) Il est composé de plusieurs champs contrôlant chacun une partie de l architecture L ALU Les opérandes de l ALU La/les sorties de l ALU Les accès mémoires (Lecture, écriture, fetch) Des données complémentaires (immédiat, adresse de saut ) RI Donnée sup Bus de sortie Bus d entrée ALU Mémoire 47

48 d. Retour sur le cycle d exécution du processeur Un cycle d exécution du processeur correspond à l exécution d une instruction : Donnée sup Bus de sortie Ces instructions sont des suites de bits (commandes) que l on peut coder par des mnémoniques : ADD R0, R0, R1 Bus d entrée Op. ALU Décodage Mémoire Aucune R0 R0 et R1 A+B Aucune LOAD R3, (R4) Aucune R3 Registre mémoire A Lecture 48

49 Langage C int a,b; scanf(«%d»,&b); a = sqrt(b); printf(«%d»,a); Bibliothèque de fonctions Compilateur C Langage assembleur debut: bsr $3520 ldaa $1000 bsr $2024 pusha Micro Complexité Taille Code du machine programme... $40 $37 $F0 $35 $20 $32 $10 $00 $F0 $20 $24 $3B... Assembleur 49

50 Cycle d exécution machine 1. Charger l instruction 2. Incrémenter PC 3. Décoder l instruction 4. Charger les données 5. Exécuter l opération 6. Ranger le résultat RI DECOD Registres de travail ALU PC+1 RI_tmp R_AdrD 7. Retour total:sr 50

51 e. Synthèse Architecture composée de 2 parties Le chemin de donnée réalise les traitements 1. Unité de transfert mémoire Registre d adresse de données Registre d adresse d instructions ou Compteur Ordinal (CO) ou PC 2. Registres de travail (architecture à Accumulateur, à Pile, à banc de registres) 3. L ALU Le contrôleur 4. Décodeur Registre de transfert des instructions Registre d instruction 5. Séquenceur Positionne les commandes à chaque cycle d horloge 51

52 RI_tmp Décodeur PC Séquenceur Chemin de donnée R_AdrD SR RI Contrôleur Commandes A B Commandes ALU 8 N Z O 52

53 Résumé Une architecture de Von Neumann est constituée de 5 unités: 1. de Calcul 2. de Mémoire 3. de Registres 4. Séquenceur 5. Décodeur Les échanges avec la Elle utilise les 2 registres mémoire sont de 3 sortes principaux suivants : : PC RI Elle s exécute en 7 étapes : 1. Fetch instruction 2. Incrémenter PC 3. Décoder l instruction 4. Charger données 5. Exécuter l opération 6. Ranger le résultat 7. Retour Données Instructions Adresses 53

54 Le circuit se construit autour d une bibliothèque de portes/composants Portes INV_ OR_ AND_ NAND_ MSI MAJ_ MUX_ DEC_ Registre_ LSI PLA_ ALU_ RAM_ NOR_ COMP_ XOR_ latchd HalfAdder _ ADDER_ 54

55 Animation : Exécution du processeur 55

56 Exécution du processeur Exemple sur une architecture à banc de registres Composée des 5 parties définies précédemment 1. Calcul (ALU) 2. Registres de travail 3. Transfert mémoire 4. Séquenceur 5. Décodeur 56

57 Architecture de base d un processeur (architecture Von Neumann) Unité(s) de calcul Registres Unité d données Unité de décodage Séquenceur 57

58 Exécution du programme ALU banc de registres R0 R1 unité d adressage PC RI unité de décodage 58

59 Exemple (simple) /* exemple en C */ int a,b; a = 2; b = 12; a = a + b;... compilateur /* code assembleur */ /* a:r0 b:r1 */ load R0,2; load R1,12; add R0,R0,R1; Le rôle du compilateur consiste principalement, ici, à effectuer une allocation des variables du programme (a et b) aux registres disponibles dans le processeur et à traduire les opérations arithmétiques en instructions assembleur. 59

60 load R0,2 60

61 Phase de recherche de l instruction (I-Fetch) ALU banc de registres R0 R1 unité d adressage PC+1 load RIR0, 2 unité de décodage 61

62 Phase de décodage de l instruction (Decode) ALU banc de registres R0 R1 unité d adressage PC+1 load R0, 2? unité de décodage 62

63 Phase d exécution de l instruction (Execute) ALU banc de registres R0 R1 unité d adressage PC+1 load R0, 2 unité de décodage 63

64 add R0,R0,R1 64

65 Phase de recherche de l instruction (I-Fetch) ALU banc de registres R0 R1 unité d adressage PC+1 add R0, RI R0, R1 unité de décodage 65

66 Phase de décodage de l instruction (Decode) ALU banc de registres R0 R1 unité d adressage PC+1 add R0, R0, R1? unité de décodage 66

67 Phase d exécution de l instruction (Execute) ALU add banc de registres R0 R1 unité d adressage PC+1 add R0, R0, R1 unité de décodage 67

68 Cas des accès en mémoire /* exemple en C */ int Tab[100]; a = Tab[0]; b = 12; Tab[12] = a + b; compilateur /* code assembleur */ /* a:r0 b:r1 Tab:R2 */ load R2,Tab; load R0,(R2); load R1,12; add R3,R0,R1; store (R2),R3; Le compilateur doit effectuer une allocation d espace mémoire aux structures de données (statiques) utilisées dans le programme. En fonction des cas (espaces mémoire dédiés, mémoires multiples), le code compilé peut être différent. 68

69 load R0,(R2) 69

70 Phase de recherche de l instruction (I-Fetch) ALU banc de registres R0 R1 R2 unité d adressage PC+1 load RI R0, (R2) unité de décodage 70

71 Phase de décodage de l instruction (Decode) ALU banc de registres R0 R1 R2 unité d adressage PC+1 load R0, (R2)? unité de décodage 71

72 Phase d exécution de l instruction (Execute) ALU banc de registres R0 R1 R2 unité d adressage PC+1 load R0, (R2) unité de décodage 72

73 Phase d écriture du résultat (ReadBack) ALU banc de registres R0 R1 R2 unité d adressage PC+1 load R0, (R2) unité de décodage 73

74 store (R2),R3 74

75 Phase de recherche de l instruction (I-Fetch) ALU banc de registres R2 R3 unité d adressage PC+1 store RI (R2), R3 unité de décodage 75

76 Phase de décodage de l instruction (Decode) ALU banc de registres R2 R3 unité d adressage PC+1 store (R2), R3? unité de décodage 76

77 Phase d exécution de l instruction (Execute) ALU banc de registres R2 R3 unité d adressage PC+1 store (R2), R3 unité de décodage 77

78 Cas des branchements conditionnels /* exemple en C */ int a,b,c; if (a!=b) c = 12; compilateur /* code assembleur */ /* a:r0 b:r1 c:r2 */ test: beq R0,R1,suite; load R2,12; suite: Ici, le compilateur introduit des «étiquettes» dans le programme permettant de localiser les suites d instructions exécutées de manière conditionnelle. De plus, le compilateur traduit le code en remplaçant la condition : (a!=b) devient beq (branch if equal) 78

79 Phase de recherche de l instruction (I-Fetch) ALU banc de registres R0 R1 R2 unité d adressage PC+1 beq R0,R1,etiq RI unité de décodage 79

80 Phase de décodage de l instruction (Decode) ALU banc de registres R0 R1 R2 unité d adressage PC+1 etiq beq R0,R1,etiq? unité de décodage 80

81 Phase d exécution de l instruction (Execute) ALU banc de registres unité d adressage sub R0 R1 R2 etiq etiq si la condition est vraie beq R0,R1,etiq unité de décodage 81

82 IV. Implémentation du Contrôleur 82

83 1. Choix d implémentation temporelle L exécution du cycle machine peut prendre Un cycle implémentation mono-cycle Plusieurs cycles implémentation multicycles 1 Cycle k Cycles 1. Fetch instruction 2. Incrémenter PC 1. Fetch instruction 2. Incrémenter PC 3. Décoder l instruction 4. Charger données 5. Exécuter Registre l opération 6. Ranger le 3. Décoder l instruction 4. Charger données 5. Exécuter l opération 6. Ranger le résultat 83

84 Quelles différences Supposons les informations suivantes : Étape d exécution Fetch instruction Incrémenter PC Décoder l instruction Charger données Exécuter l opération Ranger le résultat Temps d exécution 2ns 1ns 1,5ns 2ns 1,8ns 1,7ns Retour - 84

85 Quelles différences La version mono-cycle est-elle plus rapide de la version multi-cyles? Quel est le temps de cycle de l horloge pour la version mono-cycle? Sa fréquence? Quel est le temps de cycle de l horloge pour la version multi-cycle? Sa fréquence? Quel est le temps d exécution de l instruction en monocyle? Quel est le temps d exécution de l instruction en monocyle? 85

86 Quelles différences La version mono-cycle est-elle plus rapide de la version multi-cyles? Quel est le temps de cycle de l horloge pour la version mono-cycle? Sa fréquence? P = 10 ns, F = 100MHz Quel est le temps de cycle de l horloge pour la version multi-cycle? Sa fréquence? P = 2ns, F = 500 MHz Quel est le temps d exécution de l instruction en monocyle? T = 10 ns Quel est le temps d exécution de l instruction en monocyle? T = 2*6 = 12 ns 86

87 Amélioration des performances : Le pipeline Fetch, PC+1 i-1 i-2 i-3 i-4 i-5 Decod Reg Exec Write Fetch, PC+1 Decod Reg Exec Write Fetch, PC+1 Decod Reg Exec Write Fetch, PC+1 Decod Reg Exec Write Fetch, PC+1 Decod Reg Exec Write Fetch, PC+1 Decod Reg Exec Write Toutes les étapes en parallèle!! 87

88 2. Contrôle des signaux de commandes Les composants de l architecture sont contrôlés par un ensemble de signaux de commande Une micro-instruction représente une configuration complète de tous les signaux de commande de l architecture à un instant donné Une instruction est donc une séquence de micro-instructions en version multi-cycles Le séquenceur définit l état de chaque signal de commande à tout instant de l exécution en fonction de l instruction reçue en entrée 88

89 3. Le séquenceur fonction des instructions Les micro-instructions peuvent être séparées en plusieurs étapes appartenant au cycle d exécution machine Fetch Decode Execute La phase de Fetch est toujours la même quelque soit l instruction Dès que l on connaît l instruction à exécuter, les micro-instructions sont différentes 89

90 Le séquenceur fonction de l architecture L architecture définit le nombre et la nature des micro-commandes Elle a donc un impact direct sur la structure des micro-instructions et sur leur séquencement 90

91 4. Implantation du séquenceur (En multicycles) Le séquenceur est un automate distribuant, selon un chronogramme précis, les signaux de commande aux diverses unités participant à l'exécution d'une instruction. Deux implantations possibles Séquenceur câblé Séquenceur micro-programmé 91

92 Le séquenceur (contrôleur câblé) Un séquenceur câblé est un circuit séquentiel complexe comprenant un sous-circuit pour chacune des instructions à commander. Ce sous-circuit est activé par le décodeur. ETAT Courant conditions Calcul De l état suivant ETAT suivant Registre d états Génération des signaux de sortie Schéma d une machine à états (machine de Moore) 92

93 Choix d architecture - 1 Contrôleur cablé Avantages Exécution rapide Instructions simples Inconvénients Jeu d instruction fixé Pas d évolutivité Complexe à réaliser 93

94 Séquenceur micro-programmé Concept de microprogrammation introduit par M. Wilkes en 1951 Premier processeur à avoir utilisé un microprogramme : le motorola Principe : Remplacer le circuit cablé par une mémoire Chaque configuration des commandes est définit comme une micro-instruction L exécution d une instruction machine nécessite un micro-programme 94

95 Rappel sur la réalisations de circuits logiques combinatoires Un système logique combinatoire peut être réalisé à base de portes logiques discrètes, d'un circuit PLA (Programable Logic Array) ou encore, puisque l'état des sorties ne dépend que de l'état des entrées, d'une mémoire morte (ROM) Entrées = adresse Sortie = données à l emplacement désigné 95

96 Choix d architecture - 1 Séquenceur microprogrammé Avantages Simplicité de réalisation Flexibilité Jeu d instruction plus complexe Moins d accès mémoire pour le transfert des instructions Inconvénients Lenteur d exécution 1 micro-programme / instruction (upc) 96

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Exécution des instructions machine

Exécution des instructions machine Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

IFT1215 Introduction aux systèmes informatiques

IFT1215 Introduction aux systèmes informatiques Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION 145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu

Plus en détail

CM2 L architecture MIPS32

CM2 L architecture MIPS32 CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007 Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des

Plus en détail

IV- Comment fonctionne un ordinateur?

IV- Comment fonctionne un ordinateur? 1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions

Plus en détail

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin

Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?

Plus en détail

Fonctionnement et performance des processeurs

Fonctionnement et performance des processeurs Fonctionnement et performance des processeurs Eric Cariou Université de Pau et des Pays de l'adour Département Informatique Eric.Cariou@univ-pau.fr 1 Plan Fonctionnement des processeurs Unités de calcul

Plus en détail

TD Architecture des ordinateurs. Jean-Luc Dekeyser

TD Architecture des ordinateurs. Jean-Luc Dekeyser TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder

Plus en détail

Cours Informatique 1. Monsieur SADOUNI Salheddine

Cours Informatique 1. Monsieur SADOUNI Salheddine Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale

Plus en détail

GPA770 Microélectronique appliquée Exercices série A

GPA770 Microélectronique appliquée Exercices série A GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Tout savoir sur le matériel informatique

Tout savoir sur le matériel informatique Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation

Plus en détail

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits

Architecture des ordinateurs TD1 - Portes logiques et premiers circuits Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

Systèmes et traitement parallèles

Systèmes et traitement parallèles Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications

Plus en détail

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne) Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de

Plus en détail

Prentice Hall, 2011 (ISBN 0-13-610804-0)

Prentice Hall, 2011 (ISBN 0-13-610804-0) Prentice Hall, 2011 (ISBN 0-13-610804-0) Introduction à l architecture des ordinateurs Georges-André Silber Centre de recherche en informatique École nationale supérieure des mines de Paris octobre 2010

Plus en détail

Licence Sciences et Technologies Examen janvier 2010

Licence Sciences et Technologies Examen janvier 2010 Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.

Plus en détail

Jeu d instructions NIOS II

Jeu d instructions NIOS II Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur

Plus en détail

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com

Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie 1 Professeur : Haouati Abdelali CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie I : Généralités et algorithmique de base 1. Environnement matériel et logiciel

Plus en détail

Architecture matérielle des systèmes informatiques

Architecture matérielle des systèmes informatiques Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par

Plus en détail

Compilation (INF 564)

Compilation (INF 564) Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation

Plus en détail

CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que

CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que CQP 112 Introduc/on à la programma/on Thème 2 : Architecture d un système informa/que Département d informa/que CQP 112 : Introduc/on à la programma/on Plan 1. Historique des ordinateurs 2. Composants

Plus en détail

Architecture : Circuits numériques et éléments d architecture

Architecture : Circuits numériques et éléments d architecture Ecole Nationale Supérieure d Informatique et de Mathématiques Appliquées Architecture : Circuits numériques et éléments d architecture 1 ère année Année scolaire 2014 2015 Consignes Les exercices de ce

Plus en détail

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément

Plus en détail

Microprocesseur + Logiciel

Microprocesseur + Logiciel Microprocesseur + Logiciel Robot EVALBOT MOHAMED AKIL BUREAU 5253 UNITE IGI 1001 PROGRAMMATION DES MICROPROCESSEURS Présentation [IGI1001] CONTEXTE SCIENTIFIQUE... 4 1. OBJECTIFS DE L UNITE... 6 2. OBJECTIFS

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 7 17 décembre 2012 Archi 1/1 Fonctions, suite et fin Archi 2/1 Rappel Forme générale d un sous-programme (fonction) : etiquette sousprogramme: push ebp ; empile la valeur

Plus en détail

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs

THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs Architecture Matérielle des Systèmes Informatiques. S1 BTS Informatique de Gestion 1 ère année THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT Dossier 1 L environnement informatique. Objectifs Enumérer et

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Décoder la relation entre l architecture et les applications Violaine Louvet, Institut Camille Jordan CNRS & Université Lyon 1 Ecole «Découverte du Calcul» 2013 1 / 61 Simulation numérique... Physique

Plus en détail

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996]

Mesure de performances. [Architecture des ordinateurs, Hennessy & Patterson, 1996] Mesure de performances [Architecture des ordinateurs, Hennessy & Patterson, 1996] Croissance des performances des microprocesseurs Avant le milieu des années 80, le gain dépendait de la technologie. Après,

Plus en détail

Chapitre 4 : Les mémoires

Chapitre 4 : Les mémoires 1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une

Plus en détail

Initiation au HPC - Généralités

Initiation au HPC - Généralités Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours

Plus en détail

ELP 304 : Électronique Numérique. Cours 1 Introduction

ELP 304 : Électronique Numérique. Cours 1 Introduction ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux

Plus en détail

Architecture des Ordinateurs. Partie II:

Architecture des Ordinateurs. Partie II: Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.

Plus en détail

Système binaire. Algèbre booléenne

Système binaire. Algèbre booléenne Algèbre booléenne Système binaire Système digital qui emploie des signaux à deux valeurs uniques En général, les digits employés sont 0 et 1, qu'on appelle bits (binary digits) Avantages: on peut utiliser

Plus en détail

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle

Plus en détail

CH.3 SYSTÈMES D'EXPLOITATION

CH.3 SYSTÈMES D'EXPLOITATION CH.3 SYSTÈMES D'EXPLOITATION 3.1 Un historique 3.2 Une vue générale 3.3 Les principaux aspects Info S4 ch3 1 3.1 Un historique Quatre générations. Préhistoire 1944 1950 ENIAC (1944) militaire : 20000 tubes,

Plus en détail

La mémoire. Un ordinateur. L'octet. Le bit

La mémoire. Un ordinateur. L'octet. Le bit Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve

Plus en détail

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11) 1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général

Plus en détail

Organisation des Ordinateurs

Organisation des Ordinateurs Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les

Plus en détail

Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO

Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO Architecture des Ordinateurs Première partie Cécile Germain Daniel Etiemble Licence d Informatique - IUP Miage - FIIFO Table des matières 1 Introduction 3 2 Les composantes de l ordinateur 7 2.1 Le modèle

Plus en détail

Programmation C. Apprendre à développer des programmes simples dans le langage C

Programmation C. Apprendre à développer des programmes simples dans le langage C Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités

Plus en détail

Cours 3 : L'ordinateur

Cours 3 : L'ordinateur Cours 3 : L'ordinateur Abdelkrim Zehioua 2éme année Licence Gestion Faculté des sciences Économiques et sciences de Gestion Université A, Mehri - Constantine 2 Plan du cours 1.Définitions de l'ordinateur

Plus en détail

Architecture des ordinateurs Introduction à l informatique

Architecture des ordinateurs Introduction à l informatique Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la

Plus en détail

MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C

MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...

Plus en détail

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP

INITIATION AU LANGAGE C SUR PIC DE MICROSHIP COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par

Plus en détail

PIC : COURS ASSEMBLEUR

PIC : COURS ASSEMBLEUR PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire

Plus en détail

Matériel & Logiciels (Hardware & Software)

Matériel & Logiciels (Hardware & Software) CHAPITRE 2 HARDWARE & SOFTWARE P. 1 Chapitre 2 Matériel & Logiciels (Hardware & Software) 2.1 Matériel (Hardware) 2.1.1 Présentation de l'ordinateur Un ordinateur est un ensemble de circuits électronique

Plus en détail

Architecture des calculateurs

Architecture des calculateurs Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications

Plus en détail

Chapitre VI- La validation de la composition.

Chapitre VI- La validation de la composition. Chapitre VI- La validation de la composition. Objectifs du chapitre : Expliquer les conséquences de l utilisation de règles de typage souples dans SEP. Présenter le mécanisme de validation des connexions

Plus en détail

Éléments d'architecture des ordinateurs

Éléments d'architecture des ordinateurs Chapitre 1 Éléments d'architecture des ordinateurs Machines take me by surprise with great frequency. Alan Turing 1.1 Le Hardware Avant d'attaquer la programmation, il est bon d'avoir quelques connaissances

Plus en détail

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)

3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU) ASI Chapitre 3 : Structure des ordinateurs 40 ASI Chapitre 3 : Structure des ordinateurs 41 3. Structure des ordinateurs Le modèle d'architecture de la plupart des ordinateurs actuels provient d'un travail

Plus en détail

QUESTION 1 {2 points}

QUESTION 1 {2 points} ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté

Plus en détail

Logique séquentielle

Logique séquentielle Bascules et logique séquentielle aniel Etiemble de@lri.fr Logique séquentielle Logique séquentielle Le système a des «états» ans un système séquentiel Éléments de mémorisation Les sorties dépendent des

Plus en détail

Structure de base d un ordinateur

Structure de base d un ordinateur Structure de base d un ordinateur 1-Définition de l ordinateur L ordinateur est un appareil électronique programmable qui traite automatiquement les informations. Il est constitué de l unité centrale et

Plus en détail

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0

Plus en détail

Leçon 1 : Les principaux composants d un ordinateur

Leçon 1 : Les principaux composants d un ordinateur Chapitre 2 Architecture d un ordinateur Leçon 1 : Les principaux composants d un ordinateur Les objectifs : o Identifier les principaux composants d un micro-ordinateur. o Connaître les caractéristiques

Plus en détail

Exécutif temps réel Pierre-Yves Duval (cppm)

Exécutif temps réel Pierre-Yves Duval (cppm) Exécutif temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 Plan Exécutif Tâches Evénements et synchronisation Partage de ressources Communications

Plus en détail

Les fonctions logiques

Les fonctions logiques 1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans

Plus en détail

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping

Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager

Plus en détail

Cours 1 : La compilation

Cours 1 : La compilation /38 Interprétation des programmes Cours 1 : La compilation Yann Régis-Gianas yrg@pps.univ-paris-diderot.fr PPS - Université Denis Diderot Paris 7 2/38 Qu est-ce que la compilation? Vous avez tous déjà

Plus en détail

Cours 1 : Qu est-ce que la programmation?

Cours 1 : Qu est-ce que la programmation? 1/65 Introduction à la programmation Cours 1 : Qu est-ce que la programmation? Yann Régis-Gianas yrg@pps.univ-paris-diderot.fr Université Paris Diderot Paris 7 2/65 1. Sortez un appareil qui peut se rendre

Plus en détail

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr

6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr 6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure

Plus en détail

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.

Logique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques. Logique binaire I. L'algèbre de Boole L'algèbre de Boole est la partie des mathématiques, de la logique et de l'électronique qui s'intéresse aux opérations et aux fonctions sur les variables logiques.

Plus en détail

NanoSense. Protocole Modbus de la sonde Particules P4000. (Version 01F)

NanoSense. Protocole Modbus de la sonde Particules P4000. (Version 01F) NanoSense 123 rue de Bellevue, 92100 Boulogne Billancourt France Tél : 33-(0) 1 41 41 00 02, fax : 33-(0) 1 41 41 06 72 Protocole Modbus de la sonde Particules P4000 (Version 01F) Ver V01A V01B V01C V01D

Plus en détail

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if

Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if Pierre Boudes 28 septembre 2011 This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike

Plus en détail

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion

Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Vérification de logiciels par analyse statique Contexte et motivations Les techniques envisagées Evolution des processus Conclusion Contexte et motivations Specification Design architecture Revues and

Plus en détail

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.

ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. Sciences et Technologies de l Industrie et du Développement Durable Formation des enseignants parcours : ET24 Modèle de

Plus en détail

Machines virtuelles Cours 1 : Introduction

Machines virtuelles Cours 1 : Introduction Machines virtuelles Cours 1 : Introduction Pierre Letouzey 1 pierre.letouzey@inria.fr PPS - Université Denis Diderot Paris 7 janvier 2012 1. Merci à Y. Régis-Gianas pour les transparents Qu est-ce qu une

Plus en détail

IN SYSTEM. Préconisations techniques pour Sage 100 Windows, MAC/OS, et pour Sage 100 pour SQL Server V16. Objectif :

IN SYSTEM. Préconisations techniques pour Sage 100 Windows, MAC/OS, et pour Sage 100 pour SQL Server V16. Objectif : IN SYSTEM Préconisations techniques pour Sage 100 Windows, MAC/OS, et pour Sage 100 pour SQL V16 Objectif : En synthèse des manuels de référence de Sage Ligne 100, ce document vous présente les préconisations,

Plus en détail

1/24. I passer d un problème exprimé en français à la réalisation d un. I expressions arithmétiques. I structures de contrôle (tests, boucles)

1/24. I passer d un problème exprimé en français à la réalisation d un. I expressions arithmétiques. I structures de contrôle (tests, boucles) 1/4 Objectif de ce cours /4 Objectifs de ce cours Introduction au langage C - Cours Girardot/Roelens Septembre 013 Du problème au programme I passer d un problème exprimé en français à la réalisation d

Plus en détail

Présentation du système informatique utilisé et éléments d architecture des ordinateurs

Présentation du système informatique utilisé et éléments d architecture des ordinateurs TP informatique PTSI-PT Semestre 1 Lycée Gustave EIFFEL, BORDEAUX Présentation du système informatique utilisé et éléments d architecture des ordinateurs GL, SV, VB Objectif(s) Se familiariser aux principaux

Plus en détail

DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51

DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 PLAN DU COURS Introduction au langage C Notions de compilation Variables, types, constantes, tableaux, opérateurs Entrées sorties de base Structures de

Plus en détail

Structure fonctionnelle d un SGBD

Structure fonctionnelle d un SGBD Fichiers et Disques Structure fonctionnelle d un SGBD Requetes Optimiseur de requetes Operateurs relationnels Methodes d acces Gestion de tampon Gestion de disque BD 1 Fichiers et Disques Lecture : Transfert

Plus en détail

Architecture ordinateur. Organisation mémoire et Entrées/Sorties

Architecture ordinateur. Organisation mémoire et Entrées/Sorties Architecture ordinateur Organisation mémoire et Entrées/Sorties 243 Plages mémoire et E/S Dans une architecture à bus partagé, seule une partie des adresses active le contrôleur mémoire. Il reste des adresses

Plus en détail

Une méthode de conception de systèmes sur puce

Une méthode de conception de systèmes sur puce École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG

Plus en détail

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA

SGM. Master S.T.S. mention informatique, première année. Isabelle Puaut. Septembre 2011. Université de Rennes I - IRISA SGM Master S.T.S. mention informatique, première année Isabelle Puaut Université de Rennes I - IRISA Septembre 2011 Isabelle Puaut SGM 2 / 1 Organisation de l enseignement Semestre 1 : processus, synchronisation

Plus en détail

Algèbre binaire et Circuits logiques (2007-2008)

Algèbre binaire et Circuits logiques (2007-2008) Université Mohammed V Faculté des Sciences Département de Mathématiques et Informatique Filière : SMI Algèbre binaire et Circuits logiques (27-28) Prof. Abdelhakim El Imrani Plan. Algèbre de Boole 2. Circuits

Plus en détail

GCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1

GCOS 7 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 sur microprocesseur standard Diane Daniel POIRSON 14 octobre 2004 Matériels 64 / DPS 7 / DPS 7000 Architecture & Evolution - Daniel POIRSON 1 Pourquoi aller vers les processeurs standard? Considérations

Plus en détail

CARTES A PUCE. Pascal Urien - Cours cartes à puce 2010-24/06/10 Page 1

CARTES A PUCE. Pascal Urien - Cours cartes à puce 2010-24/06/10 Page 1 CARTES A PUCE Page 1 Table des matières I- Aperçu de la carte à puce.... 3 Historique... 3 Les marchés.... 4 La technologie des cartes à puce... 5 Les cartes à mémoire.... 5 Les cartes à microprocesseurs....

Plus en détail

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Document de formation T I A Page 1 sur 23 Module A5 Ce document a été édité par Siemens

Plus en détail

Unix/Linux I. 1 ere année DUT. Université marne la vallée

Unix/Linux I. 1 ere année DUT. Université marne la vallée Unix/Linux I 1 ere année DUT Université marne la vallée 1 Introduction 2 Fonctions et spécifité d Unix Architecture 3 4 5 Fichier Unix Arborescence de fichiers Quelques commandes sur les fichiers Chemins

Plus en détail

Tests de performance du matériel

Tests de performance du matériel 3 Tests de performance du matériel Après toute la théorie du dernier chapitre, vous vous demandez certainement quelles sont les performances réelles de votre propre système. En fait, il y a plusieurs raisons

Plus en détail

Manipulations du laboratoire

Manipulations du laboratoire Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement

Plus en détail

Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu

Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Travaux d études et de recherches Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Étudiant : Luc Michel Encadrants : Frédéric Pétrot Nicolas Fournel 23 mai 2010 TABLE DES MATIÈRES

Plus en détail

ROYAUME DU MAROC RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES : TERTIAIRE ET NTIC : SYSTÈME ET RÉSEAUX INFORMATIQUES

ROYAUME DU MAROC RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES : TERTIAIRE ET NTIC : SYSTÈME ET RÉSEAUX INFORMATIQUES .1.1 ROYAUME DU MAROC OFPPT Office de la Formation Professionnelle et de la Promotion du Travail DIRECTION RECHERCHE ET INGENIERIE DE FORMATION SECTEUR TERTIAIRE RESUME THEORIQUE & GUIDE DE TRAVAUX PRATIQUES

Plus en détail

en version SAN ou NAS

en version SAN ou NAS tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de l'entreprise. Parmi

Plus en détail

Structure et fonctionnement d'un ordinateur : hardware

Structure et fonctionnement d'un ordinateur : hardware Structure et fonctionnement d'un ordinateur : hardware Introduction : De nos jours, l'ordinateur est considéré comme un outil indispensable à la profession de BDA, aussi bien dans les domaines de la recherche

Plus en détail

Comment obtenir des ebooks sur le Reader

Comment obtenir des ebooks sur le Reader Comment obtenir des ebooks sur le Reader Cliquez pour un accès instantané! A l attention des clients résidant aux Etats-Unis/Canada A l attention des clients résidant en Europe/Australie 2010 Sony Corporation

Plus en détail

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE I/ GÉNÉRALITÉS I.1/ Fonction Un compteur binaire est utilisé : -pour compter un certain nombre d'évènements binaires -pour diviser la fréquence d'un signal logique par 2 m Page 1 FONCTION COMPTAGE BINAIRE

Plus en détail

HISTORIQUE DES SYSTEMES D'EXPLOITATION (S.E.)

HISTORIQUE DES SYSTEMES D'EXPLOITATION (S.E.) SYSTEME Chapitre 1 HISTORIQUE DES SYSTEMES D'EXPLOITATION (S.E.) Ce qu'est un S.E. = partie intelligente d'un système donné. Les S.E. ont évolué au fil des années. Ils dépendent de l'architecture des ordinateurs

Plus en détail

Séminaire RGE REIMS 17 février 2011

Séminaire RGE REIMS 17 février 2011 Séminaire RGE REIMS 17 février 2011 ADACSYS Présentation des FPGA Agenda Spécificité et différences par rapport aux autres accélérateurs Nos atouts Applications Approche innovante Document confidentiel

Plus en détail

vbladecenter S! tout-en-un en version SAN ou NAS

vbladecenter S! tout-en-un en version SAN ou NAS vbladecenter S! tout-en-un en version SAN ou NAS Quand avez-vous besoin de virtualisation? Les opportunités de mettre en place des solutions de virtualisation sont nombreuses, quelque soit la taille de

Plus en détail

I00 Éléments d architecture

I00 Éléments d architecture I00 I Exemples d ordinateur Pour les informaticiens, différentes machines de la vie courante sont des ordinateurs : par exemple les ordinateurs portables, les ordinateurs fixes, mais aussi les supercalculateurs,

Plus en détail