Chapitre II-2 : Conception SoPC (Altera)

Dimension: px
Commencer à balayer dès la page:

Download "Chapitre II-2 : Conception SoPC (Altera)"

Transcription

1 Chapitre II-2 : Conception SoPC (Altera)

2 Plan Processeurs embarqués : conception conjointe System on Programmable Chip = Systèmes à base de Nios-II Le bus système Avalon Les périphériques on-chip

3 1. Processeurs embarqués, vers le codesign

4 Processeurs embarqués Bloc IP : Soft core Propriétaire : format netlist, FPGA dependant Libre Microblaze (Xilinx), Nios (Altera) : format VHDL, FPGA independant Leon, OpenRISC, F-CPU Architectures 32 bits, Harvard, RISC Circuit implanté sur support : hardcore classique

5 Architectures de traitement utilisées dans l embarqué

6 FPGAs avec processeurs

7 Carte Altera NiosII Kit

8 Carte Nios-II Kit

9 Première caractéristiques du circuit Stratix 1S Logic Elements (LE) bits de mémoire on-chip Pré-programmée avec un design Nios-II présent dans la flash, Lorsque la configuration est terminée, le niosii commence l exécution du boot code présent en flash

10 Fonctionnalité mixte Une application peut être composée d une partie matérielle accélératrice sur le FPGA Couplée à une partie logicielle en softcore De plusieurs technos différentes On a alors besoin d une conception conjointe logicielle/matérielle (ou codesign) Rupture dans la méthodologie classique!

11 Digital Set-Top Box System Diagram Broadcast Signal Satellite, Terrestrial, Cable Phone Non Altera Altera Devices Altera Altera IP Solutions Other Services Network Control Digital Digital Digital Tuner Tuner Tuner ADC ADC ADC Interface Bridge External Interfaces Demodulation Demodulation Demodulation &FEC FEC &&FEC DRAM CPU & MPEG Decoder Personal Video Recorder Conditional Access Manager Residential LAN A/V Decode Video Encode M82092IDE IDE Controller ATA1 M82371IDE IDE Controller ATA4 LAN Link Demultiplex & Descramble IDE Interface ROM RAM Post A/V Processing Timing Control DAC Audio DAC Video FIR Compiler Color Space Converter

12 Plasma Display Panel Module System Diagram Non Altera Altera Devices Altera Altera IP Solutions Timing Control Digital Image Source Decode Display Processing Plasma Display Driver Driver IC(N) COF Strips Color Space Converter SDRAM Controller SDRAM MPEG-2 Video Decoder (CS6651)

13 Color Laser Printer System Diagram Non Altera Altera Devices Bus Altera IP Solutions Altera Other Services Flash Card Interface DDR SDRAM DDR SDRAM Controller I/O & System Control LAN Link Peripheral Interface CPU LAN Color Space Converter DDR SDRAM Controller PCI Compiler Peripheral 10/100 Ethernet MAC USB 1.1 and 2.0 Device Controller PCI Bus LCD Control LCD Panel Image CODEC Image Processing & Enhancement Print Engine Interface Print Engine FIR Compiler Color Space Converter

14 DSL Router System Diagram Non Altera Altera Devices Bus Altera IP Solutions Altera Memory Other Services Memory Controller Security Processor CPU PCI Bus PCI-Utopia Bridge SDRAM Controller DES Encryption Rijndael Encryption/ Description AES Cyptoprocessor PCI-MII Bridge Traffic Management (VoIP & Video Processing) DSL Modem Chips LAN Ethernet Ethernet Ethernet MAC MAC MAC Ethernet Ethernet Ethernet Transceiver Transceiver Transceiver DSL Line Utopia Master Transmitter/Receiver PCI Compiler, 32-bit Target 10/100 Ethernet MAC

15 Factory Automation Image Sensor System Diagram Non Altera Altera Devices Functional Block Altera IP Solutions Altera Other Services Video Input Video Input Buffer Memory Video Input Buffer Memory Buffer Memory FIR Filter Image-to-Data Conversion SRAM 32-bit Processor Flash Recognition Module Configuration Manager UART UART Profibus Controller Host System Nios Peripheral Library UART FIR Compiler

16 Auto Telematics/Entertainment System Diagram Non Altera Altera Other Services Altera Devices Bus Functional Block Sub System Altera IP Solutions Telematics/Entertainment Controller Memory GPS Navigation System Display OSD RISC CPU & Subsystems Image Processing Nios Peripheral Library CAN Bus MCAN2D1 CAN 2.0 Network Controller Car Multimedia Bus Memory Card Interface DVD Interface Camera Interface Memory Card DVD Player Digital Camera Phone/PDA Interface Mobile Phone / PDA Regional Defined Road Tolling Smart card Interface 10/100 Ethernet MAC M82092IDE IDE Controller ATA1 M82371IDE IDE Controller ATA4 USB 2.0 Device Controller

17 2. Les composants d un System on Programmable Chip

18 Standard Reference Design Block Diagram 1MB SRAM 8MB FLASH 16MB Compact FLASH Nios II Processor Tri-State Bridge Address (32) Read Write Data In (32) Data Out (32) IRQ IRQ #(6) On-Chip Off-Chip Avalon Switch Fabric 32-Bit Nios II Processor Tri-State Bridge Compact Flash PIOs 32MB SDRAM SDRAM Controller UART ROM (with Monitor) General Purpose Timer Periodic Timer JTAG_UART Reconfig PIO LED PIO LCD PIO 7-Segment LED PIO 8 LEDs Expansion Header J12 2 Digit Display Button PIO 4 Momentary buttons Level Shifter Ethernet MAC/PHY

19 a. Nios-II based system

20 Principe du SOPC 1 Available Programmable Logic 3 2 Memory PLLs Logic

21 Nios II Processor Block Diagram Nios II Processor Core Tightly-Coupled Instruction Mem reset clock JTAG interface to Software Debugger HardwareAssisted Debug Module Program Controller & Address Generation Exception Controller Interrupt Controller irq[31..0] Custom I/O Signals Custom Instruction Logic General Purpose Registers r0 to r31 Instruction Cache Tightly-Coupled Instruction Mem Instruction Bus Control Registers ctl0 to ctl4 Arithmetic Logic Unit Data Bus Data Cache Tightly-Coupled Data Mem Tightly-Coupled Data Mem

22 Caractéristiques du NiosII Architecture de Harvard Data Master port Instruction Master port Banc de 32 registres 32 bits, Chacune des unités précédente définit l architecture NiosII, mais rien n oblige que ces unités soient réalisées en hard, Exemple : l unité flottante est émulée en Sw Lorsqu une instruction n est pas implémentée en Hw, le processeur génère une exception, et l exception handler appelle la routine d émulation Sw (instruction, div ).

23 Diagramme du processeur Nios

24 Registres généraux du Nios-II

25 Registres de contrôle

26 Contrôleur d interruptions Le processeur Nios-II supporte 32 niveaux d interruption (IRQ) La priorité des interruptions est fixée par logiciel Les interruptions sont autorisées individuellement par le registre ienable et globalement par le registre d état Une interruption est générée si et seulement si les 3 conditions suivantes sont réunies : L entrée IRQi est active Le bit i du registre ienable est à 1 Le champs PIE du registre d état est à 1

27 Nios II Versions Nios II Processor Comes In Three ISA Compatible Versions FAST: Optimized for Speed STANDARD: Balanced for Speed and Size ECONOMY: Optimized for Size Software Code is Binary Compatible No Changes Required When CPU is Changed

28 Binary Compatibility / Flexible Performance Nios II /f Fast Nios II /s Standard Nios II /e Economy Pipeline 6 Stage 5 Stage None H/W Multiplier & Barrel Shifter 1 Cycle 3 Cycle Emulated In Software Branch Prediction Dynamic Static None Instruction Cache Configurable Configurable None Data Cache Configurable None None TCM (Instr / Data) Up to: 4 / 4 Up to: 4 / 0 0/0 Logic Usage (Logic Elements) Custom Instructions Up to 256

29 Nios II: Faster & Smaller 250 Fast 4X Faster Performance (DMIPS) Standard 10% Smaller Over 2X Faster Economy 50% Smaller 0 0 Results Based on Stratix II FPGA CPU Core Size (Logic Elements)

30 Variation with FPGA Device 250 Fast DMIPS Standard 100 Economy Logic Elements Stratix II Stratix Cyclone HC-Stratix Cyclone II

31 Nios II: Hard Numbers Nios II/f Stratix II Stratix Cyclone II Cyclone Nios II/s Nios II/e ALUTs 1029 ALUTs 483 ALUTs Stratix II 2S60-C3 Stratix II 2S60-C3 Stratix II 2S60-C LEs 1170 LEs 529 LEs Stratix 1S80-C5 Stratix 1S80-C5 Stratix 1S80-C LEs 1033 LEs 542 LEs EP2C20-C6 EP2C20-C6 EP2C20-C LEs 1145 LEs 522 LEs EP1C20-C6 EP1C20-C6 EP1C20-C6 * FMax Numbers Based on Reference Design Running From On-Chip Memory (Nios II/f 1.15 DMIPS / MHz)

32 Accès mémoire Protocole de rangement mémoire Little Endian Le mapping des adresses des mémoires et des périphériques est design-dependent. Seules trois adresses font partie du processeur : Adresse de Reset Adresse d exception Adresse du Break Handler

33 Tightly Coupled Masters Connected to tightly-coupled slaves through Tightly Coupled Memory Interfaces Slaves are on-chip true dual port memories They allow Normal data master to connect to second port, allowing reading and writing of data TightlyCoupled Instruction and Data Masters Regular Instruction and Data Masters Nios II CPU Instruction Master TCMs Data Master Tightly Coupled Data Master Tightly Coupled Instruction Master Slave 32 Slave Tightly Coupled Memory Interface Avalon Switch Fabric Avalon Slave Avalon Slave

34 Mémoire off-chip SDRAM Correspond au standard pc100 Synchrone et dynamique Il faut ajouter un contrôleur sur le SoC qui traduit le protocole Avalon dans l interface de la mémoire choisie, + un PLL : l horloge de la RAM est de même période que le contrôleur, mais la distance implique un décalage qu il faut compenser : Phase Locked Loop Idéalement il serait possible d atteindre un mot par cycle, mais à cause des temps de pause gérés par le contrôleur pour le rafraichissement il est impossible d atteindre cette performance.

35 Mémoire off-chip utilisé en TP Mémoire SRAM (statique) Utilisé comme mémoire principale Mémoire flash Contient la configuration utilisateur du FPGA Plus la safe configuration du FPGA Pour la stratix-i, la flash de 8Mo est découpée en 128 sections réinscriptibles individuellement de 64Ko

36 Nios II System Design Flow SOPC Builder GUI Processor Library Configure Processor Custom Instructions Peripheral Library Select & Configure Peripherals, IP IP Modules Software Development Hardware Development Connect Blocks HDL Source Files Testbench Synthesis & Fitter User Design Other IP Blocks Quartus II Generate Hardware Configuration File Nios II EDS C Header files Custom Library Peripheral Drivers Executable Code Verification & Debug JTAG, Serial, or Ethernet Altera FPGA On-Chip Debug Software Trace Hard Breakpoints SignalTap II Compiler, Linker, Debugger User Code Libraries RTOS GNU Tools Nios II C2H Compiler

37 Plan Processeurs embarqués : conception conjointe System on Programmable Chip = Systèmes à base de Nios-II Le bus système Avalon Les périphériques on-chip

38 b. Bus Avalon

39 Plan de la section Avalon i. ii. iii. iv. v. vi. Introduction à l interconnect système Les signaux du système Avalon Comportement en mode Escalve Comportement en mode Maître Mode Pipeline Le mode tristate

40 Qu est ce qu Avalon? Avalon (en gaulois «la pommeraie») est, dans la légende arthurienne, une île mythologique. Avalon est une spécification d interfaces pour des composants sur puce. Les composants sont mappés dans l espace mémoire, ce qui est référencé comme Avalon-MM pour Memory Mapped. La spécification définit les transferts entre un (ou plusieurs) périphériques et une structure d interconnect. Avalon est un système de communication maître-esclave.

41 Master/Slave Un composant Maître sur le bus initie les transaction soit en envoyant directement des données, soit en emmettant des requêtes aux composants esclaves. Un composant Esclave ne prend jamais l initiative d utiliser le bus (en lecture ou en écriture). Il ne fait que répondre aux requêtes des maîtres.

42 Les autres protocoles d interconnect Altera Avalon Xilinx CoreConnect ARM Amba Wishbone

43 Spécification Avalon La spécification définit Un ensemble de signaux Le comportement des périphériques Les types de transferts supportés par ces signaux Chaque périphérique est connecté par un(ou +) port (M/S) Tous les ports sont reliés au system interconnect fabric C est un standard ouvert

44 Exemple de système basé Avalon On-Chip

45 Exemple (suite)

46 ii. Les signaux

47 Caractéristiques générales Lignes séparées pour Les adresses, Les données (entrantes et sortantes si pas tristate), Le contrôle. Lignes de données de largeur jusqu à 1024, Opérations synchrones, Performances jusqu à un transfert par cycle, Actifs à l état haut sauf si suivis de _n (read_n).

48 Liste de signaux pour un port Esclave Signal type (22) width dir Description Clk 1 In synchronisation Chipselect 1 In Address 1-32 In When desarted, Slave ignores all other signals Word offset in the slave adress space Read 1 In Read request (not required for WOM) Readdata Out Write 1 In Writedata In Byteenable 2,4-128 In Write request (not required for ROM) Enable 1 byte lane on ports > 8bits Writebyteenable 2,4,-128 In = BE and write begintransfer =1 at the first cycle of every transfer 1 In

49 Liste de signaux pour un port Esclave Wait-states signals waitrequest 1 Out Slave can t respond => stall Pipeline signals readdatavalid 1 Out Asserted at end of wait Burst signals burstcount 2-32 In Number of transfer in a burst beginbursttranf 1 In Indicate start of a burst Flow-control signals Readyfordata 1 Out Ready for a write transfer dataavailable 1 Out Ready for a read transfer endofpacket 1 Out Periperal-specific

50 Liste de signaux pour un port Esclave Tristate signals data InOut Bidirectional data outputenable 1 In When =0 slave must not drive data Other signals irq 1 Out reset 1 In resetrequest 1 Out If slave need to be serviced by master Peripheral resets the entire avalon system

51 Liste des signaux pour un port Maître (17) Les même signaux Souvent de direction opposée En plus (2) : Flush; Data; Irq; Irqnumber; 6; 1; 8, , 1,32; En moins (7) : Outputenable, Chipselect, Writebyteenable, Begintranserf, Beginbursttransfer, Readyfordata, Dataavailable, Out; Pipeline signal InOut; In; Each line corresponds directly to the irq signal on the slave port In; Interrupt priority of each slave port

52 Interfaces configurables Par exemple une ROM ne nécessite que les signaux : Address, read-data, Chipselect Un registre RO : Writedata, Write, Chipselect, clk

53 iii. Le comportement en mode esclave

54 Plusieurs modes Les interfaces Avalon supportent les propriétés suivantes : Wait-states pour les esclaves (fixe ou variable), Pipeline, Burst, Tristate, Flow-control Le mode fondamental n utilise aucune des propriétés ci-dessus.

55 Protocole synchrone Un cycle est défini d un front montant à l autre de l horloge système. Le protocole est synchrone sur cette horloge : Tous les transferts commencent au front montant, Tous les signaux sont donc générés par / à Clk, Les signaux doivent être stables pendant l état haut (holdtime), Il est possible de connecter des périphériques asynchrones (comme des mémoires off-chip : clk différent), Dans ce cas, le concepteur doit faire en sorte que les signaux sont stables pendant l état haut de clk

56 Adressage Esclave L adresse en entrée des ports esclaves est une adresse de mots, désignant donc un offset dans l espace d adressage du port esclave. Chaque adresse accède donc à un mot complet par rapport à la largeur des signaux readdata ou writedata. Maître Les adresses envoyés par le maître sont des adresses d octets, sans prise en compte de la largeur des bus de données, Par exemple, un port maître de données de 32 bits devra aligner ses adresses sur des frontières de 4 octes : 0x00, 0x04, 0x08, 0x0C Pour accéder à un octet spécifique dans un mot, le maître dit utiliser le signal byteenable.

57 Transferts en mode Esclave Le port est soit désigné par le chipselect Lorsque le signal est désactivé, l esclave ignore les autres signaux Lorsqu il est actif, les signaux read/write indique le type d accès Ou le port est désigné uniquement par les signaux Read/write L esclave est en mode Idle lorsque les 2 sont à Zéro

58 Temps d accès Périphériques asynchrones (mémoires off-chip) : Accès dans le cycle courant Périphériques synchrones (mémoire on-chip) : 1 cycle d attente (wait-states) Plusieurs cycles d attentes fixes Cycles d attentes variables => waitrequest

59 Lecture en mode Esclave en un cycle Temps de traitement de la requête par le maître Temps de traitement de la requête par l esclave

60 Lecture en mode Esclave avec 1 cycle d attente

61 Lecture en mode Esclave avec plusieurs cycles d attente

62 Lecture en mode Esclave avec cycles d attente variables Le système avalon n a pas de timeout!!

63 Écriture en mode esclave en 1 cycle

64 iv. Transferts en mode Maître

65 Transfert en mode Maître Comme l adresse d octet est comprise comme une adresse de mot par l esclave, le maître envoie le signal Byteenable, C est un vecteur dont la taille est égale au nombre d octets dans la largeur du bus de données. Sans sa présence, l esclave renverrait tout le mot Les combinaisons valides En 32 bits sont : 0001, 0010, 0100, 1000, 0011, 1100, 1111

66 Lecture en mode Maître en 1 cycle

67 Lecture en mode Maître avec cycles d attente

68 Ecriture en mode Maître avec cycles d attente

69 v. Mode tristate

70 Mode pipeline Utilisé pour communiquer avec des périphériques externes : mémoires, processeurs Ce mode permet de s adapter à de nombreux protocoles d IPs externes Par exemple pour communiquer avec des devices qui partagent les bus d adresse et de données sur le circuit imprimé (PCB). Le bus de données devient donc bidirectionnel Les esclaves sont contrôlés par le signal outputenable Ce signal est émis par l interconnect en fonction de l adresse envoyé par le mâitre

71 Adressage Dans le mode tristate, l adresse sur le port esclave devient une adresse d octet contrairement à l adresse de mots en mode fondamental. Si le bus est plus large qu un octet, il faut alors corriger le mapping des adresses venant du maître vers le bus d adresse du port esclave!! A0 du port esclave Adresse provenant de l interconnect fabric

72 Différences avec le mode non-tristate Master No-tristate Master Tristate = Wdata Rdata write read data write read Wdata Rdata write read byteenable Avalon Interconnect CS + OE Wdata Wdata Rdata write read waitrequest Slave No-tristate waitrequest Slave No-tristate

73 Ecriture/Lecture en mode Maître Read data into master Write data into slave

74 vi. Mode Pipeline

75 Mode pipeline Il n y a que des transferts pipeline sur les transferts lecture pas en écriture. La durée d un transfert pipeliné se divise en 2 phases : Un port maître initie un transfert (remplit le pipeline) en positionnant l adresse durant la phase d adresse Un port esclave continue le transfert en délivrant la donnée durant la phase de données La phase d adresse d un nouveau transfert peut commencé avant la fin de la phase de données précédente La latence du pipeline est égale à la différence entre la fin de la phase d adresse et la fin de la phase de données.

76 Transfert lecture pipeliné en mode esclave

77 Transfert lecture pipeliné en mode maître

78 Lecture pipelinée esclave avec latence variable

79 Plan Processeurs embarqués : conception conjointe System on Programmable Chip = Systèmes à base de Nios-II Le bus système Avalon Les périphériques on-chip

80 c. Les périphériques on-chip

81 i. Hiérarchie Mémoire Blocs RAM Caches TCM On-Chip RAM SDRAM Flash Pios Recensement Leds Afficheurs 7 segments Boutons Autres Timers PLL

82 Standard Reference Design Block Diagram 1MB SRAM 8MB FLASH 16MB Compact FLASH Nios II Processor Tri-State Bridge Address (32) Read Write Data In (32) Data Out (32) IRQ IRQ #(6) On-Chip Off-Chip Avalon Switch Fabric 32-Bit Nios II Processor Tri-State Bridge Compact Flash PIOs 32MB SDRAM SDRAM Controller UART ROM (with Monitor) General Purpose Timer Periodic Timer JTAG_UART Reconfig PIO LED PIO LCD PIO 7-Segment LED PIO 8 LEDs Expansion Header J12 2 Digit Display Button PIO 4 Momentary buttons Level Shifter Ethernet MAC/PHY

83 En TP Chaque composant est un cas d étude à lui seul. Pour comprendre en détail Le fonctionnement, Les paramètres de configuration de chacun Nous utiliserons la documentation sur

Introduction à la conception SoPC. MASTER SEC Hervé BOEGLEN

Introduction à la conception SoPC. MASTER SEC Hervé BOEGLEN Introduction à la conception SoPC MASTER SEC Hervé BOEGLEN Plan 1. Introduction 2. Technologie des FPGA 3. Les HDL 4. Le langage VHDL 5. Outils de développement ALTERA (Quartus II + DE2) 6. NIOS II et

Plus en détail

Découverte du système NIOS II Altera

Découverte du système NIOS II Altera Découverte du système NIOS II Altera Note: Les illustrations correspondent à la version logicielle Quartus 8.1 1) Objectif pédagogique Cette première séance, incontournable, offre la possibilité de découvrir

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Architecture 68332 06/06/02 LE 68332

Architecture 68332 06/06/02 LE 68332 LE 68332 LE 68332...1 ELÉMENTS SUR LE MICROCONTRÔLEUR 68332...2 SYSTEM INTEGRATION MODULE (SIM)...2 QUEUED SERIAL MODULE (QSM)...3 TIME PROCESSOR UNIT (TPU)...3 IMPLANTATION MÉMOIRE :...4 MODULE SIM :

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire

Gestion Mémoire. Informatique Embarquée M2 / 2014. Gestion Mémoire Informatique Embarquée M2 / 24 24 Interaction CPU / mémoire Bus d'adresses CPU Bus de Données Bus de Contrôle 24 Architecture Von Neumann CPU contient: Instructions et Données CPU charge les instructions

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS Introduction Ce supplément vous informe de l utilisation de la fonction USB qui a été installée sur votre table de mixage. Disponible avec 2 ports USB

Plus en détail

Systèmes numériques V4

Systèmes numériques V4 Systèmes numériques V4 04-02-2013 1 L objectif de cet enseignement pratique est une initation aux systèmes numériques, mettant en œuvre les concepts de développement sur circuits programmables de type

Plus en détail

Les systèmes embarqués

Les systèmes embarqués Unité IFS (Interface) Les systèmes embarqués Architecture des systèmes à processeur Etienne Messerli Le 17 février 2015 p 1 Ordinateur Système UNIVERSEL de traitement de l'information "binaire" Utilisé

Plus en détail

Notions d IPMI et retour. Ecole d électronique numérique Fréjus 28 novembre 2012 Nicolas LETENDRE

Notions d IPMI et retour. Ecole d électronique numérique Fréjus 28 novembre 2012 Nicolas LETENDRE Notions d IPMI et retour d experience du LAPP Ecole d électronique numérique Fréjus 28 novembre 2012 Nicolas LETENDRE L IPMI (Intelligent Platform Management Interface) Définition d Interfaces de bas niveau

Plus en détail

Vers du matériel libre

Vers du matériel libre Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les

Plus en détail

Entrées-Sorties: Architectures de bus. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Entrées-Sorties: Architectures de bus. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Entrées-Sorties: Architectures de bus GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Architectures CPU/Mémoire/E-S Un ordinateur a cinq composantes de base: le(s) processeur(s)

Plus en détail

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level)

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) Atelier «outils pour l IDM» Mardi 27 janvier 2009 ENSEEIHT - Toulouse Moving from traditional flow to ESL (Electronic

Plus en détail

Développement de moyens matériels pour la protection des couches basses du logiciel 1 / 45

Développement de moyens matériels pour la protection des couches basses du logiciel 1 / 45 Développement de moyens matériels pour la protection des couches basses du logiciel Benoît Morgan, Éric Alata, Vincent Nicomette Réunion du groupe RéSIST LAAS-CNRS, INSA Toulouse 15 décembre 2014 Développement

Plus en détail

Les entrées/sorties Les périphériques

Les entrées/sorties Les périphériques Les entrées/sorties Les périphériques La fonction d un ordinateur est le traitement de l information (fonction réalisée au niveau de la mémoire et l UC). L ordinateur acquiert cette information et restitue

Plus en détail

C'est quoi la mémoire?

C'est quoi la mémoire? C'est quoi la mémoire? Ce sont des composants électroniques qui ont la particularité de retenir des informations. En informatique, l'information de base (l'alphabet des ordinateurs) est composée de deux

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

ETRS 811 «FPGA et processeurs reconfigurables»

ETRS 811 «FPGA et processeurs reconfigurables» ETRS 811 «FPGA et processeurs reconfigurables» Emilie HERAULT Emilie.Herault@univ-savoie.fr Bâtiment Chablais, bureau 212 04 79 75 94 68 1 Présentation du cours Organisation : CM : 10.5 h en 7 séances

Plus en détail

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007

Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007 Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des

Plus en détail

CONTEC CO., LTD. Novembre 2010

CONTEC CO., LTD. Novembre 2010 La gamme CONTEC CONTEC CO., LTD. Novembre 2010 1 Agenda Introduction Data acquisition and control Data Communication Expansion chassis and accessory Distributed I/O and media converter Stainless steel

Plus en détail

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne) Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de

Plus en détail

StruxureWare Power Monitoring v7.0. La nouvelle génération en matière de logiciel de gestion complète d énergie

StruxureWare Power Monitoring v7.0. La nouvelle génération en matière de logiciel de gestion complète d énergie StruxureWare Power Monitoring v7.0 La nouvelle génération en matière de logiciel de gestion complète d énergie Évolution des deux plate-formes originales Power Monitoring v7.0 SMS ION Enterprise 2012 Struxureware

Plus en détail

Connectivité des systèmes embarqués

Connectivité des systèmes embarqués Connectivité des systèmes embarqués «Présentation des Protocoles et Applications» École Nationale Supérieure de Physique de Strasbourg bruno.serio@ensps.u-strasbg.fr Cours en ligne : http://optothermique.dyndns.org:8008/

Plus en détail

Spécifications détaillées

Spécifications détaillées Hewlett Packard HP ProLiant ML110 G5 Serveur micro tour 4U 1 voie 1 x Xeon E3110 / 3 GHz RAM 1 Go Disque dur 1 x 250 Go DVD RW Gigabit Ethernet Moniteur : aucun(e) Le serveur HP ProLiant ML110 G5 offre

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail

Conception de SoPC pour applications multimédia

Conception de SoPC pour applications multimédia Conception de SoPC pour applications multimédia Auteurs : Michael Guarisco, Nicolas Marques, Eric Dabellani, Yves Berviller, Hassan Rabah, Serge Weber Laboratoire d Instrumentation Electronique de Nancy.

Plus en détail

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications Ordinateurs, Structure et Applications Cours 19, Le USB Etienne Tremblay Université Laval, Hiver 2012 Cours 19, p.1 USB signifie Universal Serial Bus USB Le USB a été conçu afin de remplacer le port série

Plus en détail

Spécifications détaillées

Spécifications détaillées Lenovo (SGFH5FR) Lenovo ThinkCentre Edge 71 1577 Tour 1 x Core i3 2120 / 3.3 GHz RAM 2 Go Disque dur 1 x 500 Go graveur de DVD HD Graphics 2000 Gigabit Ethernet Windows 7 Pro 64 bits Moniteur : aucun(e)

Plus en détail

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur

Plus en détail

ViewPAC. API + Contrôle/Commande + IHM

ViewPAC. API + Contrôle/Commande + IHM INTRODUCTION ViewPAC, est la nouvelle IHM intelligente «Trois-en-un» d ICP DAS, elle rassemble dans un seul et même boîtier l affichage, le traitement et le contrôle/commande. La série ViewPAC est la solution

Plus en détail

Chapitre 4 : Les mémoires

Chapitre 4 : Les mémoires 1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une

Plus en détail

Andrei Doncescu. Introduc)on aux Systèmes Embarqués et Microcontrôleurs

Andrei Doncescu. Introduc)on aux Systèmes Embarqués et Microcontrôleurs + Andrei Doncescu Introduc)on aux Systèmes Embarqués et Microcontrôleurs + Systèmes Mécatroniques 2 Système temps réel Système embarqué Système sur puce + Systèmes Temps Réel 3 Un système temps réel est

Plus en détail

Les ordinateurs : de 1946 à hier/aujourd hui

Les ordinateurs : de 1946 à hier/aujourd hui Architectures t avancées : Introduction Daniel Etiemble d@lif de@lri.fr Les ordinateurs : de 1946 à hier/aujourd hui ENIAC (1946) 19000 tubes 30 tonnes surface de 72 m 2 consomme 140 kilowatts. Horloge

Plus en détail

Software and Hardware Datasheet / Fiche technique du logiciel et du matériel

Software and Hardware Datasheet / Fiche technique du logiciel et du matériel Software and Hardware Datasheet / Fiche technique du logiciel et du matériel 1 System requirements Windows Windows 98, ME, 2000, XP, Vista 32/64, Seven 1 Ghz CPU 512 MB RAM 150 MB free disk space 1 CD

Plus en détail

DSP architecture et applications

DSP architecture et applications Haute Ecole d Ingénierie et de Gestion du Canton du Vaud DSP architecture et applications Chapitre 3 GÉNÉRATEURS D ADRESSES Création de buffers linéaires et circulaires Gestion des pages mémoires ADSP-29X

Plus en détail

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)

Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Base de l'informatique Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Généralité Comment fonctionne un ordinateur? Nous définirons 3 couches Le matériel

Plus en détail

Utilisation de SystemC pour la conception des SoC

Utilisation de SystemC pour la conception des SoC Utilisation de SystemC pour la conception des SoC aniela ragomirescu 1,2, Roberto Reyna 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 2-LAAS-CNRS ; Université de Toulouse,

Plus en détail

Ordinateurs, Structure et Applications

Ordinateurs, Structure et Applications Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle

Plus en détail

Installation et compilation de gnurbs sous Windows

Installation et compilation de gnurbs sous Windows Installation et compilation de gnurbs sous Windows Installation de l environnement de développement Code::Blocks (Environnement de développement) 1. Télécharger l installateur de Code::Blocks (version

Plus en détail

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics 1 INTRODUCTION 1.1 Capteurs de pression digitaux Les capteurs de pression digitaux utilisent un AIC interne pour la calibration digitale et la compensation en température et fournissent un signal de sortie

Plus en détail

INSTRUMENTS DE MESURE SOFTWARE. Management software for remote and/or local monitoring networks

INSTRUMENTS DE MESURE SOFTWARE. Management software for remote and/or local monitoring networks INSTRUMENTS DE MESURE SOFTWARE SOFTWARE Logiciel de supervision des réseaux locaux et/ou distants Management software for remote and/or local monitoring networks MIDAs EVO 4 niveaux de fonctionnalités

Plus en détail

MAC-TC: programmation d un plate forme DSP-FPGA

MAC-TC: programmation d un plate forme DSP-FPGA MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/17 Plan Partie 1: le système Lyrtech Introduction

Plus en détail

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

Manuel de l utilitaire Computer Setup (F10) HP Compaq Business Desktops Modèles d220 et d230

Manuel de l utilitaire Computer Setup (F10) HP Compaq Business Desktops Modèles d220 et d230 Manuel de l utilitaire Computer Setup (F10) HP Compaq Business Desktops Modèles d220 et d230 Référence : 331599-051 Juin 2003 Ce manuel contient le mode d emploi de l utilitaire de configuration Computer

Plus en détail

DIRTEL IP PHONE IP990

DIRTEL IP PHONE IP990 DIRTEL IP PHONE IP990 Manuel d administrateur Version 4.2d http://www.dirtel.net - bring the technology back to home! QUICK START POUR DIRTEL IP PHONE IP990 1. Appel avec le téléphone en mode PSTN, RTC(Appel

Plus en détail

Choix d'un serveur. Choix 1 : HP ProLiant DL380 G7 Base - Xeon E5649 2.53 GHz

Choix d'un serveur. Choix 1 : HP ProLiant DL380 G7 Base - Xeon E5649 2.53 GHz Choix d'un serveur Vous êtes responsable informatique d'une entreprise. Vous devez faire un choix pour l'achat d'un nouveau serveur. Votre prestataire informatique vous propose les choix ci-dessous Vous

Plus en détail

Manuel de l utilitaire Computer Setup (F10) HP business desktops modèle dx5150

Manuel de l utilitaire Computer Setup (F10) HP business desktops modèle dx5150 Manuel de l utilitaire Computer Setup (F10) HP business desktops modèle dx5150 Référence : 374172-052 Septembre 2005 Ce manuel contient le mode d emploi de l utilitaire de configuration Computer Setup.

Plus en détail

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA 1) Problématique et objectifs L objectif de cette séance est d intégrer un processeur spécialisé (PS) avec la logique

Plus en détail

DSP Architecture et Applications

DSP Architecture et Applications Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud DSP Architecture et Applications Note 1 VISUALDSP++3.5 FOR 16-BIT Environnement de développement de la famille ADSP21xx 16 bits virgule fixe des

Plus en détail

Didier DONSEZ Université Joseph Fourier PolyTech Grenoble LIG/ADELE Didier.Donsez@imag.fr, Didier.Donsez@ieee.org

Didier DONSEZ Université Joseph Fourier PolyTech Grenoble LIG/ADELE Didier.Donsez@imag.fr, Didier.Donsez@ieee.org http://www-adele.imag.fr/users/didier.donsez/cours Le protocole 1-Wire et ibuttons Didier DONSEZ Université Joseph Fourier PolyTech Grenoble LIG/ADELE Didier.Donsez@imag.fr, Didier.Donsez@ieee.org 20/05/2008

Plus en détail

Leçon 1 : Les principaux composants d un ordinateur

Leçon 1 : Les principaux composants d un ordinateur Chapitre 2 Architecture d un ordinateur Leçon 1 : Les principaux composants d un ordinateur Les objectifs : o Identifier les principaux composants d un micro-ordinateur. o Connaître les caractéristiques

Plus en détail

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE

EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0

Plus en détail

RTS12. Linux embarqué : construire son OS. Tanguy Risset. prénom.nom@insa-lyon.fr Labo CITI, INSA de Lyon, Dpt Télécom. jan. 2011

RTS12. Linux embarqué : construire son OS. Tanguy Risset. prénom.nom@insa-lyon.fr Labo CITI, INSA de Lyon, Dpt Télécom. jan. 2011 RTS12 : Linux embarqué : 1 RTS12 Linux embarqué : construire son OS Tanguy Risset prénom.nom@insa-lyon.fr Labo CITI, INSA de Lyon, Dpt Télécom jan. 2011 RTS12 : Linux embarqué : Introduction 2 Historique

Plus en détail

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200 Quick start Pulsar ellipse 300/500/650/800/1200 Pulsar ellipse premium 500/650/800/1200 Using the additional functions available on your Pulsar ellipse Utilisation des fonctions additionnelles de votre

Plus en détail

Spécifications détaillées

Spécifications détaillées Hewlett-Packard HP ProLiant DL380 G5 Storage Server 1.8TB SAS Model - NAS - 1.8 To - montage en rack - Serial ATA-150 / SAS - DD 36 Go x 2 + 300 Go x 6 - DVD±RW x 1 - RAID 0, 1, 5, 6 - Gigabit Ethernet

Plus en détail

2. MAQUETTAGE DES SOLUTIONS CONSTRUCTIVES. 2.2 Architecture fonctionnelle d un système communicant RÉSEAUX INFORMATIQUES

2. MAQUETTAGE DES SOLUTIONS CONSTRUCTIVES. 2.2 Architecture fonctionnelle d un système communicant RÉSEAUX INFORMATIQUES RÉSEAUX INFORMATIQUES Page:1/13 Objectifs de l activité pratique : Réseau Ethernet : - câblage point à point, test d écho ; commandes «mii-tool» et «linkloop» Commutation Ethernet : - câblage d un commutateur

Plus en détail

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)

Sur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11) 1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général

Plus en détail

Zelio S2020 va SR2COM01

Zelio S2020 va SR2COM01 A. Introduction : A. Introduction : Zelio S2020 va SR2COM01 Communication modem via l interface de communication SR2COM01 Modem communication through the modem communication interface SR2COM01 L objectif

Plus en détail

Projet M1 Année scolaire 2013/2014

Projet M1 Année scolaire 2013/2014 Institut Supérieur de l Électronique et du Numérique Tél. : +33 (0)2.98.03.84.00 Fax : +33 (0)2.98.03.84.10 20, rue Cuirassé Bretagne CS 42807-29228 BREST Cedex 2 - FRANCE Projet M1 Année scolaire 2013/2014

Plus en détail

TP5 VOIP résidentiel étendu Page 1 sur 7 Lp Ampere CLAVAUD

TP5 VOIP résidentiel étendu Page 1 sur 7 Lp Ampere CLAVAUD PEXTR/PSEN NOM Date 1 MISE EN SITUATION TP5 Suite à un déménagement dans une résidence plus grande qu au paravent, un particulier relié à Internet via une box désire téléphoner à partir de plusieurs terminaux

Plus en détail

Plan : Master IM2P2 - Calcul Scientifique

Plan : Master IM2P2 - Calcul Scientifique Plan : Les systèmes HPC Typologie des systèmes : Machines Mémoire partagée Machines à Mémoire Distribuées Machine NUMA Exemples Architectures Processeurs HPC Processeurs scalaires, superscalaires, vectoriels

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d

Plus en détail

+ + ALT + S CTRL + ALT

+ + ALT + S CTRL + ALT Le BIOS (Basic Input Output System) est un petit programme situé dans plusieurs types de mémoires différentes : une partie dans une mémoire ROM (Read Only Memory), cette partie est non modifiable (il s'agit

Plus en détail

L Electronique Back-End du détecteur SciFi. O. Le Dortz Réunion du groupe LHCb-LPNHE

L Electronique Back-End du détecteur SciFi. O. Le Dortz Réunion du groupe LHCb-LPNHE L Electronique Back-End du détecteur SciFi O. Le Dortz Réunion du groupe LHCb-LPNHE Plan Généralités sur les FPGA La chaîne électronique du détecteur SciFi L Electronique Back-End Terminologie AMC40, AMC

Plus en détail

ÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700

ÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 ÉCOLE POLYTECHNIQUE DE MONTRÉAL Département de Génie Électrique La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 M. Corinthios et Zaher Dannawi 29 août 2007 2 Tables des

Plus en détail

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit

! Vous aurez pris connaissance de l'évolution. ! Vous comprendrez pourquoi on utilise le binaire en. ! Vous serez capable de construire un circuit Architecture élémentaire Un cours d architecture pour des informaticiens Samy Meftali Samy.meftali@lifl.fr Bureau 224. Bâtiment M3 extension Sans architecture pas d informatique Comprendre comment çà marche

Plus en détail

Quoi de neuf en acquisition de données?

Quoi de neuf en acquisition de données? Quoi de neuf en acquisition de données? Jean-Luc DELAY National Instruments, Ingénieur d applications Les nouveautés en acquisition de données chez NI USB Série X NI SC Express Nouveau châssis NI CompactDAQ

Plus en détail

Architecture des calculateurs

Architecture des calculateurs Formation en Calcul Scientifique - LEM2I Architecture des calculateurs Violaine Louvet 1 1 Institut Camille jordan - CNRS 12-13/09/2011 Introduction Décoder la relation entre l architecture et les applications

Plus en détail

Les bus d extensions : Définition

Les bus d extensions : Définition Les bus d extensions : Définition Ensemble de fils chargés de relier les différents éléments de l ordinateur Caractérisé par son nombre de fils, la nature des informations véhiculées, le mode de fonctionnement

Plus en détail

WAGO-I/O-IPC. La puissance d un ordinateur compact sur le terrain. 2 rue René Laennec 51500 Taissy France Fax: 03 26 85 19 08, Tel : 03 26 82 49 29

WAGO-I/O-IPC. La puissance d un ordinateur compact sur le terrain. 2 rue René Laennec 51500 Taissy France Fax: 03 26 85 19 08, Tel : 03 26 82 49 29 WAGO-I/O-IPC La puissance d un ordinateur compact sur le terrain Robuste Refroidissement passif, sans ventilation La puissance d un ordinateur compact sur le terrain Flexibilité maximale et conception

Plus en détail

Les liaisons SPI et I2C

Les liaisons SPI et I2C DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création

Plus en détail

WEB page builder and server for SCADA applications usable from a WEB navigator

WEB page builder and server for SCADA applications usable from a WEB navigator Générateur de pages WEB et serveur pour supervision accessible à partir d un navigateur WEB WEB page builder and server for SCADA applications usable from a WEB navigator opyright 2007 IRAI Manual Manuel

Plus en détail

MANUEL D INSTRUCTION

MANUEL D INSTRUCTION MANUEL D INSTRUCTION 1. INTRODUCTION AU SYSTEME DIGICROWN PROBING LINE... 4 2. CARTE PCI... 6 2.1. AVANT DE PROCÉDER À L INSTALLATION... 6 3. INSTALLATION HARDWARE... 7 3.1. SYNCHRONISATION DES CARTES...

Plus en détail

PROJECT POUR LE SYSTÈME DE SURVEILLANCE PAR CAMERA BASÉ SUR TECHNOLOGIE AXIS, PANNEAUX SOLAIRES ET LUMIERE DU LEDS BLOC D APARTEMENT LAURIER.

PROJECT POUR LE SYSTÈME DE SURVEILLANCE PAR CAMERA BASÉ SUR TECHNOLOGIE AXIS, PANNEAUX SOLAIRES ET LUMIERE DU LEDS BLOC D APARTEMENT LAURIER. PROJECT POUR LE SYSTÈME DE SURVEILLANCE PAR CAMERA BASÉ SUR TECHNOLOGIE AXIS, PANNEAUX SOLAIRES ET LUMIERE DU LEDS BLOC D APARTEMENT LAURIER. OPCION 1: Cameras et Hardware block 1 et 2 avec Cameras à l

Plus en détail

Guide d utilisation de KIP Printer Status Guide d installation et d utilisation de KIP Printer Status

Guide d utilisation de KIP Printer Status Guide d installation et d utilisation de KIP Printer Status Guide d installation et d utilisation de KIP Printer Status - 1 - Table des matières 1 Introduction... 3 2 Installation et configuration... 4 3 Fonctionnalité de KIP Printer Status... 6 4 Utilisation de

Plus en détail

NanoSense. Protocole Modbus de la sonde Particules P4000. (Version 01F)

NanoSense. Protocole Modbus de la sonde Particules P4000. (Version 01F) NanoSense 123 rue de Bellevue, 92100 Boulogne Billancourt France Tél : 33-(0) 1 41 41 00 02, fax : 33-(0) 1 41 41 06 72 Protocole Modbus de la sonde Particules P4000 (Version 01F) Ver V01A V01B V01C V01D

Plus en détail

E UC S. Sommaire. Initiation et sensibilisation à la micro-informatique. Qu est-ce qu un ordinateur? Le principe. La carte mère (Asus 2008)

E UC S. Sommaire. Initiation et sensibilisation à la micro-informatique. Qu est-ce qu un ordinateur? Le principe. La carte mère (Asus 2008) Sommaire Initiation et sensibilisation à la micro-informatique THIOU Jean http://aivm.free.fr Généralités La carte mère Entrées / Sorties Processeur La mémoire Unités de mémoire Bus et interfaces Carte

Plus en détail

Introduction aux systèmes informatiques Structure d un ordinateur

Introduction aux systèmes informatiques Structure d un ordinateur Introduction aux systèmes informatiques Structure d un ordinateur Michel Salomon IUT de Belfort-Montbéliard Département d informatique Michel Salomon Intro. aux sys. info. 1 / 36 Qu est-ce qu un système

Plus en détail

HP 600PD TWR i34130 500G 4.0G 39 PC

HP 600PD TWR i34130 500G 4.0G 39 PC HP 600PD TWR i34130 500G 4.0G 39 PC Réf : 2880117 EAN :888182161739 Réf. Fabricant :E4Z60ET#ABF Poids brut: 12 Kg Spécifications principales Description du produit Facteur de forme Localisation Processeur

Plus en détail

Présentation des cartes lyonnaises DIF-IB-ASU

Présentation des cartes lyonnaises DIF-IB-ASU Présentation des cartes lyonnaises DIF-IB- Renaud Gaglione gaglione@ipnl.in2p3.fr +33 4 72 44 83 96 version.2 23 avril 28 Je vous invite à prendre connaissance des présentations des dernières réunions

Plus en détail

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique

Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément

Plus en détail

Les ordinateurs : de 1946 à aujourd hui

Les ordinateurs : de 1946 à aujourd hui : Introduction Daniel Etiemble de@lri.fr Les ordinateurs : de 1946 à aujourd hui ENIAC (1946) 19000 tubes 30 tonnes surface de 72 m 2 consomme 140 kilowatts. Horloge : 0 KHz. 330 multiplications/s Mon

Plus en détail

Caractéristiques principales:

Caractéristiques principales: Powered by AndoridTM4.1 Jelly Bean Archos introduit sa nouvelle tablette ChildPad: l ARCHOS 80 CHILDPAD. Equipée de la dernière version d Android Jelly Bean, cette tablette de 8 a spécialement été conçue

Plus en détail

KarKam Dvpt. Les cartes à puce

KarKam Dvpt. Les cartes à puce KarKam Dvpt. Les cartes à puce INTRODUCTION Une carte à puce est une carte en matière plastique de quelques centimètres de cotés et moins d un millimètre d épaisseur portant au moins un circuit intégré

Plus en détail

Comment concevoir un ordinateur? Quelques questions à considérer

Comment concevoir un ordinateur? Quelques questions à considérer Comment concevoir un ordinateur? Quelques questions à considérer Unité d entrée Unité de traitement Unité de sortie Comment coder les données Entiers, réels, caractères Comment restituer les résultats

Plus en détail

Conférence sur les microcontroleurs.

Conférence sur les microcontroleurs. Conférence sur les microcontroleurs. Le microcontrôleur Les besoins et le développement. Vers 1970, pour des calculs (calculatrice). Le premier est le 4004 de Intel, 90K. La technologie. Les 2 principales

Plus en détail

Rétro-ingénierie matérielle pour les reversers logiciels : cas d un DD externe chiffré

Rétro-ingénierie matérielle pour les reversers logiciels : cas d un DD externe chiffré Rétro-ingénierie matérielle pour les reversers logiciels : cas d un DD externe chiffré Joffrey Czarny & Raphaël Rigo / AGI / TX5IT 2015-06-03 / SSTIC 2015-06-03 / SSTIC 2 / 34 Introduction Pourquoi étudier

Plus en détail

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 HFFv2 1. OBJET L accroissement de la taille de code sur la version 2.0.00 a nécessité une évolution du mapping de la flash. La conséquence de ce

Plus en détail

Les tendances pour le test et la validation RF

Les tendances pour le test et la validation RF Les tendances pour le test et la validation RF Richard KEROMEN Ingénieur produit test et RF L évolution des standards implique une complexité croissante 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005

Plus en détail

Guide Mémoire NETRAM

Guide Mémoire NETRAM Guide Mémoire NETRAM Types de mémoires vives On distingue généralement deux grandes catégories de mémoires vives : Mémoires dynamiques (DRAM, Dynamic Random Access Module), peu coûteuses. Elles sont principalement

Plus en détail

FORMATION : 3 journées pour comprendre le meilleur de Xilinx

FORMATION : 3 journées pour comprendre le meilleur de Xilinx FORMATION : 3 journées pour comprendre le meilleur de Xilinx Recettes VHDL pour tirer le meilleur profit des architectures Spartan-6, Virtex-6 et Series-7 Implémentation de fonctions DSP et entrées/sorties

Plus en détail

Informatique légale : FPGA vs. GPU

Informatique légale : FPGA vs. GPU Informatique légale : FPGA vs. GPU Sylvain Collange, Yoginder S. Dandass, Marc Daumas et David Defour 03/06/2008 Problématiques Analyse de disque dur Recherche de contenu illégal connu Y compris dans des

Plus en détail

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées

Plus en détail

PC SENYO INDUSTRIE 800MDV

PC SENYO INDUSTRIE 800MDV PC PUISSANT POUR LES UTILISATEURS PROFESSIONNELS r Carte mère, bloc alimentation et disque dur optimisé pour une utilisation en permanence 24x7 r Extended Lifetime allant jusqu à 3 ans r Fonctionnalité

Plus en détail

Fiche technique CPU 314SC/DPM (314-6CG13)

Fiche technique CPU 314SC/DPM (314-6CG13) Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4

Plus en détail

Fiche technique CPU 315SN/PN (315-4PN33)

Fiche technique CPU 315SN/PN (315-4PN33) Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)

Plus en détail

Le TEE, nouvelle ligne de défense dans les mobiles

Le TEE, nouvelle ligne de défense dans les mobiles Le TEE, nouvelle ligne de défense dans les mobiles SSTIC 2013 Hervé Sibert 2013-06-07 Disclaimer Copyright ST-Ericsson 2013. All rights reserved. The contents of this document are subject to change without

Plus en détail