Méthode de conception rapide d architecture massivement parallèle sur puce: de la modélisation à l expérimentation sur FPGA
|
|
|
- Marie-Josèphe Garon
- il y a 8 ans
- Total affichages :
Transcription
1 Méthode de conception rapide d architecture massivement parallèle sur puce: de la modélisation à l expérimentation sur FPGA Mouna Baklouti Kammoun 18 Décembre 2010 Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
2 Plan 1 Introduction 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
3 Introduction Plan 1 Introduction Domaine d application Problématique et positionnement Contributions 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
4 Introduction Domaine d application Traitement du signal systématique (TSS) TS TSI TSS TDI : Traitement de Signal : Traitement de Signal Intensif : Traitement de Signal Systématique : Traitement de Données Intensif Caractéristiques du TSS : traitements très réguliers indépendants de la valeur des données Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
5 Introduction Domaine d application Traitement du signal systématique (TSS) Présence du TSS dans : systèmes de détection multimédia télécommunications Puissance de calcul Systèmes embarqués SoC ASIC FPGA Capacité d intégration Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
6 Introduction Domaine d application Traitement du signal systématique (TSS) Présence du TSS dans : systèmes de détection multimédia télécommunications Puissance de calcul Systèmes embarqués SoC ASIC FPGA Capacité d intégration Architectures massivement parallèles sur puce hautes performances multiplicité des ressources de calcul Flynn : SIMD, MIMD... Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
7 Introduction Problématique et positionnement Efficacité de SIMD pour le TSS Modèle SIMD Unité de contrôle PE Réseau d interconnexion inter-pe PE PE PE PE Contrôle Données Mem Mem Mem Mem Mem Avantages : parallélisme de données synchronisme parfait intégration de simples unités d exécution consommation réduite pour les traitements réguliers Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
8 Introduction Problématique et positionnement Efficacité de SIMD pour le TSS Modèle SIMD Unité de contrôle PE Réseau d interconnexion inter-pe PE PE PE PE Contrôle Données Mem Mem Mem Mem Mem Avantages : parallélisme de données synchronisme parfait intégration de simples unités d exécution consommation réduite pour les traitements réguliers SIMD : adapté au TSS Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
9 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles MasPar, ILLIAC IV, Connection Machine... complexité technologique coût de conception Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
10 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles Solutions SIMD existantes sur FPGA Accélérations SIMD matérielles R.L. Rosas et al : SIMD pour la détection de contours M. Sayed et al : VBSME pour le calcul de l estimation de mouvement coûts et délais de conception Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
11 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles Solutions SIMD existantes sur FPGA Accélérations SIMD matérielles Extensions SIMD pour processeurs embarqués spécifiques à un traitement non génériques Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
12 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles Solutions SIMD existantes sur FPGA Accélérations SIMD matérielles Extensions SIMD pour processeurs embarqués Solutions SIMD programmables F. Schurz and D. Fey : architecture SIMD à base de l IP PicoBlaze avec des PE 1bit très réduits Ph. Bonnot et al : Ter@Core avec une conception du PE à base des blocs DSP de l FPGA utilisé + un seul mode de communication en anneau... Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
13 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles Solutions SIMD existantes sur FPGA Accélérations SIMD matérielles Extensions SIMD pour processeurs embarqués Solutions SIMD programmables Limites des solutions existantes : conçues spécifiquement pour une application déterminée : coûts de conception élevés peu évolutives : difficulté de satisfaire différents besoins Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
14 Introduction Problématique et positionnement Problématique Déclin des architectures SIMD traditionnelles Solutions SIMD existantes sur FPGA Accélérations SIMD matérielles Extensions SIMD pour processeurs embarqués Solutions SIMD programmables Défis de conception technologiques délais (commercial) Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
15 Introduction Problématique et positionnement Objectifs Rendre le système SIMD flexible et pouvant s adapter aux besoins applicatifs choix d une solution architecturale adéquate à l application souplesse de l architecture satisfaire les besoins applicatifs Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
16 Introduction Problématique et positionnement Objectifs Rendre le système SIMD flexible et pouvant s adapter aux besoins applicatifs choix d une solution architecturale adéquate à l application souplesse de l architecture satisfaire les besoins applicatifs Proposer une méthode de conception simple et rapide accélérer le temps de conception réduire le temps de mise sur le marché Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
17 Introduction Contributions Contributions Définir un système massivement parallèle sur puce à architecture SIMD pouvant être adapté à l application paramétrique programmable Proposer une méthode de conception par assemblage d IP réduire le temps de conception Accélérer la conception par génération automatique de configurations SIMD abstraire les détails d implémentation Réaliser une expérimentation sur FPGA tester différentes configurations mppsoc choisir la configuration la plus adéquate Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
18 Introduction Contributions Approche proposée Application data parallèle Modèle mppsoc mppsoclib Conception de configuration mppsoc Génération de code Synthèse/ Simulation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
19 Introduction Contributions Approche proposée Application data parallèle Modèle mppsoc mppsoclib 1Définition de modèle Conception de configuration mppsoc Génération de code Synthèse/ Simulation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
20 Introduction Contributions Approche proposée Application data parallèle Modèle mppsoc mppsoclib 1Définition de modèle Conception de configuration mppsoc Génération de code Synthèse/ Simulation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
21 Introduction Contributions Approche proposée 3Programmation Application data parallèle Modèle mppsoc mppsoclib 1Définition de modèle Conception de configuration mppsoc Génération de code Synthèse/ Simulation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
22 Introduction Contributions Approche proposée 3Programmation Application data parallèle Modèle mppsoc mppsoclib 1Définition de modèle Conception de configuration mppsoc 4 Génération de code Synthèse/ Simulation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
23 Système mppsoc proposé Plan 1 Introduction 2 Système mppsoc proposé Modèle mppsoc proposé Caractéristiques du modèle mppsoc 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
24 Système mppsoc proposé Modèle mppsoc proposé Modèle mppsoc proposé ACUInst ACUData ACU Réseau de processeurs élémentaires PEM1 PEM2 Contrôle / ordres d exécution PE1 PE2 PEM3 PEM4 Contrôle PE3 PE4 mpnoc Périph. E/S commutateurs Routage FIFO FIFO commutateurs Connexion de voisinage Connexion mpnoc Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
25 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible nombre de PEs variable : assurer l extensibilité taille mémoire variable : répondre aux besoins applicatifs support de différents modèles d interconnexions de voisinage : répondre à la variété des communications inter-pe PE1 PE2 PE1 PE2 PE1 PE2 PE3 PE4 PE3 PE4 PE3 PE4 Maille Tore Xnet PE1 PE2 PE3 PE4 PE1 PE2 PE3 PE4 Linéaire Anneau mpnoc : réseau de communication point à point Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
26 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible nombre de PEs variable : assurer l extensibilité taille mémoire variable : répondre aux besoins applicatifs support de différents modèles d interconnexions de voisinage : répondre à la variété des communications inter-pe mpnoc : réseau de communication point à point connecter tout PE avec un autre connecter les PEs aux périphériques connecter l ACU avec les PEs Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
27 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible nombre de PEs variable : assurer l extensibilité taille mémoire variable : répondre aux besoins applicatifs support de différents modèles d interconnexions de voisinage : répondre à la variété des communications inter-pe mpnoc : réseau de communication point à point Arbitre Commutateur Liens d interconnexions Routeur IN Routeur OUT Sources Destinataires Sources Destinataires Sources Destinataires Étages de commutateurs Bus Crossbar Multi-étages Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
28 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible nombre de PEs variable : assurer l extensibilité taille mémoire variable : répondre aux besoins applicatifs support de différents modèles d interconnexions de voisinage : répondre à la variété des communications inter-pe mpnoc : réseau de communication point à point Avantages du réseau mpnoc proposé Divers modes de communication tous-vers-un un-vers-tous un-vers-un Entrées/Sorties parallèles Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
29 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible Modulaire assembler les composants nécessaires choisir la configuration optimale maîtriser la complexité réduire le temps de conception Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
30 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible Modulaire Programmable s adapter aux évolutions applicatives langage data parallèle adapté au modèle d exécution SIMD Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
31 Système mppsoc proposé Caractéristiques du modèle mppsoc Caractéristiques du modèle mppsoc Paramétrique et flexible Modulaire Programmable Mise en place de configurations (instances) mppsoc définir les paramètres choisir les composants nécessaires adapter selon les besoins M. Baklouti et al. IP based configurable SIMD massively parallel SoC. FPL, PhD Forum. Italy Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
32 Méthode de conception/programmation de mppsoc Plan 1 Introduction 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc Conception de mppsoc mppsoclib Programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
33 Méthode de conception/programmation de mppsoc Conception de mppsoc Principes de conception Assemblage d IPs processeurs, mémoires, réseaux... méthodologie de réutilisation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
34 Méthode de conception/programmation de mppsoc Conception de mppsoc Principes de conception Assemblage d IPs Conception hiérarchique ACU Ordres d exécution parallèle PE1 UE1 PE2 UE2 PEM 1 PEM 2 RC1 RC2 BUE 1 RC3 RC4 PEM 3 PEM 4 BUE 2 PE3 UE3 PE4 UE4 Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
35 Méthode de conception/programmation de mppsoc Conception de mppsoc Principes de conception Assemblage d IPs Conception hiérarchique ACU Ordres d exécution parallèle PE1 UE1 PE2 UE2 PEM 1 PEM 2 RC1 RC2 BUE 1 RC3 RC4 PEM 3 PEM 4 BUE 2 PE3 UE3 PE4 UE4 Avantages Alléger les coûts de conception Permettre une implémentation générique 2D/1D Faciliter le placement du réseau de PEs sur la puce Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
36 Méthode de conception/programmation de mppsoc Conception de mppsoc Principes de conception Assemblage d IPs Conception hiérarchique Conception des processeurs ACU + PE : même IP processeur minimiser les développements matériels et logiciels réduire le haut coût de conception lié aux machines SIMD Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
37 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réduction utiliser un IP open-source réduire le processeur PE simple et réduit ACU Étages de recherche Et décodage d instructions IP Processeur Initial Étages de recherche Et décodage d instructions Étages d exécution µ-instructions Étages d exécution PE Étages d exécution Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
38 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réduction utiliser un IP open-source réduire le processeur PE simple et réduit Instructions Séquentielles Instructions séquentielles et parallèles Fetch Decode Fetch Decode modifié Execute µ-instructions parallèles Execute Memory Write-back IP minimips initial µ-instructions parallèles Execute Memory Memory Write-back ACU Write-back PE Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
39 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réplication concevoir le PE par le même IP processeur répliquer le PE ACU IP Processeur Initial Étages de recherche Et décodage d instructions Étages d exécution Instructions parallèles Étages de recherche Et décodage d instructions Étages d exécution PE Étages de recherche Et décodage d instructions Étages d exécution Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
40 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réplication concevoir le PE par le même IP processeur répliquer le PE Instructions séquentielles Instructions séquentielles et parallèles Fetch Decode Fetch Decode modifié Execute instructions parallèles Execute Memory Write-back IP minimips initial Instructions parallèles Decode Execute Memory Memory Write-back ACU Write-back PE Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
41 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réduction/Réplication FPGA Conception Nbre max de PE taille mém/pe (minimips) Stratix réduction Ko 2S180 réplication Ko Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
42 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réduction/Réplication réduction réplication Temps de conception long réduit Intégration de PE Efficacité performance/surface ++ + Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
43 Méthode de conception/programmation de mppsoc Conception de mppsoc Méthodes de conception des processeurs Réduction/Réplication réduction réplication Temps de conception long réduit Intégration de PE Efficacité performance/surface ++ + Solution pour accélérer la conception des processeurs Utiliser un IP processeur réduire le temps de conception faciliter la programmation Choisir entre deux méthodes de conception : réduction/réplication satisfaire les besoins M. Baklouti et al. A design and an implementation of a parallel based SIMD architecture for SoC on FPGA. DASIP. France Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
44 Méthode de conception/programmation de mppsoc mppsoclib Bibliothèque : mppsoclib Ensemble d IPs dédiés à mppsoc Interface propriétaire Processeurs minimips : réduction + réplication OpenRisc 1200 : réduction + réplication NIOS II : réplication clock reset Processeur adr r/w ack data Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
45 Méthode de conception/programmation de mppsoc mppsoclib Bibliothèque : mppsoclib Ensemble d IPs dédiés à mppsoc Interface propriétaire Processeurs Mémoires Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
46 Méthode de conception/programmation de mppsoc mppsoclib Bibliothèque : mppsoclib Ensemble d IPs dédiés à mppsoc Interface propriétaire Processeurs Mémoires Routeur de voisinage West West Entrées des PEs voisins Sud Est Nord Nord Est Nord West Sud Est Sud West Multiplexeur Sud Est Nord Nord Est Nord West Sud Est Sud West Aux PEs voisins simplicité du routeur Local Du PE local Démultiplexeur µarchitecture Local Au PE local Distance M. Baklouti et al. Study and Integration of a Parametric Neighbouring Interconnection Network in a Massively Parallel Architecture on FPGA. AICCSA. Morocco Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
47 Méthode de conception/programmation de mppsoc mppsoclib Bibliothèque : mppsoclib Ensemble d IPs dédiés à mppsoc Interface propriétaire Processeurs Mémoires Routeur de voisinage Réseau mpnoc Chip select Data_IN Address_IN Gestionnaire de mode Data Addr mode configurable : PE-PE, PE-ACU, PE-périphérique Réseau d interconnexion Data_OUT Address_OUT IP réseau d interconnexion paramétrique M. Baklouti et al. Reconfigurable Communication Networks in a Parametric SIMD Parallel System on Chip. International Symposium on Applied reconfigurable Computing. Thailand M. Baklouti et al. Scalable mpnoc for Massively Parallel Systems - Design and Implementation on FPGA. Journal of Systems Architecture Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
48 Méthode de conception/programmation de mppsoc Programmation de mppsoc Programmation de mppsoc dépend du processeur utilisé : Assembleur/C dépend de la méthodologie de conception des processeurs Méthode de programmation proposée jeu d instructions dérivé de celui du processeur utilisé macros définies pour les instructions spécifiques Instructions de contrôle Instructions de communications codées à base des instructions d accès mémoire : Load/Store Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
49 Méthode de conception/programmation de mppsoc Programmation de mppsoc Programmation de mppsoc dépend du processeur utilisé : Assembleur/C dépend de la méthodologie de conception des processeurs Méthode de programmation proposée jeu d instructions dérivé de celui du processeur utilisé macros définies pour les instructions spécifiques Instructions de contrôle Instructions de communications codées à base des instructions d accès mémoire : Load/Store TABLE: Codage du macro de lecture d identité Macro Définition Codage minimips OpenRisc NIOS II P_GET_IDENT lire l identité p_lui r1,0x2 l.movhi r1,0x2 NIOS2_READ_ (reg) p_ori r1,r1,0 l.lwz reg,0x0(r1) CPUID(id) p_lw reg,0(r1) Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
50 Méthode de conception/programmation de mppsoc Programmation de mppsoc Programmation de mppsoc dépend du processeur utilisé : Assembleur/C dépend de la méthodologie de conception des processeurs Méthode de programmation proposée jeu d instructions dérivé de celui du processeur utilisé macros définies pour les instructions spécifiques Conception/programmation proposée pour mppsoc Utiliser l existant Accélérer la conception Faciliter la programmation Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
51 Flot de génération de configurations mppsoc Plan 1 Introduction 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc IDM Gaspard Flot de conception 5 Étude de cas 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
52 Flot de génération de configurations mppsoc IDM Ingénierie Dirigée par les Modèles (IDM) Apports de l IDM répondre à la complexité croissante des systèmes abstraire les détails et techniques d implémentation réduire le temps de conception Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
53 Flot de génération de configurations mppsoc IDM Ingénierie Dirigée par les Modèles (IDM) Apports de l IDM Concepts de l IDM modèle : abstraction de la réalité méta-modèle : ensemble de concepts et de relations permettant de spécifier des modèles transformation de modèles : passage d un modèle source décrit à un niveau d abstraction à un autre modèle destination décrit à un autre niveau d abstraction Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
54 Flot de génération de configurations mppsoc Gaspard Gaspard : environnement basé sur l IDM Environnement de co-conception pour SoC TSS Expression du parallélisme Spécification haut niveau d abstraction UML «MARTE compliant» standard Cibles simulation exécution vérification... Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
55 Flot de génération de configurations mppsoc Flot de conception Flot de conception pour la génération de configurations mppsoc Modèle UML conforme à UML et Profil MARTE Niveau d'abstraction Modèle Deployed est exécutée par UML2MARTE conforme à Métamodèle DeployedMARTE est exécutée par MARTE2VHDL Code VHDL conforme à Config. mppsoc Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
56 Flot de génération de configurations mppsoc Flot de conception Flot de conception pour la génération de configurations mppsoc Modèle UML conforme à UML et Profil MARTE Niveau d'abstraction Modèle Deployed est exécutée par UML2MARTE conforme à Métamodèle DeployedMARTE est exécutée par MARTE2VHDL Code VHDL conforme à Config. mppsoc Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
57 Flot de génération de configurations mppsoc Flot de conception Intégration dans Gaspard Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
58 Flot de génération de configurations mppsoc Flot de conception Intégration dans Gaspard Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
59 Étude de cas Plan 1 Introduction 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas Chaîne de traitement vidéo à base de mppsoc Choix de configuration mppsoc 6 Conclusions et perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
60 Étude de cas Chaîne de traitement vidéo à base de mppsoc Configuration mppsoc Capteur CMOS 8 bits Pilotes 32 bits Traitement à 32 bits 24 bits SDRAM Base de FPGA SRAM Capture RAW 2 (mppsoc) RGB Afficheur LCD commutatteurs mpnoc commutateurs ACU PEM1 PEM2 MemACU PE1 PE2 PEM3 PEM4 PE3 PE4 Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
61 Étude de cas Chaîne de traitement vidéo à base de mppsoc Étapes de conception Modélisation composants communications Déploiement Choisir les IPs à utiliser notion de "codefile" Génération de code Transformation modèle vers texte modèle Deployed code VHDL Déduire les paramètres à partir des modèles Déduire les IPs à partir du déploiement Demo./config1.avi M. Ammar, M. Baklouti et al. A Model Driven Engineering design approach to generate VHDL for MPPSoC. RAPIDO workshop at HiPEAC. Greece (Accepted) Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
62 Étude de cas Chaîne de traitement vidéo à base de mppsoc Flot de conception Spécifier une configuration mppsoc à un haut niveau d abstraction Faciliter/accélérer la conception d une configuration mppsoc Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
63 Étude de cas Chaîne de traitement vidéo à base de mppsoc Flot de conception Spécifier une configuration mppsoc à un haut niveau d abstraction Faciliter/accélérer la conception d une configuration mppsoc Chaîne mppsoc à base d IDM réduire la complexité de conception de mppsoc modèle UML-MARTE code VHDL simulation/synthèse Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
64 Étude de cas Choix de configuration mppsoc Choix de la configuration adéquate Simulation/Synthèse sur l FPGA Cyclone II EP2C70F896C6 Méth. Ressources logiques Mémoire totale Conso. Tpixel conception Fonctions Registres % ACU PE % de puiss. (Ns) combinatoires (bytes) (bytes) (mwatts) réplication Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
65 Étude de cas Choix de configuration mppsoc Choix de la configuration adéquate Simulation/Synthèse sur l FPGA Cyclone II EP2C70F896C6 Méth. Ressources logiques Mémoire totale Conso. Tpixel conception Fonctions Registres % ACU PE % de puiss. (Ns) combinatoires (bytes) (bytes) (mwatts) réplication Exécution Demo./Exec-config1.AVI Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
66 Étude de cas Choix de configuration mppsoc Choix de la configuration adéquate Simulation/Synthèse sur l FPGA Cyclone II EP2C70F896C6 Méth. Ressources logiques Mémoire totale Conso. Tpixel conception Fonctions Registres % ACU PE % de puiss. (Ns) combinatoires (bytes) (bytes) (mwatts) réplication Modification du modèle Exécution Demo./Model2.m3u Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
67 Étude de cas Choix de configuration mppsoc Choix de la configuration adéquate Simulation/Synthèse sur l FPGA Cyclone II EP2C70F896C6 Méth. Ressources logiques Mémoire totale Conso. Tpixel conception Fonctions Registres % ACU PE % de puiss. (Ns) combinatoires (bytes) (bytes) (mwatts) réplication réduction Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
68 Étude de cas Choix de configuration mppsoc Choix de la configuration adéquate Simulation/Synthèse sur l FPGA Cyclone II EP2C70F896C6 Méth. Ressources logiques Mémoire totale Conso. Tpixel conception Fonctions Registres % ACU PE % de puiss. (Ns) combinatoires (bytes) (bytes) (mwatts) réplication réduction Choisir la configuration adéquate Adapter le modèle à l application Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
69 Étude de cas Choix de configuration mppsoc Autres expérimentations Benchmarks de traitements d image (EEMBC) RGB to YIQ Convolution Génération de configurations mppsoc Simulation et synthèse fonctionnalité du système performances : temps d exécution, surface, consommation de puissance... Choisir la configuration la plus adéquate Faciliter l exploration Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
70 Conclusions et perspectives Plan 1 Introduction 2 Système mppsoc proposé 3 Méthode de conception/programmation de mppsoc 4 Flot de génération de configurations mppsoc 5 Étude de cas 6 Conclusions et perspectives Conclusions Perspectives Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
71 Conclusions et perspectives Conclusions Conclusions mppsoc adapté pour le TSS paramétrique programmable conçu à base d IPs Flot de conception UML vers VHDL pour mppsoc modélisation haut niveau à base de MARTE génération automatique de code intégration dans Gaspard Validation expérimentale à base d FPGA Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
72 Conclusions et perspectives Perspectives Perspectives Exploration de configurations mppsoc intégration d une phase d exploration génération automatique de la meilleure configuration Extension du profil MARTE Application data parallèle Architecture SIMD : interface d envoie d instructions raffinement d un IP processeur spécificités SIMD (OR Tree, identité...) Modèle d exécution multi-simd/spmd étendre le modèle d exécution de mppsoc viser un large spectre d applications de TS Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
73 Publications 13 publications durant la thèse : 1 chapitre d ouvrage (2 eme auteur) (IGI-Global) 1 journal (JSA, Elsevier) 9 conférences et workshops internationaux (IDT 08, AICCSA 09, ARC 10, RAPIDO 11...) 1 PhD Forum (à FPL 10) 1 participation aux journées doctorales (EuroDoc-Info 10) Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
74 MERCI Mouna Baklouti Kammoun Soutenance de thèse en co-tutelle 18 Décembre / 37
Conception et Intégration de Systèmes Critiques
Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle
Profil UML pour TLM: contribution à la formalisation et à l automatisation du flot de conception et vérification des systèmes-sur-puce.
INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE N attribué par la bibliothèque T H È S E pour obtenir le grade de DOCTEUR DE L INPG Spécialité : «Micro et Nano Électronique» préparée au laboratoire CEA LIST/DTSI/SOL/LISE
Initiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Parallélisme et Répartition
Parallélisme et Répartition Master Info Françoise Baude Université de Nice Sophia-Antipolis UFR Sciences Département Informatique baude@unice.fr web du cours : deptinfo.unice.fr/~baude Septembre 2009 Chapitre
2015 // 2016. des formations. programme. Retrouvez toutes ces informations sur enseirb-matmeca.bordeaux-inp.fr
programme des formations Filière Électronique...2 Filière Informatique...3 Filière Mathématique et Mécanique...4 Filière Télécommunications...5 Filière Réseaux et Systèmes d Information...6 Filière Systèmes
Evolution de l infrastructure transport
Les réseaux optiques I Les réseaux optiques Jean-Paul GAUTIER, jpg@urec.cnrs.fr CNRS / UREC Une des grandes tendances de la fin des années 90 est la demande croissante en bande passante des réseaux d entreprises
Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision
INSTITUT D ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision dans les systèmes de
Mémoire de Fin d Etudes
Mémoire de Fin d Etudes Pour l Obtention du Diplôme d Ingénieur d Etat en Informatique Présenté par : MOSTEFA MERIEM Option : Système distribué Session Juin 2009 THEME PLACEMENT DES TACHES REPETITIVES
Une méthode de conception de systèmes sur puce
École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG
Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE
Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)
PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN
PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN 1. DÉVELOPPEMENT D'APPLICATION (CONCEPTEUR ANALYSTE) 1.1 ARCHITECTURE MATÉRIELLE DU SYSTÈME INFORMATIQUE 1.1.1 Architecture d'un ordinateur Processeur,
Modelio by Modeliosoft
Modelio by Modeliosoft Solutions d entreprise basées sur l atelier leader de modélisation open source Modelio (modelio.org) L atelier de modélisation open source de référence Une solution sur étagère,
Extrait des Exploitations Pédagogiques
Pédagogiques Module : Compétitivité et créativité CI Première : Compétitivité et créativité CI institutionnel : Développement durable et compétitivité des produits Support : Robot - O : Caractériser les
Modules du DUT Informatique proposés pour des DCCE en 2014/2015
Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Résumé de l offre : Parmi les 5500 heures d enseignement informatique dispensées au département informatique de l IUT (avec 2880 heures de
UNIVERSITE HASSAN II DE CASABLANCA. FACULTE DES SCIENCES & TECHNIQUES MOHAMMEDIA Département Génie Electrique
UNIVERSITE HASSAN II DE CASABLANCA FACULTE DES SCIENCES & TECHNIQUES MOHAMMEDIA Département Génie Electrique FORMATION CONTINUE Diplôme d Université de Casablanca Master d Université Master en Sciences
Quoi de neuf en LabVIEW FPGA 2010?
Quoi de neuf en LabVIEW FPGA 2010? Yannick DEGLA Ingénieur d Application Fonctionnalités de LabVIEW FPGA 2010 Nœud d intégration d IP - Importer directement des fichiers.xco de Xilinx ou vos propres VHDL
Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et
Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et l'anglais. L'étudiant a le choix entre deux filières
Université Libre de Tunis
Ingénieur: Génie Informatique Code et Intitulé des Matières Enseignées Plan d'etudes : Semestre 1 S1-01 Algorithmique et Structures de Données 1 S1-02 Programmation C S1-03 Logiques Mathématiques S1-04
MODELISATION UN ATELIER DE MODELISATION «RATIONAL ROSE»
MODELISATION UN ATELIER DE MODELISATION «RATIONAL ROSE» Du cours Modélisation Semi -Formelle de Système d Information Du Professeur Jean-Pierre GIRAUDIN Décembre. 2002 1 Table de matière Partie 1...2 1.1
Programme scientifique Majeure ARCHITECTURE DES SYSTEMES D INFORMATION. Mentions Ingénierie des Systèmes d Information Business Intelligence
É C O L E D I N G É N I E U R D E S T E C H N O L O G I E S D E L I N F O R M A T I O N E T D E L A C O M M U N I C A T I O N Programme scientifique Majeure ARCHITECTURE DES SYSTEMES D INFORMATION Mentions
Thème 3 Conception et vérification d architectures de systèmes sur puce
Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur
Système à enseigner : Robot M.I.M.I. MultipodeIntelligent à Mobilité Interactive. Version 1.0
Système à enseigner : Robot M.I.M.I. MultipodeIntelligent à Mobilité Interactive Sommaire - Le Robot M.I.M.I. (Multipode Intelligent à Mobilité Interactive) - Présentation du Système à Enseigner. - Composition
Master Informatique Aix-Marseille Université
Aix-Marseille Université http://masterinfo.univ-mrs.fr/ Département Informatique et Interactions UFR Sciences Laboratoire d Informatique Fondamentale Laboratoire des Sciences de l Information et des Systèmes
Conception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Analyse,, Conception des Systèmes Informatiques
Analyse,, Conception des Systèmes Informatiques Méthode Analyse Conception Introduction à UML Génie logiciel Définition «Ensemble de méthodes, techniques et outils pour la production et la maintenance
UE 8 Systèmes d information de gestion Le programme
UE 8 Systèmes d information de gestion Le programme Légende : Modifications de l arrêté du 8 mars 2010 Suppressions de l arrêté du 8 mars 2010 Partie inchangée par rapport au programme antérieur Indications
ITC Corporate Connect
IT orporate onnect PRÉSENE LOALE PORTÉE GLOBALE IT orporate onnect IT orporate onnect A P E R Ç U D E L E N T R E P R I S E Pendant plus de dix ans, la société IT, et ses antécédents fournit les services
AXES DE RECHERCHE - DOMAINE D'INTERET MAJEUR LOGICIELS ET SYSTEMES COMPLEXES
1 AXES DE RECHERCHE - DOMAINE D'INTERET MAJEUR LOGICIELS ET SYSTEMES COMPLEXES 2 Axes de recherche L activité du DIM LSC concerne la méthodologie de la conception et le développement de systèmes à forte
GPC Computer Science
CYCLE ISMIN P2015 GPC Computer Science P LALEVÉE lalevee@emse.fr @p_lalevee A3.01 0442616715 C YUGMA yugma@emse.fr A3.01 0442616715 01/09/2014 Présentation GPC CS - Ph. Lalevée - C Yugma 1 Scolarité Site
Conception des systèmes répartis
Conception des systèmes répartis Principes et concepts Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT Octobre 2012 Gérard Padiou Conception des systèmes répartis 1 / 37 plan
1.Introduction - Modèle en couches - OSI TCP/IP
1.Introduction - Modèle en couches - OSI TCP/IP 1.1 Introduction 1.2 Modèle en couches 1.3 Le modèle OSI 1.4 L architecture TCP/IP 1.1 Introduction Réseau Télécom - Téléinformatique? Réseau : Ensemble
Modélisation des interfaces matériel/logiciel
Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET
THÈSE DEVANT L UNIVERSITÉ DE RENNES 1
N d ordre : 3881 THÈSE présentée DEVANT L UNIVERSITÉ DE RENNES 1 pour obtenir le grade de : DOCTEUR DE L UNIVERSITÉ DE RENNES 1 Mention : Traitement du Signal et Télécommunications par Julien LALLET Équipe
basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML
basée sur le cours de Bertrand Legal, maître de conférences à l ENSEIRB www.enseirb.fr/~legal Olivier Augereau Formation UML http://olivier-augereau.com Sommaire Introduction I) Les bases II) Les diagrammes
energy BOX WEB Automates de GTB
energy BOX WEB Automates de GTB Un Energy BOX WEB est un automate complet de GTB intégrant un serveur WEB en supervision. Cet automate a été conçu pour offrir à nos clients une solution simple et compacte
Sanity Check. bgcolor mgcolor fgcolor
Sanity Check bgcolor mgcolor fgcolor 0 1 2 3 4 5 6 7 8 9 10 Compilation pour cibles hétérogènes: automatisation des analyses, transformations et décisions nécessaires, François Irigoin et Ronan Keryell
Vers du matériel libre
Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les
Conception de réseaux de télécommunications : optimisation et expérimentations
Conception de réseaux de télécommunications : optimisation et expérimentations Jean-François Lalande Directeurs de thèse: Jean-Claude Bermond - Michel Syska Université de Nice-Sophia Antipolis Mascotte,
IFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
CQP ADMINISTRATEUR DE BASES DE DONNÉES (ABD) ----------------------------------------------------------------------------------------------------
ORGANISME REFERENCE STAGE : 26587 20 rue de l Arcade 75 008 PARIS CONTACT Couverture : M. Frédéric DIOLEZ Paris, Lyon, Bordeaux, Rouen, Toulouse, Marseille, Tél. : 09 88 66 17 40 Strasbourg, Nantes, Lille,
Vérifier la qualité de vos applications logicielle de manière continue
IBM Software Group Vérifier la qualité de vos applications logicielle de manière continue Arnaud Bouzy Kamel Moulaoui 2004 IBM Corporation Agenda Analyse de code Test Fonctionnel Test de Performance Questions
Conception Exécution Interopérabilité. Déploiement. Conception du service. Définition du SLA. Suivi du service. Réception des mesures
Software propose une offre d intégration unique, qui apporte l équilibre parfait entre investissements et performances pour les entreprises qui doivent sans cesse améliorer leurs processus. Des caractéristiques
Rapport d activité. Mathieu Souchaud Juin 2007
Rapport d activité Mathieu Souchaud Juin 2007 Ce document fait la synthèse des réalisations accomplies durant les sept premiers mois de ma mission (de novembre 2006 à juin 2007) au sein de l équipe ScAlApplix
PG208, Projet n 3 : Serveur HTTP évolué
PG208, Projet n 3 : Serveur HTTP évolué Bertrand LE GAL, Serge BOUTER et Clément VUCHENER Filière électronique 2 eme année - Année universitaire 2011-2012 1 Introduction 1.1 Objectif du projet L objectif
Desktop Subscription. Accès facturé à l utilisation Etre à jour en permanence Gestion des licences évolutive Avantages du cloud Autodesk 360
Le programme Autodesk Subscription offre la manière la plus pratique, moderne et flexible d acheter et de mettre à jour les derniers logiciels et services nécessaires au développement de votre entreprise.
Exécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Générer du code à partir d une description de haut niveau
Cedric Dumoulin Générer du code à partir d une description de haut niveau Ce projet vise à fournir un environnement de développement permettant de modéliser des UI Android à un haut niveau d abstraction,
et dépannage de PC Configuration Sophie Lange Guide de formation avec exercices pratiques Préparation à la certification A+
Guide de formation avec exercices pratiques Configuration et dépannage de PC Préparation à la certification A+ Sophie Lange Troisième édition : couvre Windows 2000, Windows XP et Windows Vista Les Guides
GL - 2 2.1 Le Génie Logiciel
GL - 2 2.1 Le Génie Logiciel Lydie du Bousquet Lydie.du-bousquet@imag.fr En collaboration avec J.-M. Favre, I. Parissis, Ph. Lalanda 1 Rappels La production logicielle est une activité complexe de façon
GESTION DE PROJET SÉANCE 2 : LES CYCLE DE VIE D'UN PROJET
GESTION DE PROJET SÉANCE 2 : LES CYCLE DE VIE D'UN PROJET 1 Tianxiao LIU Licence Professionnelle Réseaux & Sécurité Université de Cergy-Pontoise http://depinfo.u-cergy.fr/~tliu/lpg.php PLAN Objectif et
Plan du cours. Autres modèles pour les applications réparties Introduction. Mode de travail. Introduction
Plan du cours Autres modèles pour les applications réparties Introduction Riveill@unice.fr http://rangiroa.polytech.unice.fr Notre terrain de jeu : les systèmes répartis Un rappel : le modèle dominant
INGENIERIE DES SYSTEMES INFORMATIQUES - PARCOURS : MOBILITE ET CLOUD COMPUTING
INGENIERIE DES SYSTEMES INFORMATIQUES - PARCOURS : MOBILITE ET CLOUD COMPUTING Préparez ce diplôme à l école de d ingénierie de l IGA OBJECTIFS DE LA FORMATION Dans un contexte de mutation économique et
Présentation et portée du cours : CCNA Exploration v4.0
Présentation et portée du cours : CCNA Exploration v4.0 Dernière mise à jour le 3 décembre 2007 Profil des participants Le cours CCNA Exploration s adresse aux participants du programme Cisco Networking
Sujet 2 : Interconnexion de réseaux IP (routeurs CISCO). Sujet 3 : Implémentation d un serveur VPN avec OpenVPN.
UFC CENTRE DE BAB EZZOUAR EXEMPLES DE SUJETS POUR LE PROJET DE FIN D ETUDE OPSIE PROPOSES PAR M. NACEF (ENSEIGNANT) Sujet 1 : Management des risques par la méthode MEHARI. Type : étude, audit. MEHARI est
Téléinformatique et télématique. Revenons aux définitions
Téléinformatique et télématique Revenons aux définitions Téléinformatique: exploitation à distance de systèmes informatiques grâce à l utilisation de dispositifs de télécommunication. Télématique: ensemble
Plan du Travail. 2014/2015 Cours TIC - 1ère année MI 30
Plan du Travail Chapitre 1: Internet et le Web : Définitions et historique Chapitre 2: Principes d Internet Chapitre 3 : Principaux services d Internet Chapitre 4 : Introduction au langage HTML 2014/2015
Contributions à l expérimentation sur les systèmes distribués de grande taille
Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte
INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1
INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe
Systèmes et traitement parallèles
Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications
Le génie logiciel. maintenance de logiciels.
Le génie logiciel Définition de l IEEE (IEEE 1990): L application d une approche systématique, disciplinée et quantifiable pour le développement, l opération et la maintenance de logiciels. Introduction
Les réseaux de campus. F. Nolot 2008 1
Les réseaux de campus F. Nolot 2008 1 Les réseaux de campus Les architectures F. Nolot 2008 2 Les types d'architectures L'architecture physique d'un réseau de campus doit maintenant répondre à certains
Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Séminaire RGE REIMS 17 février 2011
Séminaire RGE REIMS 17 février 2011 ADACSYS Présentation des FPGA Agenda Spécificité et différences par rapport aux autres accélérateurs Nos atouts Applications Approche innovante Document confidentiel
NOTIONS DE RESEAUX INFORMATIQUES
NOTIONS DE RESEAUX INFORMATIQUES GENERALITES Définition d'un réseau Un réseau informatique est un ensemble d'équipements reliés entre eux afin de partager des données, des ressources et d'échanger des
GRIDKIT: Pluggable Overlay Networks for Grid Computing
GRIDKIT: Pluggable Overlay Networks for Grid Computing Paul Grace, Geoff Coulson, Gordon Blair, Laurent Mathy, Wai Kit Yeung, Wei Cai, David Duce, Chris Cooper Computing Department, Lascaster University
Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable
Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université
INF 1250 INTRODUCTION AUX BASES DE DONNÉES. Guide d étude
INF 1250 INTRODUCTION AUX BASES DE DONNÉES Guide d étude Sous la direction de Olga Mariño Télé-université Montréal (Québec) 2011 INF 1250 Introduction aux bases de données 2 INTRODUCTION Le Guide d étude
Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon
Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d
ECTS CM TD TP. 1er semestre (S3)
Organisation du parcours M2 IRS en alternance De façon générale, les unités d enseignements (UE) sont toutes obligatoires avec des ECTS équivalents à 3 sauf le stage sur 27 ECTS et réparties sur deux semestres
Cours des réseaux Informatiques (2010-2011)
Cours des réseaux Informatiques (2010-2011) Rziza Mohammed rziza@fsr.ac.ma Supports Andrew Tanenbaum : Réseaux, cours et exercices. Pascal Nicolas : cours des réseaux Informatiques, université d Angers.
Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction
Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre Partie I : Introduction Plan de la première partie Quelques définitions Caractéristiques communes des applications temps-réel Exemples d
Réseaux M2 CCI SIRR. Introduction / Généralités
Réseaux M2 CCI SIRR Introduction / Généralités Isabelle Guérin Lassous Isabelle.Guerin-Lassous@ens-lyon.fr http://perso.ens-lyon.fr/isabelle.guerin-lassous 1 Objectifs Connaissances générales sur les réseaux
LICENCE : INFORMATIQUE GENERALE
LICENCE : INFORMATIQUE GENERALE RÉSUMÉ DE LA FORMATION Type de diplôme : Licence (LMD) Domaine : Sciences, Ingénierie et Technologies Mention : Informatique générale Objectifs Le diplôme offre une formation
Chapitre 1 - Langages de description d architectures matérielles hybrides
Chapitre 1 - Langages de description d architectures matérielles hybrides «Hélas, tout a déjà été dit et on arrive trop tard!» (La Bruyère) Résumé La méthode MEDEVER nécessite la description de l architecture
Altium Designer la conception électronique sous un angle différent
1 of 2 1 of 6 Altium Designer la conception électronique sous un angle différent Vous connaissez la conception électronique, la manière dont fonctionnent les outils de conception électronique, et ce qu
Intégration de produits mécatroniques au sein d un système PLM
Intégration de produits mécatroniques au sein d un système PLM HOUSSEM ABID 1, MADY GUILLEMOT 1, DIDIER NOTERMAN 1, PHILIPPE PERNELLE 2 1 Laboratoire DISP, INSA Lyon 69100, France {houssem.abid,mady.guillmot,didier.noterman}@insa-lyon.fr
A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999
Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.
IRL : Simulation distribuée pour les systèmes embarqués
IRL : Simulation distribuée pour les systèmes embarqués Yassine El Khadiri, 2 ème année Ensimag, Grenoble INP Matthieu Moy, Verimag Denis Becker, Verimag 19 mai 2015 1 Table des matières 1 MPI et la sérialisation
Conception de Systèmes de Communications Numériques
Conception de Systèmes de Communications Numériques CSCN Markus Muck, Xavier Miet Markus.Muck@motorola.com Motorola Labs Paris (CRM) -1 - Motorola Labs CRM Paris Motorola consacre chaque année environ
La nouvelle dimension de l analyse acoustique et vibratoire
La nouvelle dimension de l analyse acoustique et vibratoire HEAD Gallery Des fonctions innovantes intégrées dans une technologie de pointe ArtemiS suite est la solution logicielle intégrée de HEAD acoustics
MASTER 2 PROFESSIONNEL. Génie Logiciel, Logiciels Répartis et Embarqués
MASTER 2 PROFESSIONNEL INFORMATIQUE Génie Logiciel, Logiciels Répartis et Embarqués Secrétariat Pédagogique Téléphone :(+33)(0)561558639 Brigitte BÉCHU Email : secm2info@adm.ups-tlse.fr Bât 1TP1 - B6 bis
ANALYSTE PROGRAMMEUR DIPLÔME D ÉTABLISSEMENT
école sciences industrielles & technologies de l information ANALYSTE PROGRAMMEUR DIPLÔME D ÉTABLISSEMENT Crédit : 120 ECTS Code DIE20 Niveau d entrée : Bac Niveau de sortie : Bac + 2 EN VAE Diplômes accessibles
Dimensionnement Introduction
Dimensionnement Introduction Anthony Busson Dimensionnement Pourquoi dimensionner? Création d un système informatique ou réseau Problème de décision (taille des différents paramètres) Evaluer les performances
GL - 2 2.2 Processus de développement Cycles de vie
GL - 2 2.2 Processus de développement Cycles de vie Lydie du Bousquet Lydie.du-bousquet@imag.fr En collaboration avec J.-M. Favre, Ph. Lalanda, I. Parissis, Y. Ledru 1 Plan Introduction Modèles en cascade
Système d administration autonome adaptable: application au Cloud
Système d administration autonome adaptable: application au Cloud Alain TCHANA - atchana@enseeiht.fr IRIT/ENSEEIHT, Equipe SEPIA Directeur de thèse : Daniel HAGIMONT et Laurent BROTO Rapporteurs : Jean-Marc
MAC-TC: programmation d un plate forme DSP-FPGA
MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/17 Plan Partie 1: le système Lyrtech Introduction
DOCUMENT PROTEGE PAR UN DROIT DE COPIE. CPLD ou FPGA Critères de choix. page 1
Une des caractéristiques du domaine des circuits programmables est d être résolument moderne, tirant parti des évolutions concernant les procédés technologiques, la propriété intellectuelle(ip), l Internet,
Processus d Informatisation
Processus d Informatisation Cheminement de la naissance d un projet jusqu à son terme, deux grandes étapes : Recherche ou étude de faisabilité (en amont) L utilisateur a une idée (plus ou moins) floue
QUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
UNIVERSITÉ DE MONTRÉAL ANALYSE DE PERFORMANCE MULTI-NIVEAU ET PARTIONNEMENT D APPLICATION RADIO SUR UNE PLATEFORME MULTIPROCESSEUR
UNIVERSITÉ DE MONTRÉAL ANALYSE DE PERFORMANCE MULTI-NIVEAU ET PARTIONNEMENT D APPLICATION RADIO SUR UNE PLATEFORME MULTIPROCESSEUR DÉPARTEMENT DE GÉNIE ÉLECTRIQUE ÉCOLE POLYTECHNIQUE DE MONTRÉAL MÉMOIRE
Modélisation et simulation des performances de nœuds de routage optique dans les réseaux dorsaux hybrides
Modélisation et simulation des performances de nœuds de routage optique dans les réseaux dorsaux hybrides )UpGpULF/(&2&+(%UXQR)5$&$662$PD.$/, (167%UHWDJQH 'psduwhphqwg RSWLTXH Sommaire Contexte Nœuds de
ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES
ADÉQUATION ALGORITHME-ARCHITECTURE APPLIQUÉE AUX CIRCUITS RECONFIGURABLES AILTON F. DIAS, MOHAMED AKIL, CHRISTOPHE LAVARENNE, YVES SOREL CNEN/CDTN Divisão de Computação e Informação, CP 941-012-970 Belo
Présentation du Programme Régional de Formations Qualifiantes
Présentation du Programme Régional de Formations Qualifiantes Le Programme Régional de Formations Qualifiantes (PRFQ) a pour objectif d aider les ligériens à accéder et à se maintenir dans un emploi durable
Segmentation d'images à l'aide d'agents sociaux : applications GPU
Segmentation d'images à l'aide d'agents sociaux : applications GPU Richard MOUSSA Laboratoire Bordelais de Recherche en Informatique (LaBRI) - UMR 5800 Université de Bordeaux - France Laboratoire de recherche
Catalogue & Programme des formations 2015
Janvier 2015 Catalogue & Programme des formations 2015 ~ 1 ~ TABLE DES MATIERES TABLE DES MATIERES... 2 PROG 1: DECOUVERTE DES RESEAUX... 3 PROG 2: TECHNOLOGIE DES RESEAUX... 4 PROG 3: GESTION DE PROJETS...
ELP 304 : Électronique Numérique. Cours 1 Introduction
ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux
T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5
Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet
Multiprogrammation parallèle générique des méthodes de décomposition de domaine
Multiprogrammation parallèle générique des méthodes de décomposition de domaine Andréa Schwertner-Charão To cite this version: Andréa Schwertner-Charão. Multiprogrammation parallèle générique des méthodes
Sauvegarde EMC pour solutions SAP HANA prêtes pour le datacenter. EMC Data Domain avec DD Boost
EMC pour solutions SAP HANA prêtes pour le datacenter EMC Data Domain avec DD Boost 1 Informations d entreprise Big Data Informations provenant des partenaires Informations «publiques» Informations structurées