Solutions d encapsulation et d interconnexion de MEM S et MOEM S

Transcription

1 Solutions d encapsulation et d interconnexion de MEM S et MOEM S Gilles Poupon CEA Grenoble LETI, 17 Rue des Martyrs Grenoble Cedex 9

2 Sommaire Les évolutions : - Microélectronique - Contexte - Packaging Des technologies de la microélectronique Valorisation des technologies développées en microélectronique - Packaging pour des microsystèmes - Packaging à l échelle du wafer - Les différents modes de scellement - Interconnexion optique - Micro-refroidissement - Film à conduction anisotropique (ACF) Les conclusions

3 Evolution des microprocesseurs Nombre d'entrées/sorties (max) F : 0,6GHz P : 90 W F : 0,8GHz P : 160 W F : 1,8GHz P : 183 W taille des C.I (mm2)

4 Contexte Demande en système Nomades Cartes à puce automobile Encombrement Sécurité Tension Masse Multi-fonctions Courant Rapidité - Détecteur d empreinte Commandes multiplexés Consommation - Vidéo Sécurité Coût - Clavier Evolution du packaging -électrique (I,V,f) -densité - intégration - puissance

5 Evolution du packaging Réduction de la taille et augmentation des E/S, du nombre de fonctions Augmentation de la fréquence et réduction des distances d interconnexions Fonctions mixtes «numérique/analogique (RF)» Intégration de nouvelles fonctions : composants passifs, MEMS Technologie bas coût et production en grande série SIP : création de fonctions complexes au niveau du boîtier WLP : intégration du Packaging au niveau du Wafer BGA, CSP, : Grandes diffusion des boîtiers à sortie surfacique Evolution des technologies d interconnexions : Flip-chip, ACF

6 Technologies développées en µmicroélectronique Flip chip Film polymère conducteur Multi-couches Gravure Scellement BGA CSP (WLP) COB

7 Valorisation des technologies développées en microélectronique Assemblage de têtes d'imprimante à jet d'encre sur circuits imprimés (alignement flip chip, scellement underfill) puce Wire bonding Underfill resin Alignement des billes PCB Micro capteur «Air Bag» : interface étroit entre capteur et ASIC (assemblage par soudure sans flux microbilles et scellement) Bille Scellement

8 Le packaging à l échelle du wafer - Objectif : Fabrication de MEMS et de son packaging à l échelle du wafer -Application : Biomédicale ( Accéléromètre ) surface : 3,6mmx 2,5mm Epaisseur :0,8mm -Application : Télécommunication µswitch Surface :1,6mm x 1,6 mm Epaisseur :1 mm 550µm - Techniques : usinage, scellement, amincissement,

9 Développements de procédés de scellement au LETI Scellement par adhésion moléculaire Application: Optique adaptative Mise au de procédés de scellement de substrats structurés avec alignement. Scellement de substrat Si/SiO2 fortement contraints (600µm de flèche) Bon savoir-faire pour les préparations de surface Les points clefs Connaissance des préparations de surface adaptées au besoin Qualification des procédés (énergies de collages, caractérisation, ) SOI Silicon substrate Si Cavities Si membrane

10 Développements de procédés de scellement au LETI Scellement anodique Principe Scellement d une plaque de verre avec une plaquette de Si. Assemblage de plaquette (packaging,..) Verre Na + V OH - Silicium Si - Nouveau développement Mise au point d un procédé de packaging sous vide au niveau de la plaquette V

11 Développements de procédés de scellement au LETI Le scellement eutectique Principe scellement de 2 plaquettes par interdiffusion d un métal et du Si (+ connexion électrique) Connaissances Mise au point des condition de nettoyage des surfaces Impact des barrières de diffusion Connexion électrique Point clef Contrôle du point de réaction (température/composition)

12 Développements de procédés de scellement au LETI Vacuum wafer level packaging Anodic Bonding + Eutectic bonding + Direct bonding = High vaccum level Hermetic sealing Glass cap Getter Si cap AuSi C-Si sensitive element Ceramic packaging

13 Liens optiques intégrés dans connecteurs Projet POLA Objectif : Connexion d équipements pour transfert de signaux «haut débit» (longueur max. : 200m, 10 fibres) Débit 1.25 Gbit/fibre puis 2.5Gbit/fibre Application : "Data com" Technique :Alignement Passif (billes fusibles), usinage

14 Problématique : Micro refroidissement Objectif : Réalisation de microcaloducs en silicium Puissance dissipée : 25W/cm 2 source chaude réseau capillaire puce chaude liquide caloduc en silicium eau vapeur vapeur source froide plaque froide Techniques : Gravure, Scellement,Remplissage,Queusotage

15 ACF Objectif : Chip Réalisation d une technologie collective d interconnexions fine pitch (alternative aux alliages sans plomb) Chip Substrate ACA et ACF usuels ( colle chargée de particules) Bumps épais pour les pas fins Substrate Faible pas et petit plot (< 50 µm) Fabrication collective sur wafer Type de film: Polyimide, thermoplastique, kapton Epaisseur de films : de 6µm à 30µm Diametre des inserts : 2µm et + Pitch des inserts : 6µm and +

16 Films ACF Structurés en Z Applications: interconnexion de circuits intégrés ACF microstructurés avec pointes Interconnexion de puces

17 Conclusions Utilisation des techniques de la microélectronique (microtechnologie) : Conception de packaging à l échelle du wafer (technologies bas coût) Augmentation de la densité d interconnexions Diminution de la taille du packaging Intégration de fonctions complexes futur proche : Réduction des coûts de fabrication Intégration hétérogène "SIP" : -MEMS -MOEMS - µbatteries