Circuits séquentiels. Architecture des ordinateurs. Principe d un circuit séquentiel. Cours octobre 2012

Transcription

1 rchiecure des ordinaeurs Cours 3 Circuis séqueniels 5 ocobre 22 rchi /3 Circui à mémoire rchi 2/3 Principe d un circui séqueniel Commen fabriquer une guirlande cyclique? Les lampes colorées doiven s allumer, chacune à leur our, de façon cyclique. On suppose que le emps es discre : on peu le découper suivan les insans,, 2,..., n, n+,... INC EC > > > > > MEM!!! irréalisable avec un circui combinaoire > > > rchi 3/3 rchi 4/3

2 Bascule : éas sables Bascule : acivaion Pour = =, 2 éas sables possibles : = e = (éa ) = e = (éa ) B NON OU ET : = e = = e = (éa ) EET : = e = = e = (éa ) = e = : ambiguïé B NON OU > > > > > > > > rchi 5/3 Bascule : able de vérié rchi 6/3 Bascule : ésumé > > X X X X X X X X X X X X X X X X ories inchangées EET : remise à ET : mise à non uilisé La bascule mémorise la valeur des enrées : sa sorie dépend de la dernière enrée mise à ( ou ).? rchi 7/3 rchi 8/3

3 orloge Bascule + orloge = Bascule = composan asynchrone : la sorie change rapidemen après modificaion des enrées ysème synchrone : les valeurs sur le circui ne peuven êre modifiées qu à cerains momens (emps discre), suivan le ryhme d une horloge globale orloge = signal périodique Fréquence d horloge = inverse de la période généralemen enre e 5 Mz cycle de à 2 ns n n n+ n? Niveau hau Fron monan n e n : éas des enrées à l insan = n n+ : sorie au prochain cycle d horloge (insan = n + ) Équaion : n+ = + n Cycle (periode) Niveau bas Fron descendan rchi 9/3 Bascule : lach vs. flip-flop rchi /3 Bascule JK Bascule lach civaion sur niveau hau d horloge Bascule flip-flop J K J n K n n+ J n K n n n n+ civaion sur fron monan d horloge n n Équaion : n+ = J n n + K n n rchi /3 rchi 2/3

4 Bascule (flip-flop) ésumé (flip-flop) Bascule Bascule JK Bascule n n+ n n n+ n? J n K n n+ n n n n+ Équaion : n+ = n n+ = + n n+ = J n n + K n n n+ = n lach : sans le J K rchi 3/3 éalisaion de la guirlande cyclique rchi 4/3 az INC EC Mémoire MEM rchi 5/3 rchi 6/3

5 egisres egisre : emplacemen de mémoire inerne au processeur ; Clk mémoire au emps d accès rès rapide mais don le coû de fabricaion es rès élevé car l espace dans un microprocesseur es limié. aille variable enre les processeurs, le plus souven des regisres 32 bis, récemmen, appariion de regisres 64 bis rchi 7/3 Organisaion de la mémoire 2 exemples d organisaion d une mémoire 2 6 = 64 oces : iagramme d une mémoire adressable 4 3 I2 I I C OE pore d écriure ligne de sélecion du mo 3 civaion de la sorie: C..OE ligne de sélecion du mo ligne de sélecion du mo ligne de sélecion du mo 2 Mo, adresse: Mo, adresse: Mo 2, adresse: Mo 3, adresse: inerrupeurs rchi 8/3 Mémoires M (andom ccess Memory) M = mémoire vive = mémoire sysème = mémoire volaile rapidié d accès : essenielle pour fournir rapidemen les données au processeur. volailié : les données son perdues dès que l ordinaeur cesse d êre alimené en élecricié. O2 O O dresse sur 6 bis EC 64x6 oce lu dresse sur 4 bis ransmise en 2 emps MUX 8x3 MUX 8x3 oce lu M (aic M) : uilise des bascules pour mémoriser l info ; rès rapide mais coûeux en composans ; emps d accès : de l ordre de ns ; uilisée pour le cache, par exemple. M (ynamic M) : uilise des charges de condensaeurs (plus économique) ; moins rapide que la M, nécessie des rafraîchissemens ; emps d accès : de l ordre de ns ; uilisée pour la mémoire principale. rchi 9/3 rchi 2/3

6 Mémoires non volailes ésumé Mémoires non volailes accessibles par adresses : OM (ead Only Memory) : ni réinscripible, ni effaçable. données enregisrées à la fabricaion. moins chère que la M. POM (Programmable OM) : inscripible une seule fois (à base de fusibles). EPOM (Erasable POM) : réinscripible après effacemen UV. EEPOM (Elecrically EPOM) : effaçable (par oces) par applicaion d impulsions. plus facile à reprogrammer, mais plus lene e de capacié plus faible que l EPOM. Flash : effaçable e réinscripible par blocs, sans démonage. faible emps d accès ( 5 ns) mais dégradaion rapide (par rappors aux disques). mémoires de masse (disques durs, Cs, Vs,...) : grande capacié mais rès lenes ( ms pour les disques durs). rchi 2/3 iérarchie des mémoires Type Volaile? Inscrip.? Taille Nombre Coû Viesse d effac. d effac. M oui oui oce illimié M oui oui oce illimié OM non non POM non fois EPOM non UV oal EEPOM non oui oce limié /+ Fash non oui bloc limié /+ Masse non oui/non oce ± limié + + rchi 22/3 Temps d accès egisres Cache Cou rucure de l ordinaeur Mémoire cenrale isques magnéiques isques opiques (disque dur,...) isques magnéiques isques opiques (disque dur,...) Capacié rchi 23/3 rchi 24/3

7 rchiecure de Von Neumann Bus bus Bus : ensemble de liaisons physiques (câbles, pises de circuis imprimés, ec.) pouvan êre exploiées en commun par plusieurs élémens maériels afin de communiquer. Unié Cenrale Unié de commande Von Neumann Objecif : réduire le nombre de voies nécessaires à la communicaion des différens composans. UL egisres : Mémoire principale OM M exemples de disposiifs d'enrée/sorie Clavier Monieur Imprimane Caracérisiques : Largeur : nombre de lignes physiques sur lesquelles les données son envoyées = nombre de bis ransmis en parallèle. Fréquence (en z) : nombre de paques de données envoyés ou reçus par seconde. ébi maximal (ou aux de ransfer maximal) : quanié de données ransporées par unié de emps (largeur fréquence). Bus Exemple : largeur 6 bis e fréquence 33 Mz 266 Mo/s rchi 25/3 ifférenciaion des bus rchi 26/3 pécialisaion des bus egisres Processeur Bus Conrôleur de bus Bus mémoire Mémoire ifférens ypes de bus : bus d adresses : ranspore les adresses mémoire auxquelles le processeur souhaie accéder (unidirecionnel). bus de données : véhicule les insrucions en provenance ou à desinaion du processeur (bidirecionnel). Unié de commande UL isque dur bus de commandes : ranspore les ordres e les signaux de synchronisaion de l unié de commande (bidirecionnel). Bus inerne du processeur ouris bus sysème : perme au processeur de communiquer avec la mémoire cenrale du sysème (mémoire vive ou M). Web cam Bus d'e/... bus d exension (bus d enrée/sorie) : perme aux divers composans de la care-mère (UB, cares PCI, disques durs, leceurs,...) de communiquer enre eux. rchi 27/3 rchi 28/3

8 pécialisaion des bus (suie) rucure de bus moderne I (Indusry andard rchiecure) : apparaî en 98, bus sandard des PC jusqu à la fin des années 99. PCI (Peripheral Componen Inerconnec) : lancé à la fin des années 9 pour faire face à la demande liées aux applicaions vidéo. GP (cceleraed Graphics Por) :lancé en 997, por inerne desiné exclusivemen aux cares graphiques. emplacé par le PCI-Express. UB (Universal erial Bus) : bus à ransmission série, perme de connecer des périphériques à chaud (Plug & Play) CI (mall Compuer ys. Inerface) : liaison de périphériques Norme bis Mz Mo/s. I 8-bi I 6-bi PCI 32-bi PCI-X GP GP (x8) 32 66x8 22 T UB.5 UB 2. 6 CI-2 Wide 6 2 CI-3 Ulra Eherne CI Monieur Processeur Bus PCI UB 2 ouris Clavier Bus local dapaeur graphique Circui pon Conrôleur TPI isque dur Bus GP / PCI Express nord sud Leceur V Bus mémoire Mémoire rchi 29/3 rchi 3/3