Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Transcription

1 Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Tuteur : François Verdier 12/09/2003

2 Introduction Les System-On-Chip : des circuits intégrés performants mais difficiles à exploiter. Une classe particulière de SOCs : celle qui regroupe processeur et zone programmable. De nombreuses méthodes de développement : le Co-Design, l utilisation de la zone programmable comme co-processeur de calcul, ou l utilisation d un système d exploitation sur le processeur. System-On-Chip Processeur CAN/CNA Zone programmable Réseau d interconnexion. DSP Décodeur MPEG I/O Objectif du stage : trouver une méthode de conception pour ces composants Qui puisse être portée sur un grand nombre d architectures. Simple d utilisation. Qui gère les communications entre IPs et processeur.

3 Plan I Modèle de communication entre tâches. 1) Primitives de communication d un OS temps réel. 2) Le concept d alter-ego logiciel. 3) Squelette de conception. II Implantation Matérielle. 1) Le système d exploitation temps réel microc-os II. 2) Implantation sur architecture Apex 20k. 3) Implantation sur architecture Virtex II Pro. III Conclusion et perspectives.

4 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. a) Le sémaphore. Outil très utile au partage des ressources critiques : lorsqu une tâche souhaite en utiliser une, elle prend le sémaphore. Elle le restitue lorsque qu elle n a plus besoin de la ressource.

5 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. b) La boîte aux lettres. La boîte aux lettres permet aux tâches d échanger des informations. Souvent, le message effectivement transmis est un pointeur sur un zone mémoire qui contient les informations.

6 I Modèle de communication entre tâches. 1) Primitives de communications dans un OS temps réel. c) Les signaux. Les signaux permettent à une tâche de provoquer l exécution d un code exceptionnel par une autre tâche. Ce code exceptionnel doit donc être prévu lors du développement de la tâche devant recevoir le signal. Signal envoyé par une autre tâche Exécution normale de la tâche Code exceptionnel correspondant au signal.

7 I Modèle de communication entre tâches. 2) Le concept d alter-ego logiciel. Tâche logicielle. Processeur Routine d interruption. Tranche FPGA IRQ IP N-1 Initialisation de l IP. Registre de statut. En attente du sémaphore. Lecture et exécution de l ordre. Identification de l IP à l origine de l interruption. Libération du sémaphore. Interruption Contrôleur d interruptions IRQ IP N+1 IRQ Registre d ordre. IP n N Ecriture du résultat. Registre de résultat.

8 I Modèle de communication entre tâches. 3) Squelette de conception. Sem_ptr *tab_sem[nbr_ip] a) L Alter-ego logiciel. - initialise l IP. - se met en attente du sémaphore. - exécute la fonction demandée. - retourne le résultat à l IP. void alter_ego (void) { int n _fonc; int resultat ; fonc_ptr tab_fonc[n_fonc] ; } init_fonc (tab_fonc) ; Init_IP () ; tab_sem[numero_ip]=ossemcreate () ; While(1) { OSSemPend ( tab_sem[numero_ip]) ; n_fonc=lecture_ordre( ) ; resultat=exec_fonc (n_fonc) ; Envoie_resultat(resultat) ; }

9 I Modèle de communication entre tâches. 3) Squelette de conception. b) La routine d interruption. Sem_ptr *tab_sem[nbr_ip] - Lit le registre du contrôleur d interruption. - stocke le numéro de l IP dans une variable. - libère le sémaphore correspondant pour réveiller l alter-ego logiciel. Void int_controleur(void) { int n_ip ; n_ip=lect_cont ( ) ; OSSemPost ( tab_sem[n_ip] ) ; }

10 II Implantation matérielle. 1) Le système d exploitation temps réel microc OS II. La couche du noyau en C contient les primitives de gestion des outils temps réel : sémaphores, boîtes aux lettres, flags, base de temps. Elle gère aussi la pile qui est affectée à chaque tâche. La couche du noyau en assembleur permet d effectuer les opérations de base d un OS temps réel : sauvegarde et restauration des registres du processeur, gestion du timer temps réel.

11 II Implantation matérielle. 2) L architecture Apex 20k. L Apex 20k est un FPGA seul. Il est disponible sur une carte de développement. Sont implantés dans l Apex: -un processeur Nios 32 bits. -une IP de test. Démarche d une tâche souhaitant utiliser l IP log: - envoie un message contenant la valeur du log à calculer. - se met en attente d un message. - le message reçu contient la valeur du logarithme souhaitée.

12 II Implantation matérielle. 3) L architecture Virtex II Pro. -PowerPC couplé avec une RAM sur son bus local (PLB). -Bridge vers un bus OPB de type maître/esclave. Reset bloc Contrôleur d interruptions PowerPc 405 Bus PLB BRAM -Deux IP connectées au bus OPB. -Deux périphériques connectés au bus OPB: une SDRAM et un UART. - Un contrôleur d interruption reliant le PowerPC aux deux IPs. IP n 1 BRAM Microblaze 1 Bus OPB Bridge PLB 2 OPB IP n 2 BRAM Microblaze 2 Arbitre UART SDRAM

13 Conclusion/perspectives. -Ce stage a permis l écriture d un article :«Unifying Communications between Software an Hardware IPs in a SoC RTOS». Celui-ci a été soumis à la conférence Design, Automation and Test in Europe qui aura lieu à la défense en février Conclusion: -Le modèle de communication proposé fonctionne sur deux plate-formes comportant chacune des processeurs et des zones programmables différentes. -Il est simple à mettre en œuvre : la seule vraie difficulté est de porter l OS temps réel sur le processeur choisi. -La différence entre tâche matérielle et logicielle n est pas apparente du point de vue de l utilisateur : les mêmes primitives de l OS temps réel sont utilisées pour leur fonctionnement. Il suffit donc de bien connaître l OS temps réel utilisé.

14 Conclusion/perspectives. Perspectives: -Prise en compte de l aspect reconfigurable de certain composants programmables. -Elargissement du concept d alter-ego logiciel. Il pourrait être utilisé pour accomplir la même fonction que l IP lorsque la zone programmable est surchargée ou que les exigences de qualité sont moindres. -Définition de l architecture optimale. Celle qui sera la plus adaptée au modèle de communication proposé.