ARCHITECTURE DES SYSTEMES (A MICROPROCESSEURS)

Transcription

1 ARCHITECTURE DES SYSTEMES (A MICROPROCESSEURS) -1 Références bibliographiques Architecture des ordinateurs G.BLANCHET B.DUPOUY Masson Structure des ordinateurs ERNEST HIRSH SERGE WENDLIN Armand Colin Architecture de l'ordinateur ANDREW TANENBAUM Inter editions Distributed operating systems ANDREW TANENBAUM Printice Hall. Architecture des ordinateurs J.L.HENNESSY D.A.PATTERSON Mc Graw-Hill Pentium et compagnie HAN.P. MESSMER Additson-Wesley Processeur et Coprocesseur ROBERT HUMMEL Dunod Le microprocesseur et son environnement, ROBERT DUBOIS Dunod -2 Historique Années 1940 : apparition du transistor Années 1950 : sortie du premier circuit intégré (Texas Instrument) Année 1968 : Création de INTEL (INTegrated Electronics) Année 1971 : Création du 4004 (processeur 4 bits) Année 1972 : Création du 8008 (processeur 8 bits) Année 1974 : Création du 8080 (processeur 8 bits) Année 1976 : Création du 8085 (processeur 8 bits) Année 1978 : Création du 8086 (processeur 16 bits) Année 1978 : Création du 8088 (processeur 8 bits) Année 1979 : Création du (processeur 16 bits) Année 1981 : Association Intel/IBM (micro-ordinateur PC) Année 1983 : Création du (processeur 16 bits) Année 1985 : Création du (processeur 32 bits) Année 1989 : Création du (processeur 32 bits) Année 1991 : Création du pentium (processeur 64 bits) Année 1994 : Création du pentium pro (processeur 64 bits) Actuel (Core 2 Duo 2,4 GHz) A suivre :s a venir : Architecture mixte, processeur asynchrone, VLIW, M -3

2 Machine VON NEUMAN PRINCIPE Processeur Canal d'échange Mémoire CARACTERISTIQUES - Jeu d'instructions propre (défini lors de la construction de la machine). - Programme = suite de traitement, disponibles sur la machine considérée. - Programme et données peuvent être stockés dans la mémoire du système. - Certaines instructions autorisent des ruptures de séquence conditionnelles. -4 Architecture générale d un ordinateur Unité d'entrée BUS Processeur (UCT) BUS Unité de sortie BUS Mémoire -5 Architecture de l'ordinateur : vue externe Définition - Interface entre la machine physique et les logiciels - Structure et fonctionnalité vues par le programmeur en assembleur Informaticiens des systèmes - Compilateurs - Assembleurs - Interpréteurs Principaux éléments - Organisation de la mémoire - Type et structure des données (représentation et codage) - Format d'instructions - Modes d'adressage - Conditions d'exceptions et d'interruptions -6

3 Architecture de l'ordinateur : vue interne Définition - Structure et fonctionnalité des principaux composants - Manière dont sont organisés les différents composants Concepteurs et certains utilisateurs Architecture externe Architecture 1 Niveau registres Niveau portes logiques Niveau transistors Architecture n -7 Architecture de l'ordinateur : vue 'micro' Définition - Partie de l'architecture interne - Structure et fonctionnalité vues par le microprogrammeur - Interface entre le 'hardware' et le 'firmware' Microprogrammeurs : systèmes et applications Architecture externe Architecture 1 Architecture n Micro Architecture 1-8 Eléments fonctionnels de base Eléments combinatoires - Multiplexeurs - Codeurs et décodeurs - Comparateurs Eléments séquentiels - Registres - bascules - registres à décalage Plus l'horloge - registres universels - Compteurs - synchrone ou asynchrones - binaires ou BCD Eléments arithmétiques et logiques - Additionneurs et soustracteurs - Multiplieurs et diviseurs - Opérateurs arithmétiques et logiques, etc. -9

4 ARCHITECTURE GENERALE D UN MICROPROCESSEUR -10 Architecture d un microprocesseur Bus de données SP PC Registre 0 Registre N Accumulateur Indicateurs C V N H Z UAL R-décalage Bus de commandes Commande Bus d'adresses -11 L unité arithmétique et logique ( UAL ) Effectue les opérations arithmétiques et logiques portant sur deux nombres au maximum ainsi que les opérations de décalage. Temporaire 1 ET, OU, XOR Accumulateur Additionneur Soustracteur Temporaire 2 Inverseurs -12

5 L unité de commande - Assure le bon ordre du déroulement des séquences du programme, - Elabore les signaux de synchronisation, - Gère les ordres échangés par l UAL, les entrées, les sorties, et la mémoire, - Assure la recherche en mémoire, le décodage et l exécution des instructions. Câblée ou micro-programmée UAL E / S Bus de commande Unité de commande Bus de commande Mémoire -13 L accumulateur C est un registre particulier placé à l une des entrées de l UAL. La plupart des instructions arithmétiques et logiques utilisent le contenu de l accumulateur comme premier opérande. Il peut être référencé en entrée et en sortie. Opérande 2 Accumulateur Opérande 2 UAL R-décalage -14 Les indicateurs d états Caractérisent les états de fonctionnement du microprocesseur. Ils interviennent en particulier pour les branchement conditionnels. C N H Z P I - - C : retenue arithmétique N ou S : signe H ou AC : retenue intermédiaire Z : zéro P : Parité I : interruption Remarque : La plupart des instructions exécutées par le processeur modifieront l ensemble ou une partie des indicateurs d état. Aussi, il est toujours important de se reporter au tableau fourni par le fabricant sur lequel figurent les bits d état qui seront modifiés par les instructions. -15

6 Les registres d adresses Ils sont destinés au stockage des adresses. Leurs caractéristiques essentielles est qu ils sont connectés au bus des adresses. Tous les microprocesseur comportent au moins un compteur ordinal. La plupart d entre eux contiennent plusieurs. Bus de données MUX Registre d'index Pointeur de pile P-instruction MUX Registre d'adresse Accumulateur UAL Bus d'adresse -16 Les registres spéciaux : la pile C est une structure LIFO implantée dans la mémoire RAM externe. Bus de données PUSH POP Pointeur de pile Base de la pile POP PUSH Indicateur "pile pleine" Fond de la pile -17 Signaux portés par le bus de commande CPU INT NMI INTA INTE READ WRITE READY WAIT VD/VA HOLD HOLD A RES CLK HLT BA PO, RST SENSE Interruption Interruption non-masquable Interruption reconnue Validité de l'interruption Mémoire ou E/S A synchroniser avec la mémoire CPU en attente Données ou adresses valides Accès direct mémoire Maintien reconnu Reset Horloge Arrêt du CPU Bus disponible Mise en marche Entrée direct (série) -18

7 Exécution d une instruction Chaque instruction est exécutée en une séquence de trois phases : - la phase Recherche (fetch), - la phase Décodage (decode), - la phase Exécution (execute). Auxquelles, il faut aussi ajouter : - la recherche des opérandes, - la mémorisation des résultats. -19 Exécution d une instruction MPU données Mémoire n 0 n 0 IR INST Décodeur Lecture INST PC Décodeur 0 adresses -20 Exemple : le 8080 de INTEL R-I DEC MUX W Z B C D E ACC ACT Données R-TEMP TAMPON H L CONTROLEUR SEQUENCEUR SP PC ETATS UAL +/- 1 Adresse TAMPON Commande -21

8 Cycle machine du 8080 T1 T2 T3 T4 T5 Q1 Q2 SYNC L exécution d une instruction nécessite entre un et cinq cycle machines (accès mémoire). Chaque cycle machine correspond à trois, quatre ou cinq cycle horloge. -22 Formats des instructions (codage horizontal) Code opérationnel Données /adresses Adresses Exemples : MOV r1, r2, ADI data, JMP addr -23 Instruction à un octet MOV r1, r2 0 1 D D D S S S Exemple MOV C, B Le code pour le registre B est 000, le code pour le registre C est

9 Instruction à deux octets ADI data data Exemple ADI est codée par _ LDA addr Instruction à trois octets adresse Exemple LDA 1234 Si adresse vaut _ _ Code de LDA faible fort -26 Exécutions d instructions sur le 8080 T1 T2 T3 T4 T5 L exécution d une instruction nécessite entre un et cinq cycle machines (accès mémoire). Chaque cycle machine correspond à trois, quatre ou cinq cycle horloge. La phase de recherche de l instruction correspond aux états T1, T2 et T3 du cycle machine M1. T1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 : PC = PC +1 (& décodage et préparation de l instruction). T3 : Transfert de l instruction dans le registre d instruction. T4 : Décodage de l instruction. T5 : Fonction du type de l instruction. -27

10 Un cycle machine Durée d une instruction T1 T2 T3 T4 XCHG 4 états T5 MOV r1,r2 5 états Deux cycles machine M1 M2 T1 T2 T3 T4 T1 T2 ADD r MOV r,m 6 états T3 7 états La durée d une instruction et par conséquent d un programme sera calculée par rapport au nombre total de cycle horloge. Avec une horloge de 50 ns, la durée d exécution de l instruction MOV r1,r2 sera de 0,25 µs. -28 Exemple : MOV D,C Mnémonique T1 T2 T3 T4 T5 MOV r1,r2 01DDDSSS Envoi de PC PC = PC + 1 INST IR (SSS) TMP (TMP) DDD Code opérationnel T1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 : PC = PC +1 (& décodage et préparation de l instruction). T3 : Transfert de l instruction dans le registre d instruction. T4 : Décodage de l instruction et transfert de C vers TMP. T5 : Transfert de TMP vers D. Durée = 5 fois le cycle machine -29 Exemple : ADD r (ici r = C) T1 de M1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M1 : PC = PC +1 (& décodage et préparation de l instruction). T3 de M1 : Transfert de l instruction dans le registre d instruction. T4 de M1 : Décodage de l instruction et transfert de C vers TMP et de A vers ACT. T5 de M1 : Ignoré (cet état n est pas comptabilisé!). T1 de M2 : Recherche de la prochaine instruction. T2 de M2 : PC = PC +1 et A = ACT + TMP Cette technique de chevauchement est utilisée partout ou cela est possible, afin d augmenter la vitesse apparente de traitement du microprocesseur. Il ne doit pas y avoir de conflit quant à l utilisation des bus ou autres parties du système. -30

11 Technique de chevauchement M1 M2 Fin réelle Instruction N T1 T2 T3 T4 T1 T2 Acquisition Décodage Exécution Instruction N+1 T1 T2 Durée = 4 fois le cycle machine et non 5 fois. Acquisition M1 Décodage Exécution Chevauchement 20 % d amélioration -31 Exemple : LDA addr T1 de M1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M1 : PC = PC +1 (& décodage et préparation de l instruction). T3 de M1 : Transfert de l instruction dans le registre d instruction. T4 de M1 : Décodage de l instruction. T1 de M2 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M2 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M2 : Transfert du poids faible de l adresse dans le registre Z. T1 de M3 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M3 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M3 : Transfert du poids fort de l adresse dans le registre W. T1 de M4 : Contenu du registre d adresse WZ dans le bus d adresses T2 de M4 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M4 : Transfert de la donnée dans ll accumulateur. -32 Exemple : JMP addr T1 de M1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M1 : PC = PC +1 (& décodage et préparation de l instruction). T3 de M1 : Transfert de l instruction dans le registre d instruction. T4 de M1 : Décodage de l instruction. T1 de M2 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M2 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M2 : Transfert du poids faible de l adresse dans le registre Z. T1 de M3 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M3 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M3 : Transfert du poids fort de l adresse dans le registre W. T1 de M1 n+1 : Contenu du registre d adresse WZ dans le bus d adresses T2 de M1 n+1 : PC = WZ +1 (& décodage et préparation de la donnée). -33

12 T1 de M1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M1 : PC = PC +1 (& décodage et préparation de l instruction). T3 de M1 : Transfert de l instruction dans le registre d instruction. T4 de M1 : décodage de l instruction. T5 de M1 : SP = SP -1. T1 de M2 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M2 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M2 : Transfert du poids faible de l adresse dans le registre Z. T1 de M3 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M3 : PC = PC +1 (& décodage et préparation de la donnée). T3 de M3 : Transfert du poids fort de l adresse dans le registre W. T1 de M4 : Contenu du registre SP dans le bus d adresses. T2 de M4 : SP = SP -1 (& décodage et préparation de la donnée). T3 de M4 : Transfert du poids fort du PC vers la pile. T1 de M5 : Contenu du registre SP dans le bus d adresses. T2 de M5 : (& décodage et préparation de la donnée). T3 de M5 : Transfert du poids faible du PC vers la pile. T1 de M1 n+1 : Contenu du registre d adresse WZ dans le bus d adresses T2 de M1 n+1 : PC = WZ +1 (& décodage et préparation de la donnée). Exercice 1 : CALL adresse -34 Exercice 2 : RET T1 de M1 : Contenu du registre d adresse (PC) dans le bus d adresses. T2 de M1 : PC = PC +1 (& décodage et préparation de l instruction). T3 de M1 : Transfert de l instruction dans le registre d instruction. T4 de M1 : décodage de l instruction. T1 de M2 : Contenu du registre SP dans le bus d adresses. T2 de M2 : SP = SP +1 (& décodage et préparation de la donnée). T3 de M2 : Transfert de l octet de la pile vers Z. T1 de M3 : Contenu du registre SP dans le bus d adresses. T2 de M3 : SP = SP +1 (& décodage et préparation de la donnée). T3 de M3 : Transfert de l octet de la pile vers W. T1 de M1 n+1 : Contenu du registre d adresse WZ dans le bus d adresses T2 de M1 n+1 : PC = WZ +1 (& décodage et préparation de la donnée). -35