Conception de circuits numériques et architecture des ordinateurs

Transcription

1 Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et ébastien Viardot Année universitaire tructure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des nombres en base 2, logique booléenne, circuits combinatoires Optimisation combinatoire, circuits séquentiels Circuits séquentiels, suite Construction circuits complexes Machines à état ynthèse de circuits PC/PO Optimisation de circuits PC/PO Conception de circuits élémentaires CMO Micro-architecture et fonctionnement des mémoires Interprétation d'instructions Interprétation d'instructions aux caches 2 / 21 Plan Plan détaillé du cours d'aujourd'hui 1 3 / 21

2 Plan 1 4 / 21 CMO : Complementary Metal Oxyde emiconductor Pourquoi le CMO : pas de polarisation pour le fonctionnement dimension très petites, 0.5µm 2 comportement du transistor (au 1er ordre) très simple fabrication très bien maîtrisée (rendement très bon) integration de plus de 10 9 en quelques dizaines de mm 2 evaluation de fonction simples en secondes CMO : technologie numérique hégémonique 5 / 21 Vue logique des transistors MO chémas utilisés pour la conception logique : PMO G NMO G G=1 G=0 G=0 G=1 6 / 21

3 Éléments parasites Un transistor n'est pas un interrupteur! Au second ordre : C in : capacité de grille, resistance d'entrée G C in R on R on : resistance transistor fermé, résistance ouvert causes de la non-instantanéité des transitions Résistance PMO 2.5 celle du NMO de géométrie équivalent Nous ignorons les parasites dans la suite 7 / 21 Règles électriques NMO : bonne transmission de 0, mauvaise transmission de 1 (1 ) PMO : bonne transmission de 1, mauvaise transmission de 0 (0 + ) NMO connectables en série (max 4 ou 5) PMO connectables en série (max 4 ou 5) interdiction de connecter en série un NMO et un PMO 1 utilisable sur une grille NMO si sa source est connectée à utilisable sur une grille PMO si sa source est connectée à 1 Comportement vérié par simulation électrique (pice) 8 / 21 Principe de la construction de portes complémentaires ortie toujours positionnée V : alimentation ( 1.2 Volts) V : ground V x0, x1, xi,... Up network own network PMO NMO f(x i ) Réseau haut (up) : connecte la sortie à V composé exclusivement de PMO calcule les 1 de f(x i ) déconnecte la sortie sinon Réseau bas (down) : connecte la sortie à V composé exclusivement de NMO calcule les 0 de f(x i ) déconnecte la sortie sinon V Bon pour le calcul des fonctions inverseuses 9 / 21

4 Exemple : l'inverseur f = x x vdd vss x Entrée à 0 : réseau P fermé, réseau N ouvert 1 Entrée à 1 : réseau P ouvert, réseau N fermé 0 Pas de chemin fermé entre V et V 10 / 21 Porte Nand : f = a b vdd a b ab Mise à 0 : ssi les 2 NMO sont passant Mise à 1 : si au moins 1 PMO est passant vss 11 / 21 Généralisation NMO : entrée à x, PMO entrée à x transistors en parallèle : 1 entrée active sut sorte de or transistors en série : n entrées actives nécéssaires sorte de and connexion de parties série/parallèle réalise des combinaisons de or et and. reseaux N et P duaux : si NMO en parallèle, PMO correspondants en série si NMO en série, PMO correspondants en parallèle Construire le réseau NMO pour calculer les 0 de f(x i ) : identier les chemins série et parallèle construire le réseau PMO par dualité 12 / 21

5 Exemple : retenue de l'addition f(a, b, c) = ab + bc + ac On cherche les 0 en fonction des x i pour NMO On cherche les 1 en fonction des x i pour PMO z = ab + bc + ac and : mise en série 2 à 2 de 6 transistors d'entrée a et b, b et c, a et c or : mise en parallèle des 3 réseaux série z = (a + b) (b + c) (a + c) or : mise en parallèle 2 à 2 de 6 transistors d'entrée a et b, b et c, a et c and : mise en série des 3 réseaux parallèles Optimisation : z = a(b + c) + bc et z = a(b + c) + bc 13 / 21 Transistor et porte de passage in in out out entrée sur source du transistor pas de connexion aux alims! perte de la tension de seuil marge de bruit réduite consommation parasite car transistor suivant mal bloqué in out porte de passage : conserve la marge de bruit, mais fournit un courant lié à la porte en amont 14 / 21 Exemple : portes statiques à pass transistors a b a b x y type de circuiterie assez courant x = a b y = a b inverseur de sortie obligatoire pour restaurer le niveau de sortie plus délicate à dimensionner pour les technologies récentes 15 / 21

6 Masques : vue physique du circuit intégré Traduction du schéma en géométrie implantable sur ilicium 1. procédé de photo-lithographie 1 circuit : une quinzaine de masques (sorte de pochoirs) une trentaine d'étapes technologiques coût du jeu de masques pour circuit avancé : 1 Me à 1,5 Me rentable uniquement si production de masse 1. cf. article Circuits intégrés, Encyclopaedia Universalis : 16 / 21 Masques : vue générale Vue en plan : métal1 contact poly/métal1 contact diffusion N/métal1 métal2 polysilicium transistor NMO transistor PMO contract métal1/métal2 contact diffusion P/métal1 Coupes au tableau 17 / 21 Masques : focalisation sur le transistor W L L longueur du canal du transistor taille minimale dénie le n ud technologique par ex 65nm (prod) ou 32nm (labo), 12nm (40 atomes io 2 ) W largeur, déni la quantité de courant passant pour un L donnée 18 / 21

7 Masques : exemple de l'inverseur vdd i nq vss 19 / 21 Masques : règles technologiques et de dessin transistor de L minimale essentiellement W dépend de la charge et du schéma (simulations électriques) transistor et poly plutôt verticaux métal1 horizontal ou vertical métal2 vertical règles pour : un bon rendement être utilisable par les outils Exemples 20 / 21 Masques : analyse 21 / 21