Microélectronique Les technologies 3D au CEA-Leti mai 2011

Transcription

1 DOSSIER DE PRESSE Microélectronique Les technologies 3D au CEA-Leti mai 2011 CONTACTS PRESSE : CEA / Service Information-Media Stéphane LAVEISSIERE Tél. : stephane.laveissiere@cea.fr Vincent CORONINI Tél. : vincent.coronini@cea.fr CEA Saclay / Siège Direction de la Communication Service Information-Média Gif-sur-Yvette Cedex Tél. : (33) Fax : (33)

2 DOSSIER DE PRESSE Sommaire : Les technologies 3D au CEA-Leti Introduction L intégration 3D Rappel sur la microélectronique 2D Vers l intégration 3D Les technologies de l intégration 3D La stratégie du Leti : proposer à ses partenaires des filières génériques adaptées, à partir d une «boîte à outils» 3D complète Exemples d applications de l intégration 3D Mémoires, circuits intégrés, MEMS : l intégration 3D ouvre de nouvelles possibilités L apport de l intégration 3D pour les imageurs La PlateForme de NanoCaractérisation Exemples de caractérisations en support de l intégration 3D ANNEXES 17 Présentation du CEA-Leti 2

3 DOSSIER DE PRESSE Introduction L intégration 3D, une voie de développement incontournable pour la microélectronique Les technologies mises au point par l industrie de la nanomicroélectronique constituent un élément-clé de la compétitivité industrielle d un pays. En proposant des technologies plus rapides, moins chères et incluant de nouvelles fonctionnalités, l électronique conditionne les progrès de nombreux secteurs industriels : transports, gestion de l énergie, technologies de la santé, appareils multimédias A titre d exemple, on estime que les composants semi-conducteurs représentent plus de 20% de la valeur des équipements électriques et électroniques, soit, pour le seul secteur des semi-conducteurs, un marché mondial d une valeur de 270 milliards de dollars ; ce secteur conditionnerait, de façon plus ou moins directe, près de 10% du PIB mondial (source : rapport sur l industrie de la microélectronique de l OPECST 1, juin 2008). En référence à la Loi de Moore, qui prédit empiriquement le doublement, tous les 2 ans, de l intégration des composants dans l industrie électronique, les développements actuels de l électronique sont souvent présentés comme suivant deux directions complémentaires : - la voie de la miniaturisation «More Moore», qui consiste à continuellement décroître les dimensions des composants élémentaires (les transistors) ; cette tendance se rapporte, pour une époque donnée, à la dimension minimale, ou «nœud», atteinte par la technologie. Actuellement, l industrie atteint le nœud 28 nanomètres. - en parallèle, la voie de la diversification «More than Moore», qui définit la tendance à intégrer de plus en plus de fonctionnalités différentes dans une même puce, indépendamment du degré de miniaturisation. Les deux voies sont parallèles et regroupent un vaste ensemble de technologies et procédés qui font l objet d études de tous les grands acteurs de R&D. Parmi les procédés à l étude figure l intégration 3D, c est-à-dire la conception de puces au sein desquelles les composants sont empilés et non plus seulement mis côte à côte. Cette voie laisse envisager des systèmes complexes plus performants, moins «encombrants», plus économes en énergie, et surtout moins coûteux une fois les procédés d industrialisation maîtrisés. La 3D dans une stratégie globale du CEA-Leti Tous les acteurs de la recherche et de l industrie sont obligés de nouer des partenariats pour assumer les coûts de ces recherches. 1 Office Parlementaire d Evaluation des Choix Scientifiques et Techniques. 3

4 En France, le secteur repose en particulier sur un pôle d activité situé à Crolles, près de Grenoble, constitué autour d un partenariat historique entre le CEA-Leti et la société STMicroelectronics (dont la partie grenobloise est une ancienne filiale du CEA-Leti - EFCIS). Le CEA-Leti a été le premier centre de R&D à proposer un imageur (une caméra) pour téléphone portable à partir des technologies 3D, qui fait désormais l objet d une industrialisation en masse. Aujourd hui, le Leti est l un des 4 premiers laboratoires au monde à proposer à ses partenaires industriels une ligne d intégration 3D complète pour les plaques de silicium (wafers) en 300mm, qui constituent aujourd hui le standard industriel de production pour les composants microélectroniques. L intégration 3D n est pas la seule voie de développement de la microélectronique. Les progrès attendus dans tous les secteurs nécessitent des recherches à différents niveaux miniaturisation des composants de base, recours à l optronique (liaisons optiques) pour certaines technologies, développement des LEDs - sur lesquelles s implique également le Leti. L activité 3D présentée dans ce dossier illustre bien la stratégie constante du Leti de proposer aux industriels les activités de R&D les plus prometteuses (en étudiant les applications visées), selon l organisation la plus pertinente, pour leur permettre d effectuer dans les meilleures conditions de durée et de coût les sauts technologiques nécessaires au maintien et à l accroissement de leur compétitivité. L intégration 3D fait partie des axes de développement importants des programmes en microélectronique au CEA. Elle s inscrit dans le contrat d objectifs et de performance qui lie l organisme et l Etat pour la période C est également un des axes de travail majeurs de l Institut de recherche technologique (I.R.T.) «Nanoélectronique» présenté le 9 mai par le gouvernement avec 5 autres IRT. Ce projet proposé dans le cadre des investissements d avenir vise à soutenir une stratégie industrielle de conquête sur les marchés porteurs, afin de créer de l emploi en France. 4

5 L intégration 3D Rappel sur la microélectronique 2D : Les puces électroniques qui équipent aujourd hui de nombreux appareils de la vie quotidienne sont de natures extrêmement variées, selon leur complexité et les fonctions qu elles assurent. Concrètement, les puces sont fabriquées en série sur des plaques de silicium, les wafers, qui seront ensuite découpés. Ces plaques ont des tailles de référence qui n ont cessé d augmenter au fil du temps ; l industrie prend désormais pour référence un diamètre de 300 mm pour la fabrication des processeurs, des mémoires stand-alone et des composants programmables. Ceci permet de fabriquer davantage de puces au cours d une même opération (de 200 à 300 mm de diamètre, la surface est multipliée par 2,25). Pour le marché plus modeste des composants microsystèmes, on observe une tendance similaire avec l évolution des wafers 100 et 150 mm vers le standard de 200 mm. Image : un wafer 300 mm - L.Godart/CEA Grâce à des progrès constants dans la finesse de gravure des circuits, l industrie microélectronique développe depuis plusieurs dizaines d années des circuits de plus en plus puissants et de moins en moins coûteux. En cela elle suit la loi de Moore, du nom de l ingénieur américain et cofondateur d Intel, Gordon Moore, qui a prédit en 1975 que le nombre de transistors gravés sur un circuit en silicium doublait tous les 2 ans. Avec pour conséquences une augmentation des performances et une baisse des coûts. Cette prédiction est toujours d actualité mais va se heurter dans un futur prochain à des contraintes physiques insurmontables. Le motif de base de la microélectronique est le transistor, construit sur un matériau solide semi-conducteur, la plupart du temps des MOS, pour Métal, Oxyde, Semi-conducteur. La combinaison des différents transistors permet de réaliser des circuits intégrés plus ou moins denses, plus ou moins complexes. Ainsi, les «puces» ou circuits intégrés les plus denses sont les mémoires, les plus complexes sont les microprocesseurs. Ils peuvent être constitués de plusieurs centaines de millions de transistors (jusqu à plus d un milliard!), gravés dans la couche de silicium, les interconnexions étant ellesmêmes fabriquées par dépôt de couches métalliques sur cette surface. A chaque fois, les transistors sont fabriqués sur une même surface plane, les uns à côtés des autres, en deux dimensions donc (technique dite Planar). Intel a néanmoins annoncé récemment une nouvelle génération de transistors FinFET exploitant la 3 ème dimension et apportant un gain conséquent sur les systèmes hautes performances. 5

6 Vers l intégration 3D : Parallèlement aux progrès de la recherche et des fabricants dans la finesse de gravure des circuits aujourd hui l état de l art industriel est à 32 / 28 nm, et les développements pour atteindre le nœud 22 nm sont en cours d autres voies sont étudiées pour augmenter les performances et les fonctionnalités des circuits. L alternative la plus crédible est l intégration 3D qui consiste à «empiler» les composants électroniques, en superposant des puces et/ou des wafers les uns sur les autres et en établissant des connexions électriques courtes entre ces composants, directement au travers des différentes couches. On utilise ainsi au mieux le volume final, en utilisant de façon optimale la 3 ème dimension. Cette voie alternative offre plusieurs avantages majeurs, notamment : la réduction des coûts, en augmentant les rendements et en réalisant des puces plus petites, l augmentation significative des performances globales des circuits et la réduction de leur consommation énergétique, ainsi que la possibilité d ajout à moindre coût de nouvelles fonctions («intégration hétérogène»). A titre d exemple, on pourra combiner des dispositifs logiques, des mémoires, des imageurs ou des MEMS à partir de différentes tranches de silicium provenant de diverses fonderies utilisant des procédés de fabrication différents. L intégration 3D concerne directement trois grands domaines d application: - le packaging : l assemblage des puces peut être optimisé en exploitant de nouveaux procédés d interconnexions plus courts (donc plus efficaces et plus rapides) et conduire ainsi à des systèmes plus compacts. - la microélectronique avancée : l intégration 3D peut apporter une solution efficace aux difficultés inhérentes aux SoC (System on Chip), en permettant le partage entre les fonctions purement digitales (relevant de la loi de Moore) et les fonctions annexes (Entrées/Sorties, interfaces.) se prêtant peu aux diminutions de taille. - «l intégration hétérogène» en simplifiant et optimisant la réunion de deux composants aux fonctions différentes, par exemple un microsystème MEMS (en bleu) sur un composant CMOS (orange). Les technologies de l intégration 3D : L intégration 3D nécessite de maîtriser les connexions électriques entre les différentes puces empilées verticalement. Elle doit répondre à de nombreux défis, notamment la complexité de la conception, les problèmes de dissipation thermique, l absence de normalisation, la fiabilité, la définition de stratégie de tests adaptée à des circuits empilés... 6

7 - Le CEA-Leti travaille depuis la fin des années 1980 à ces nouveaux procédés d intraconnexions, au début avec des connexions percées au laser (procédé VIA - Vertical Interconnect Access). Rapidement, la technologie des vias traversants, dite «TSV» (Through Silicon Via) est devenue la principale filière technologique (le premier brevet du Leti relatif à cette technologie remonte à 1988). Différents types de TSV sont disponibles, selon les spécifications demandées et les besoins industriels. Selon la nature des puces et les contraintes technologiques spécifiques, la technologie TSV peut être appliquée à différents moment de l intégration (notion de «vias first», «vias middle», «vias last»). Schématiquement, la technologie «vias last», aujourd hui mature, permet de couvrir les applications nécessitant une faible densité d interconnexions et où l on souhaite conserver les designs actuels des puces. Au contraire, la technologie «vias middle», en cours de développement, intéresse les applications requérant une grande densité d interconnexions et permet une grande souplesse dans les designs des nouveaux systèmes. La technologie «vias first», également en développement, offrira à plus long terme des possibilités d intégration exceptionnelles, et peut s adapter à des contraintes applicatives très importantes (fortes isolations, tensions élevées). - Dans le domaine des interconnexions, le Leti propose une large palette de technologies à la fois au niveau des contacts électriques eux-mêmes (solder balls, copper pillars, liaisons directes Cuivre- Cuivre ) adaptées aux différents types de contacts électriques (le «pitch», c est-à-dire la taille des contacts et l espacement entre ces derniers, varie entre plusieurs centaines de microns et quelques microns), ainsi qu au niveau de leur redistribution afin de les rendre géométriquement et mécaniquement compatibles avec l ensemble des opérations ultérieures d empilement et d assemblage/collage («bonding»). Différentes technologies de «bonding» sont proposées par le Léti de façon à couvrir l ensemble des spécifications requises par les industriels. Dans le contexte de la microélectronique avancée demandant les pas d interconnexion les plus faibles (quelques microns), le Léti a développé une méthode très innovante de «direct bonding» permettant le collage direct entre wafers ou entre puces, ne nécessitant ni matériau de collage, ni besoin de chauffage important ni pression élevée. Cette technologie est basée sur des phénomènes d adhésion moléculaire entre les atomes des deux surfaces en regard. Image : un équipement de «bonding» du Leti. CEA-Leti Le Leti développe également des technologies de collage temporaire, pour permettre la manipulation des wafers amincis en cours de fabrication. Après amincissement, les plaques ne sont plus suffisamment rigides pour être manipulées directement. On développe donc des solutions intermédiaires de collage / décollage sur des plaques d épaisseurs standard, pour les rendre compatibles avec les différents procédés de la microélectronique (photolithographie, dépôt, gravure, implantation ). 7

8 La stratégie du Leti : proposer à ses partenaires des filières génériques adaptées, à partir d une «boîte à outils» 3D complète Afin de couvrir l ensemble des applications potentielles du domaine, le Leti a mis au point une boîte à outils spécifique pour l intégration 3D. L objectif est de proposer des filières génériques complètes adaptées à différentes classes de besoins industriels (fondeurs, IDM, fabless, OSAT), à partir d étapes élémentaires de fabrication à combiner ou à adapter : par exemple l amincissement des wafers, la gravure profonde du silicium, les procédés de métallisation associés pour réaliser des intra-connexions traversantes (TSV), la fabrication des bumps de cuivre, la réalisation de couches de redistribution (RDL) Sur chacune des technologies développées, le Leti mesure la maturité des procédés grâce à une échelle de cinq niveaux : 1- démonstration technique du procédé ; 2- validation du fonctionnement électrique du procédé sur un dispositif de test ; 3- démonstration technique du procédé sous forme de composant intégré ; 4- prototype industriel (i.e. sur chaîne de fabrication) ; 5- transfert à l industriel. De façon générale les composants 3D conçus et réalisés au Leti vont jusqu au stade de prototypage industriel (4). Le passage en étape 5 s effectue au cas par cas avec chaque industriel demandeur. La mise en place en 2010 de la ligne d intégration 300 mm des technologies 3D permet l accélération de ces développements. Ceux initialement réalisés sur la ligne 200 mm du Leti sont maintenant transférés et validés sur la ligne de prototypage 300 mm. Constituée des équipements les plus performants, et en collaboration étroite avec les principaux équipementiers du domaine, la plateforme du Leti permet aujourd hui aux industriels de valider à coût modéré tout un ensemble de procédés avant leur lancement à l échelle industrielle. Le premier exemple de composant utilisant les technologies 3D, déjà transféré à un industriel et produit en masse, concerne les imageurs développés pour STMicroelectronics. Image : vue de la plateforme d intégration 3D. L.Godart/CEA 8

9 Exemples d applications de l intégration 3D Mémoires, circuits intégrés, MEMS : l intégration 3D ouvre de nouvelles possibilités - Le Leti mène des recherches dans différents secteurs des technologies du stockage de données : mémoires à base de silicium, mémoires résistives, mémoires magnétorésistives, superrésolution pour les disques optiques etc. Une utilisation simple de l intégration 3D concerne notamment le marché des mémoires. Pour gagner de la place tout en augmentant la capacité mémoire par unité de surface, différents circuits mémoires fabriqués sur des plaques différentes peuvent être empilés et collés en 3D. Le meilleur exemple en est certainement le développement des capacités de stockage des clés USB, qui peuvent être considérées comme de l empilement 3D «simple» puce sur puce, ou mémoire sur mémoire, à partir de composants identiques. On peut également considérer qu une des applications phares est la réalisation de disques durs pour PC. (Solid State Disk). Pour les mémoires embarquées dans les circuits complexes, outre les aspects consommation électrique, un critère de performance est la demande d une «bande passante» de plus en plus importante entre une unité de calcul (ex : un processeur) et la mémoire de travail de cette unité. Les composants «traditionnels» (2D) associent un processeur et une mémoire par des interconnexions (des fils métalliques) horizontales parfois longues, qui vont limiter la bande passante et augmenter la consommation électrique de l ensemble. Avec l intégration 3D, la connexion horizontale peut être remplacée avantageusement par une connexion verticale raccourcie ; la bande passante est ainsi augmentée et la consommation électrique associée est réduite. Les procédés 3D laissent envisager la possibilité d assemblage direct de matrices de processeurs intégrés à des matrices de mémoires. A la clé : des performances supérieures pour les unités de calcul. - Circuits intégrés de nouvelle génération : les circuits intégrés de demain comprendront sans doute un grand nombre d unités de calcul sur une même puce, ces unités de calcul pourront être réalisées à base de matrices de processeurs (on parle de plusieurs centaines ou milliers de processeurs interconnectés en réseau). Ces processeurs élémentaires de faible complexité pourront fonctionner à plus basse fréquence d horloge que les processeurs actuels et permettront ainsi de limiter la consommation électrique. Pour ces matrices de processeurs, il peut être judicieux de proposer d utiliser les technologies 3D afin de connecter l ensemble de ces processeurs élémentaires. - Pour les microsystèmes électromécaniques (MEMS), l intégration 3D est une voie d étude parmi d autres. Les MEMS sont des dispositifs intégrant un ou plusieurs éléments sensibles à l environnement physique, des capteurs (pression, accélération, humidité, ) ou des éléments comme des actionneurs (micro interrupteurs, tête d impression à jet d encre, lentille à focale variable, ). Ces microsystèmes permettent de s interfacer avec l environnement réel en étant capable de mesurer des grandeurs physiques et de fournir des informations à un système de plus haut niveau. Par exemple, la mesure d une accélération ou d une 9

10 décélération dans une voiture sera traduite en un signal électrique détecté par l airbag qui actionnera ensuite le dispositif de gonflage du sac de protection. Ces MEMS contiennent généralement une partie mécanique et l électronique de contrôle. Ils sont ensuite encapsulés avec un habillage protecteur, pour des dimensions variant de quelques microns à quelques millimètres. Les capteurs constituent une part importante du marché des MEMS et s intègrent de plus en plus dans les objets du quotidien : accéléromètres dans les voitures, les ordinateurs et téléphones portables, capteurs de pression, de température, ou capteurs acoustiques et optiques. On réfléchit actuellement à l opportunité d empiler MEMS et circuits intégrés, pour supprimer les liaisons filaires, réduire les coûts et industrialiser les systèmes selon des «packages» cohérents : par exemple une intégration 3D de deux wafers, l un de MEMS et l autre de circuits de lecture, ces 2 wafers collés l un sur l autre étant ensuite découpés pour fournir la puce finale. 10

11 L apport de l intégration 3D pour les imageurs Le CEA-Leti compte dans ses activités un département d optronique, au sein duquel on étudie les équipements ou systèmes utilisant à la fois l optique et l électronique. Les chercheurs y développent des technologies en vue d applications assez diverses, depuis les caméras de téléphone portable jusqu à l étude de rétines pour télescopes spatiaux «uniques». Parmi ces équipements, les imageurs (ou caméras) pour téléphones portables font l objet de différents développements, pour améliorer la qualité de traitement d image et pour réduire le coût des technologies. Le département d optronique travaille par exemple à améliorer la détection des photons, pour réduire la taille des pixels et diminuer le coût des capteurs. En parallèle, le Leti a utilisé les technologies de l intégration 3D pour réduire la taille globale du dispositif. En 2009, le Leti a développé un module optique qui utilise une brique technologique issue de la 3D. Jusqu alors, les imageurs étaient connectés à des circuits périphériques par des connexions électriques classiques, en 2D. La technologie dite TSV (Through Silicon Via) mise en œuvre au Leti permet la connexion de l imageur à l aide de vias traversants le silicium, en ramenant la connectique sous la puce. La connexion obtenue ensuite par «reflow» est comparable au dépôt de composants sur une carte support. L imageur, placé sur la puce, est relié à celle-ci par procédé TSV puis connecté par soudage à partir de microbilles. STMicroelectronics Cette technologie présente plusieurs avantages : elle permet d intégrer davantage de circuits sur une même plaque de silicium et, une fois le procédé d industrialisation maîtrisé, de diminuer son coût de fabrication ; elle diminue la taille globale du dispositif incluant le bloc optique, la miniaturisation de la caméra étant systématiquement recherchée pour les applications telles que la téléphonie mobile ; 11

12 comme pour les autres technologies recourant à l intégration 3D, les interconnexions sont plus courtes et la vitesse de transmission des informations augmente, permettant de maintenir des cadences vidéo confortables. Le procédé d intégration des imageurs a été développé avec succès pour STMicroelectronics, sur une ligne 200 mm. Il est aujourd hui industrialisé par STMicroelectronics pour un grand fabricant européen de téléphones portables, sur lignes 300 mm. Vers des imageurs plus performants et plus petits : Les technologies issues de l intégration 3D font toujours l objet de développements au Leti pour les imageurs. Elles laissent envisager de meilleures performances en termes de qualité d image, et de nouvelles applications grâce à la miniaturisation du dispositif. - Au niveau de la vitesse de lecture par exemple, les procédés TSV pourraient permettre d augmenter le nombre de convertisseurs analogique-numériques en les plaçant en dessous de la rétine qui capture les images. La connexion directe de ces convertisseurs à la matrice de pixels par des vias traversants permettrait de maintenir la cadence vidéo qui tend à chuter pour les imageurs de grands formats. La lecture massivement parallèle des informations issues des pixels ouvrirait également de nombreuses perspectives concernant le traitement de l image en temps réel. On peut également envisager une gestion plus fine des signaux, par exemple en optimisant le temps d exposition lumineuse par zones, et non pour l ensemble de l image comme c est le cas de façon classique. - Au niveau des applications, la miniaturisation des imageurs intéresse beaucoup le secteur médical, pour les examens d endoscopie. Alors que les industriels de la téléphonie exigent une taille de 3 à 5 mm pour un dispositif imageur, en endoscopie des imageurs variant entre 2 et 10 mm ont leur utilité, selon les régions du corps observées. La miniaturisation des dispositifs, notamment grâce à l intégration 3D, permettrait des progrès significatifs, par exemple pour observer des lésions au sein de certaines articulations. 12

13 La PlateForme de NanoCaractérisation La PlateForme de NanoCaractérisation (PFNC) illustre la volonté du CEA Grenoble d organiser son activité dans le domaine de la caractérisation de la façon la plus performante possible ; cette plateforme, créée il y a 5 ans au sein du Campus Minatec, regroupe les ressources en caractérisation du Leti, de l INAC (Institut Nanosciences & Cryogénie) et du LITEN (Laboratoire d Innovations pour les Technologies des Energies Nouvelles et nanomatériaux) afin de : disposer des compétences et des équipements nécessaires pour couvrir tout le spectre de R&D sur la microélectronique et les nanosciences ; mutualiser les coûts élevés des équipements, avec la recherche académique aussi bien qu avec les industriels qui le souhaitent. La PFNC développe les nouvelles techniques de caractérisation physico-chimique pour différents domaines scientifiques : micro et nanotechnologies, nanomatériaux, matériaux pour l énergie, biotechnologies, etc. La PFNC fournit un support en caractérisation pour les programmes interne du CEA et offre également un accès pour ses partenaires académiques (INP Grenoble, ESRF, CNRS/LTM, Grandes Centrales Technologiques, GPM ) et industriels (STMicroelectronics, SOITEC, notamment) à ses experts et à son parc d équipements pour soutenir des programmes de R&D. Si certains acteurs de la recherche ou industriels peuvent disposer d équipements aussi performants voire meilleurs, en revanche la réunion sur un même site de l ensemble des compétences en caractérisation et des équipements correspondants, du meilleur niveau, est un exemple de complémentarité unique en Europe. La PFNC compte une soixantaine de chercheurs et une cinquantaine d équipements lourds en caractérisation, ce qui permet de couvrir une large gamme de domaines en caractérisation : Analyse par faisceaux d ions, Analyse par rayons X, Analyse de surface, Microscopie électronique, Microscopie en champ proche, Caractérisation optique, Analyse des propriétés mécaniques, Préparation d échantillons, Résonance magnétique. Image : Microscope électronique à transmission Titan ( Titan 3 pico Cf. ci-dessous). P.Stroppa/CEA 13

14 Parmi ces équipements figure le «Titan 3 pico» qui est le microscope à transmission de dernière génération de la société FEI ; grâce à sa plateforme ultra-stable et à la grande brillance de son canon, il offre des performances exceptionnelles aussi bien en résolution spatiale, inférieure à l Angstrom (symbole Å, = 0,1 nanomètre = mètre), qu en énergie, de l ordre de 0,1eV. Ces caractéristiques lui permettent de mener diverses applications pour la caractérisation 2D et 3D de matériaux, jusqu à l échelle atomique. Image : le Titan 3 pico, dernier équipement reçu à la PFNC. FEI Exemples de caractérisation en support de l intégration 3D Les équipements de la PFNC permettent de caractériser des objets à une résolution de quelques angströms, alors que les couches les plus fines présentes dans les technologies sont de l ordre de Å. De façon générale, la PFNC doit proposer des solutions de caractérisation pour les différents nœuds technologiques en électronique et les trois axes de développements («more than Moore», «more Moore» et «beyond CMOS 2»). Jusqu au nœud technologique 65 nm, il pouvait être suffisant de ne fournir que des propriétés physiques ou chimiques d un matériau en effectuant le plus souvent des caractérisations sur des pleines plaques (information 1D). A partir du nœud 45 nm, puis 32 nm, avec la miniaturisation des dimensions critiques des couches et l augmentation de la complexité des matériaux utilisés, les méthodes de caractérisation ont dû fournir des informations de plus en plus complexes en couplant des résultats venant de différentes techniques et en s intéressant aux aspects 2D. Pour les nœuds suivants, des méthodes de caractérisation 3D d objets nanométriques intégrés sont nécessaires et sont en cours de développement. A chaque fois, l enjeu pour la PFNC est de devancer, en résolution, les échelles atteintes par les derniers développements technologiques. Pour les nœuds visés aujourd hui par l industrie, l objectif est non seulement de fournir des informations physiques, chimiques ou électriques des matériaux mais également de donner accès à leur intégration en volume. Différentes méthodes sont employées : - utilisation de la tomographie électronique réalisée dans un TEM, sur un principe similaire à celui de la tomographie médicale ; - tomographie avec des rayons X, soit dans les laboratoires de la plateforme, soit en utilisant le rayonnement émis par un synchrotron 2 On désigne par «Beyond CMOS» les recherches qui envisagent les technologies alternatives au CMOS. 14

15 comme l ESRF. Avec ces différentes techniques, il est possible notamment d aller imager un vide dans un via de Cuivre. - la PFNC possède également une sonde atomique qui fournit des informations 3D à l échelle atomique de la composition des différents constituants d un dispositif. - Enfin, un autre procédé consiste à utiliser un FIB (Focused Ion Beam) qui permet de découper successivement de fines tranches dans une couche et de les imager afin de pouvoir étudier l évolution en volume de ces couches. Exemples d outils de caractérisation 3D mis en œuvre sur la plateforme de caractérisation et en collaboration avec l ESRF pour l analyse par rayons X. L image de microtomographie obtenue à l ESRF montre des inclusions de vide dans des vias de cuivre. Ces inclusions, de taille submicrométrique, sont causées par le phénomène dit d électro migration ; elles sont la cause principale de la «mort» d un circuit intégré. L image de nanographie électronique (ci-contre) a été obtenue dans un microscoscope électronique à transmission. Cette image illustre une intégration 3D réalisée au niveau du transistor élémentaire sous la forme d un empilement de quatre grilles de diamètre d une cinquantaine de nanomètres. L image obtenue par sonde atomique tomographique permet d obtenir une cartographie 3D de la répartition des atomes. 15

16 ANNEXES 16

17 Présentation du CEA-Leti Au sein du CEA Grenoble, le Laboratoire d'électronique de Technologie de l'information (CEA-Leti) concentre son activité sur les micro et nano technologies et leurs applications aux systèmes et composants de communication sans fil, à la biologie et la santé, à l'imagerie, et aux Micro-Nano Systèmes (MNS). Partenaire principal du campus MINATEC, le CEA-Leti dispose de m² de salle blanche de dernière génération, fonctionnant 24h/24 et 7j/7, pour le traitement de plaquettes de 200 mm et 300 mm de diamètre. Le CEA-Leti compte près de chercheurs, forme plus de 200 doctorants (dont 30% étrangers) et accueille 200 collaborateurs des sociétés partenaires. Le CEA-Leti dispose d'un portefeuille de plus de brevets (265 déposés en 2010), dont 40% sous licence d utilisation. Depuis sa création en 1967, le Leti est à l origine de la création de 37 entreprises de technologies innovantes (start-up). Le CEA-Leti travaille en étroite collaboration avec l industrie pour accroître sa compétitivité par le développement et le transfert de technologies innovantes. Cela justifie le label Carnot 3 attribué au Leti depuis 2006 et renouvelé en Des activités réparties sur 8 plateformes : Nanotech 300 : La plateforme Nanotech 300 regroupe les équipements les plus récents du Leti, en vue de l intégration des composants sur plaques 300 mm et leur mise en boîtier dans l approche 3D avec équipements de découpe, packaging Les salles blanches qui constituent la plateforme sont de haute qualité («classe 1») : les paramètres tels que la température, l humidité, la concentration particulaire et la pression relative y sont strictement contrôlés. La mise en place des équipements dédiés au packaging 3D prend progressivement le relai de l activité MEMS 200 mm décrite plus loin. Advanced CMOS 200 : Cette plateforme technologique silicium rassemble tous les moyens du Leti pour des lignes de production en plaques 200 mm, depuis la plaquette nue jusqu au circuit intégré totalement achevé : préparation du wafer/plaquette, transfert, lithogravure, dopage, découpage La qualité de cette plateforme est identique à celle des milieux industriels. Le maintien des équipements en 200 mm permet au Leti de continuer à proposer un large éventail de développements, avec des procédés de référence stables. 3 Le label Carnot, créé en 2006, est un label d'excellence décerné par le ministère de l'enseignement supérieur et de la Recherche, qui valorise des structures de recherche qui s'engagent dans la recherche partenariale. 17

18 MEMS 200 mm : Cette plateforme regroupe les équipements et activités dédiés aux microsystèmes électromécaniques (MEMS), ou plus simplement capteurs. Le Leti mène une très importante activité de R&D dans ce domaine : accéléromètres, capteurs de pression, systèmes de communication RF, récupération et gestion de l énergie, par exemple. (voir aussi page 9 du dossier de presse) Nanoscale Characterization : (voir page 13 du dossier de presse) Integrative industries : Le centre CEA de Grenoble a mis en place en février 2011 un show room de près de 800 m² afin de disposer d un support de communication et de promotion vers les industriels et les investisseurs, et valoriser l innovation. Plus d une centaine de démonstrateurs issus d une vingtaine de thématiques des instituts Leti et Liten (Energies nouvelles et nanomatériaux) y sont présentés. Ils correspondent aux différents stades de l innovation : émergence d idées, maquettage, prototypage. Outre le show room, cette plateforme permet également d accueillir des entreprises au sein d une structure légère, pour des projets d études qui ne font pas appel à des technologies ou équipements lourds (projet PEPITE). Design : La plateforme design est consacrée aux études et développements relatifs à l architecture des composants silicium. L intégration logicielle et l intégration 3D y sont étudiées. La plateforme regroupe également les équipements de caractérisation électrique des composants électroniques étudiés. Integrative Chemistry : Cette plateforme regroupe la R&D sur les microsystèmes d analyse biologique et chimique, depuis l intégration et la préparation des échantillons jusqu à l analyse via des systèmes intégrés comme les biopuces, les laboratoires sur puces, etc. Un objectif majeur consiste à développer de nouveaux outils miniaturisés pour améliorer l analyse, le diagnostic et la thérapie de nombreuses maladies, notamment le cancer. Photonics : La plateforme Photonics rassemble les activités d étude et de conception des composants optiques, en vue de les intégrer en électronique : imagerie infrarouge, fibres optiques, dispositifs de stockage optique, écrans, développement des LEDs 18