CHAPITRE 11: Les mémoires

Transcription

1 Circuits Numériques CHAPITRE 11: Les mémoires BRS - N3/U3 - Jan 25 - Mémoires 1/16

2 Objectifs A la fin de ce chapitre, vous devez être capable: De définir les différents types de mémoire D expliquer le principe d organisation interne d une mémoire D expliquer le principe de la mémoire statique D expliquer le principe de la mémoire dynamique BRS - N3/U3 - Jan 25 - Mémoires 2/16

3 Sommaire 1. Classification 2. Mémoires ROM 3. Mémoires RAM 4. Applications BRS - N3/U3 - Jan 25 - Mémoires 3/16

4 1. Classification Mémoires ROM (Read-Only Memory) ROM: programmées en usine - non reprogrammables Programmables par l utilisateur: PROM (Programmable ROM): non effaçables EPROM (Electrically Programmable ROM): effaçable aux UV EEPROM (Electrically Erasable-Programmable ROM) FLASH: effaçable par blocs Mémoires RAM (Random-Access Memory) SRAM (Static RAM) & SSRAM Synchronous SRAM: une bascule comme élément mémoire DRAM (Dynamic RAM) & SDRAM (Synchronous DRAM): une capacité comme élément mémoire BRS - N3/U3 - Jan 25 - Mémoires 4/16

5 2. Mémoires ROM Décodage à 1 dimension: exemple d une mémoire 32 bits organisée en 8 mots de 4 bits VCC Mémoire vierge: tous les bits sont à 1 Adresse 1 AD AD1 1 AD2 A A1 A2 Y Y1 Y2 Programmation: claquage de fusibles Irréversible: mémoire OTP (One Time Programmable) Décodeur 3 vers 8 Y3 Y4 Y5 Y6 Y7 Limité aux très faibles capacités Donnée D D1 D2 D3 1 BRS - N3/U3 - Jan 25 - Mémoires 5/16

6 2. Mémoires ROM Décodage à 2 dimensions: exemple d une mémoire 128 bits organisée en 32 mots de 4 bits VCC Adresse 1 AD AD1 AD2 A A1 A2 Y Y1 Y2 Décodage ligne Décodeur 3 vers 8 Y3 Y4 Y5 Y6 Y7 AD3 AD4 A A1 Décodage colonne 4 décodeurs 4 vers 1 Donnée D D1 D2 D3 BRS - N3/U3 - Jan 25 - Mémoires 6/16

7 2. Mémoires ROM EPROMs et EEPROMs: un transistor MOS à grille flottante remplace le fusible EPROM: on applique une haute tension positive Vp sur la grille non flottante il y a accumulation de charges négatives sur la grille flottante (claquage temporaire de l isolation) grille non flottante grille flottante le transistor ne peut plus être mis en conduction: on a stocké un une exposition aux UV élimine les charges stockées et permet une reprogrammation ultérieure EEPROM: idem mais à faible tension Vp effacement en appliquant une tension négative BRS - N3/U3 - Jan 25 - Mémoires 7/16

8 2. Mémoires ROM Chronogrammes Sorties 3-états (Tri-State) AD AD1 ADm-1 décodeur ligne power ON power ON matrice 2 m x 2 (n-m-1) Enable Q ADm ADm+1 ADn-1 CS OE power ON D décodeur colonne Db-1 ADDR <A;An-1> CS OE DATA <D;Db-1> t AA t OZ t OE CS: Chip Select (actif à l état bas) OE: Output Enable (actif à l état bas) "n" bits d adresse t ACS valide valide valide "b" bits de données valide HiZ valide HiZ valide BRS - N3/U3 - Jan 25 - Mémoires 8/16

9 3. Mémoires RAM Même type d organisation physique que les ROM (matrice) Une opération supplémentaire: l écriture. cellule mémoire (1 bit) Le bus de données devient bidirectionnel in out ADDR <AD;ADn-1> 2 n x b (bits) in out CS OE WE Buffer 3-états OE DATA <D;Db-1> WE (Write Enable): autorisation d écriture DATA BRS - N3/U3 - Jan 25 - Mémoires 9/16

10 3. Mémoires RAM Exemple d organisation matrice carrée (nxn bits) Adresse décodage ligne décodage colonne WE CS OE Données BRS - N3/U3 - Jan 25 - Mémoires 1/16

11 3. Mémoires RAM RAM statique ligne n SEL in WR out SEL in WR out in WR SEL D CLK Q out ligne n+1 SEL in out SEL in out Elément de stockage: bascule D mémoire non volatile si alimentée WR WR WR t AA t setup t hold ADDR <AD;ADn-1> valide CS WR OE DATA <D;Db-1> out in BRS - N3/U3 - Jan 25 - Mémoires 11/16

12 3. Mémoires RAM RAM dynamique VCC Vc 1 rafraîchissement word line VCC/2 Vc sense amplifier (lecture) Cellule de stockage très simple d où une très forte densité d intégration bit line D Q schéma de principe simplifié Buffer (écriture) La perte d information durant le stockage nécessite des cycles de rafraîchissement VCC VCC/2 Vbit line Vc précharge lecture d un lecture d un 1 La modification du contenu durant la lecture (partage de charges) nécessite un cycle de ré-écriture BRS - N3/U3 - Jan 25 - Mémoires 12/16

13 3. Mémoires RAM RAM dynamique: rafraîchissement mémoire 16 x 1bit ADDR adresse d une ligne registre ligne décodeur ligne RAS stockage de l adresse dans le registre ligne lecture de la ligne sélectionnée stockage dans la bascule re-écriture du contenu des bascules dans les cellules de la ligne sélectionnée ADDR registre colonne décodeur colonne 4 bascules D mux 4 vers 1 Opération à répéter de façon cyclique pour toutes les lignes de la matrice DATA RAS (Row Address Strobe): mémorisation de l adresse de ligne BRS - N3/U3 - Jan 25 - Mémoires 13/16

14 3. Mémoires RAM RAM dynamique: lecture d un mot en mémoire ADDR adresse ligne (2) adresse colonne (1) registre ligne décodeur ligne mémoire 16 x 1bit RAS CAS stockage de l adresse dans le registre ligne lecture de la ligne sélectionnée stockage dans les bascules D re-écriture du contenu des bascules D dans les cellules de la ligne sélectionnée ADDR registre colonne décodeur colonne 4 bascules D mux 4 vers 1 DATA stockage de l adresse dans le registre colonne lecture de la bascule D correspondante validation de la sortie, sortie de la donnée donnée valide sortie en haute impédance (HiZ) DATA Le cycle de lecture réalise aussi le rafraîchissement d une ligne CAS (Column Address Strobe): mémorisation de l adresse de colonne BRS - N3/U3 - Jan 25 - Mémoires 14/16

15 3. Mémoires RAM RAM dynamique: écriture d un mot en mémoire ADDR adresse ligne (1) adresse colonne (3) registre ligne décodeur ligne mémoire 16 x 1bit RAS CAS stockage de l adresse dans le registre ligne lecture de la ligne sélectionnée stockage dans les bascules D re-écriture du contenu des bascules D dans les cellules de la ligne sélectionnée ADDR registre colonne décodeur colonne 4 bascules D mux 4 vers 1 DATA stockage de l adresse dans le registre colonne entrée de la donnée et écriture dans la cellule sélectionnée donnée valide DATA Le cycle d écriture réalise aussi le rafraîchissement d une ligne Protocole très complexe difficile à mettre en oeuvre à grande vitesse: SDRAM BRS - N3/U3 - Jan 25 - Mémoires 15/16

16 4. Applications Les RAM: stockage temporaires de données dans les calculateurs Les ROM: stockage permanent de programmes dans les calculateurs fonctions combinatoires "sans portes logiques": on stocke la table de vérité entrées des fonctions combinatoires ADDRESS DATA chaque bit DATA correspond à une fonction combinatoire distincte calculs complexes sans opérateurs arithmétiques: on stocke tous les résultats possibles entrées de la valeur x ADDRESS DATA sortie de sin(x) "look-up table (LUT)" BRS - N3/U3 - Jan 25 - Mémoires 16/16