Architecture Logicielle et matérielle

Transcription

1 Architecture Logicielle et matérielle Cours 3 : unité arithmétique et logique D après les transparents de N. Louvet (univ Lyon1) Laure Gonnord Laure.Gonnord@univ-lyon1.fr Licence d info - Université Lyon 1 - FST

2 Plan 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

3 Retour sur le Modèle de Van Neuman 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires 3 Construisons une ALU! Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

4 Retour sur le Modèle de Van Neuman Composition d un ordinateur dans le modèle une mémoire centrale, qui contient le programme et les données ; une unité centrale de traitement (UCT), qui exécute un programme contenu en mémoire centrale ; une (ou plusieurs) unité(s) d entrée-sortie permettant l échange d informations avec l environnement de l UCT. Un système d interconnexion permet l interaction entre ces unités. Unité d entrée/sortie Unité centrale de traitement Mémoire centrale Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

5 Retour sur le Modèle de Van Neuman Mémoire centrale 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

6 Retour sur le Modèle de Van Neuman Mémoire centrale Mémoire centrale La mémoire centrale contient deux types d informations : les instructions de différents programmes ; les données traitées lors de l exécution de ces programmes. L unité d information élémentaire est le bit, chaque bit pouvant valoir 0 ou 1. Un mot est une suite de bits, de longueur a priori quelconque. Au niveau physique, la mémoire ne supporte que des bits : les données et les instructions sont stockées sous forme de mots. Ex (déjà vu!) : dans le code ASCII (American Standard Code for Information Interchange), le caractère Y est codé Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

7 Retour sur le Modèle de Van Neuman Mémoire centrale Mémoire centrale Caractéristiques de la mémoire centrale : mémoire vive : infos écrites/lues par l UCT sont perdues lors de la mise hors tension de l ordinateur. mémoire RAM (Random Access Memory) : cases à adresse unique, écrite/lue en temps constant l UCT peut lire et écrire n importe où dans la mémoire (à n importe quelle adresse), dans un ordre quelconque. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

8 Retour sur le Modèle de Van Neuman Mémoire centrale Mémoires, adresses 1/2 La taille d une case mémoire peut par exemple être de 8 bits (1B). C est alors la plus petite unité adressable. Chaque case mémoire possède un indice permettant de l identifier de manière unique, appelé adresse : n cases mémoires : adresses 0 à n 1 adresses codées en binaire : si m bits, 2 m adresses possibles. Abstraction mémoire comme un tableau. Notation : mem[a] =case mémoire d adresse a. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

9 Retour sur le Modèle de Van Neuman Mémoire centrale Mémoires, adresses 2/2 Trois organisations possibles d une mémoire de «64 bits» : (a) (b) (c) bits bits bits (a) : adresse codée sur 4 bits, car 2 4 = 16 adresses. (b) : adresse codée sur 3 bits, car 2 3 = 8 adresses. (c) : adresse codée sur 2 bits, car 2 2 = 4 adresses. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

10 Retour sur le Modèle de Van Neuman Mémoire centrale Note importante Important La mémoire stocke les données et les programmes. Pour l instant, on laisse de côté le stockage des programmes (suite d instructions). Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

11 Retour sur le Modèle de Van Neuman Unité centrale de traitement 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

12 Retour sur le Modèle de Van Neuman Unité centrale de traitement Unité centrale de traitement (UCT) Deux unités fonctionnelles : L unité de contrôle (UC) : gestion de l exécution des instructions. L unité arithmétique et logique (UAL, ou ALU) : effectue les opérations de traitement des données. Mémoire centrale Unité de contrôle Unité de calcul Sorties Entrées Unité centrale de traitement Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

13 Retour sur le Modèle de Van Neuman Unité centrale de traitement Dans la suite Plan d attaque : Laissons temporairement de côté l unité de contrôle. Construisons l ALU. Un petit détour par les circuits logiques de base. CC by SA Rizo/Wikipedia Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

14 Circuits logiques combinatoires 1 Retour sur le Modèle de Van Neuman 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

15 Circuits logiques combinatoires Formule logique, circuit logique Informations binaires : bit 0 assimilé à false, 0 bit 1 assimilé à true, 1. Bits = valeurs de vérité. Opération sur les bits = formules Booléennes/ circuits logiques. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

16 Circuits logiques combinatoires Circuits logiques On distingue deux types de circuits logiques : circuits combinatoires : les signaux de sortie ne dépendent que des signaux d entrées du circuit à l instant considéré. Ex : la plupart des circuits pour l addition de nombres binaires. Les circuits séquentiels : propriétés de mémorisation, les signaux de sortie dépendent des signaux d entrées du circuit à l instant considéré, mais aussi de l état du circuit. Ex : mémoires, registres, unité de commande... Circuits combinatoires pour l ALU. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

17 Circuits logiques combinatoires Fonctions Booléennes 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

18 Circuits logiques combinatoires Fonctions Booléennes Fonctions Booléennes/logiques - Objectif On va écrire des fonctions avec des entrées booléennes, et des sorties Booléennes, i.e. à variables dans B = 0, 1 : on se munit d opérations de base : ou, et, non (qui ont quelques propriétés classiques ). on construit avec ces opérations de base des expressions booléennes. Au passage (B, NOT, AND, OR) avec leurs propriétés classiques forment l algèbre de Boole. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

19 Circuits logiques combinatoires Fonctions Booléennes Table des opérations de base Si a et b sont deux variables booléennes, on notera par commodité : NOT(a) = a, AND(a, b) = ab, OR(a, b) = a + b. a b a ab a + b Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

20 Circuits logiques combinatoires Fonctions Booléennes Propriétés des opérations de base Il est interdit d apprendre ces propriétés par cœur éléments neutres : a + 0 = a, a 1 = a éléments absorbants : a + 1 = 1, a 0 = 0 idempotance : a + a = a, a a = a tautologie/antilogie a + a = 1, a a = 0 commutativité : a + b = b + a, ab = ba distributivité : a + (bc) = (a + b)(a + c), a(b + c) = ab + ac associativité : a + (b + c) = (a + b) + c = a + b + c, a(bc) = (ab)c = abc lois de Morgan : ab = a + b, a + b = a b autres relations : a + (ab) = a, a + (ab) = a + b, a(a + b) = a, (a + b)(a + b) = a Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

21 Circuits logiques combinatoires Fonctions Booléennes Expressions booléennes, fonction booléenne ab + cb Vocabulaire : a, b, c, d sont des variables booléennes. a, b, b, b sont les litteraux Implicitement, cette expression représente la fonction B 4 B, (a, b, c, d) ab + cb Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

22 Circuits logiques combinatoires Fonctions Booléennes Expressions booléennes, fonction booléenne Une fonction booléenne peut aussi être définie à l aide d une table de vérité : Ex : On considère la fonction f : B 2 B définie par la table de vérité suivante : a b f(a, b) f(a, b) = ab est une expression booléenne représentant la fonction f. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

23 Circuits logiques combinatoires Fonctions Booléennes Unicité de la représentation Il n y a pas unicité de la représentation d une fonction par une expression... Ex : si f(a, b) = ab, alors on a aussi f(a, b) = a + b. On distingue donc deux formes normales : La forme normale disjonctive : disjonction de conjonctions de littéraux. Ex : abc + ab + ab. La forme normale conjonctive : conjonction de disjonctions de littéraux. Ex : (a + b + c) (a + b + c) (a + b + c). Unicité de la représentation. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

24 Circuits logiques combinatoires Fonctions Booléennes Rappels (cf LIF3,... ) Algo Pour mettre une formule en FND ou FNC, on peut bidouiller la formule ou alors utiliser la table de vérité. Laissé au lecteur (voir TD) Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

25 Circuits logiques combinatoires Fonctions Booléennes D autres fonctions utiles : XOR XOR(a, b) = a b : a b = 1 ssi une seule des deux variables a et b a la valeur 1 : Le XOR peut s exprimer à l aide de AND, OR a b a b et NOT : a b = (a + b)ab = (a + b)(a + b) = ab + ab L opérateur XOR est commutatif et associatif. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

26 Circuits logiques combinatoires Fonctions Booléennes D autres fonctions utiles : NAND NOR a b ab a + b NAND(a, b) = ab = a + b. NOR(a, b) = a + b = ab. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

27 Circuits logiques combinatoires Circuits logiques combinatoires 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

28 Circuits logiques combinatoires Circuits logiques combinatoires Circuits logiques combinatoires Un signal logique est un dispositif physique pouvant transmettre une valeur de vérité d un endroit à un autre (donc aussi un bit), et sera représenté par un trait. Vu de l extérieur, un circuit logique présente des signaux d entrée et de de sortie : chaque signal de sortie est une fonction logique des signaux d entrée. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

29 Circuits logiques combinatoires Circuits logiques combinatoires Portes Les portes logiques sont les briques de base pour la réalisation de circuits logiques plus complexes : NOT a a XOR a b a b AND a b ab NAND a b ab OR a b a + b NOR a b a + b Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

30 Circuits logiques combinatoires Circuits logiques combinatoires Cicruit combinatoire bien formé Un circuit combinatoire bien formé (CCBF) peut être formé : par une porte de base, par un fil, par la juxtaposition de deux CCBFs posés l un à côté de l autre, en connectant les sorties d un CCBF aux entrées d un autre CCBF, en connectant entre elles deux entrées d un CCBF. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

31 Circuits logiques combinatoires Circuits logiques combinatoires Circuit bien formé On obtient un graphe sans cycle sur les portes de bases. On s interdit : de faire des cycles, car cela permettrait des situations mal définies, e.g., de connecter des sorties entre elles (si une sortie est 1 et l autre 0?) Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

32 Circuits logiques combinatoires Circuits logiques combinatoires Exemple Réalisation des portes NOT, AND et OR à l aide de portes NAND et de portes NOR. a = a + 0, ab = a + b = a b + 0, a + b = a + b = a + b + 0. a = a 1, ab = ab = ab 1, a + b = ab = (a 1)(b 1). le dessin des circuits est laissé au lecteur. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

33 Circuits logiques combinatoires Circuits logiques combinatoires Exemple en LOGISIM Il existe des simulateurs de circuits logiques. Nous allons utiliser LOGISIM : Démo! Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

34 Construisons une ALU! 1 Retour sur le Modèle de Van Neuman 2 Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

35 Construisons une ALU! ALU - spécification Nous voulons réaliser un circuit selon la spécification suivante : selon un signal de contrôle, une opération est réalisée. 3 opérations : addition, soustraction, test d égalité Ceci est une simplification, une vraie ALU possède bien plus d opérations Constructions de circuits La méthode de construction de ces circuits est à connaître, pas le résultat! Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

36 Construisons une ALU! Choix des opérations, choix des sorties 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

37 Construisons une ALU! Choix des opérations, choix des sorties Décodeur Un décodeur n vers 2 n est un circuit qui présente : n entrées e i, qui forment l entier (e n 1... e 0 ) 2 ; 2 n sorties s i, indicées de 0 à 2 n 1. Lorsque les lignes d entrée forment un entier (e n 1... e 0 ) 2, la seule ligne de sortie active est la ligne s (en 1...e 0 ) 2. Démo LOGISIM. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

38 Construisons une ALU! Choix des opérations, choix des sorties Décodeur : construire un décodeur 3 vers 8 à vous! Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

39 Construisons une ALU! Choix des opérations, choix des sorties Décodeur suite Décodeur 3 vers 8 : s7 s7 s6 s6 s5 s5 Décodeur 3 vers 8 s4 s3 s4 s3 s2 s2 s1 s1 s0 s0 e2 e1 e0 e2 e1 e0 Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

40 Construisons une ALU! Choix des opérations, choix des sorties Multiplexeur Un multiplexeur 2 n vers 1 est un circuit qui présente : 2 n entrées e i indicées de 0 à 2 n 1 ; n lignes de sélection, qui forment l entier (c n 1... c 0 ) 2 ; 1 sortie s. Lorsque les lignes de sélection forment un entier (c n 1... c 0 ) 2, s = e (cn 1...c 0 ) 2. Une des entrées est sélectionnée. (démo LOGISIM) Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

41 Construisons une ALU! Choix des opérations, choix des sorties Multiplexeur (suite) - exemple 2 vers 1 e 1 e 0 e 1 e 0 c 0 1 Mux 0 c 0 s s Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

42 Construisons une ALU! Choix des opérations, choix des sorties Multiplexeur (suite) - exemple 8 vers 1 Ex : Multiplexeur 8 vers 1. e 7 e 6 e 5 e 4 e 3 e 2 e 1 e 0 e 7 e 6 e 5 e 4 e 3 e 2 e 1 e Multiplexeur 8 vers 1 s Décodeur 3 vers s c 2 c 1 c 0 c 2 c 1 c 0 Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

43 Construisons une ALU! Choix des opérations, choix des sorties Multiplexeur (suite) Un multiplexeur k 2 n vers k est un circuit qui présente : k 2 n entrées ; n lignes de sélection ; k signaux de sortie. Un tel multiplexeur sélectionne k signaux parmi les k 2 n signaux d entrée. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

44 Construisons une ALU! Choix des opérations, choix des sorties Multiplexeur (suite) - ex 16 vers 8 a b 8 8 Mux. 16 vers 8 8 s c 1 Exercice : comment réaliser un mux. 8 vers 4 avec des mux. 2 vers 1? Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

45 Construisons une ALU! Opérations 1 Retour sur le Modèle de Van Neuman Mémoire centrale Unité centrale de traitement 2 Circuits logiques combinatoires Fonctions Booléennes Circuits logiques combinatoires 3 Construisons une ALU! Choix des opérations, choix des sorties Opérations Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

46 Construisons une ALU! Opérations Additionneur - half adder Pour la conception d additionneurs, une brique qui peut être utilisée est le demi-additionneur ou half adder : entrées : deux bits à sommer a et b ; sorties : un bit de somme s et un bit de retenue sortante r s. a b s r s On constate que s =... et r s =... Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

47 Construisons une ALU! Opérations Half-adder, dessin! On en déduit le circuit suivant à remplir : a b a b r s r s half adder (HA) s s Warning! Un demi-additionneur ne peut pas prendre en compte de retenue entrante... Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

48 Construisons une ALU! Opérations Full adder entrées : deux bits à sommer a et b, et un bit de retenue entrante r e ; sorties : un bit de somme s et un bit de retenue sortante r s. a b r e s r s Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

49 Construisons une ALU! Opérations Full adder, le circuit On constate que s = a(b r e ) + a(b r e ) = a (b r e ) = a b r e et r s = abr e + abr e + abr e + abr e = (ab + ab)r e + ab(r e + r e ) = (a b)r e + ab. On déduit des expressions précédentes le circuit d un additionneur 1 bit complet ou (full adder) : a b a b a b rs HA re rs re rs full adder (FA) re HA s s s Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

50 Construisons une ALU! Opérations k-bits Additionneurs On peut enchaîner k full adders de manière à obtenir un additionneur de deux entiers naturels de k bits. b 3 a 3 b 2 a 2 b 1 a 1 b 0 a 0 b 3 a 3 b 2 a 2 b 1 a 1 b 0 a 0 r s FA FA FA FA r e r s add4 r e s 3 s 2 s 1 s 0 s 3 s 2 s 1 s 0 On peut répéter la manœuvre pour obtenir un additionneur 8 bits : b7...4 a7...4 b3...0 a rs add4 add4 re 4 4 s7...4 Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53 s3...0

51 Construisons une ALU! Opérations Soustraction Pb : Réaliser la soustraction de deux entiers encodés en complément à deux sur 8 bits a b = a + ( b) = a + compl(b) 1 Voir en TD la construction du soustracteur-additionneur. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

52 Construisons une ALU! Opérations Test d égalité - ALU À ce stade : On peut déduire de la soustraction le test d égalité. On peut avec un multiplexeur choisir quelle opération choisir selon un code fixé à l avance. Cf TD/TP Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53

53 Construisons une ALU! Opérations Conclusion Mémoire centrale Unité de contrôle Unité Arithmétique et Logique Unité d Entrées/Sorties Unité centrale de traitement On a construit l ALU en utilisant des circuits combinatoires. Laure Gonnord (L2/FST/Univ Lyon1) ArchiL2 (LIF6) Cours 3 : Construction de l ALU / 53