Architecture Matérielle des Systèmes Informatiques

Transcription

1 Architecture Matérielle des Systèmes Informatiques 1

2 STRUCTURE ET FONCTIONNEMENT D'UN ORDINATEUR 2

3 1 INTRODUCTION L'architecture type d'un ordinateur classique s'articule autour de 3 modules principaux reliés entre eux par un ensemble de fils appelé bus. 3

4 La mémoire centrale : composée de la mémoire vive RAM et de la mémoire morte ROM. L'unité centrale (CPU): 2 fonctions essentielles : Traitement de l'information (calculs, opérations booléennes, décalages...) réalisé par l'ual UAL. Contrôle et commande du fonctionnement des différents éléments grâce à l'unité de commande. 4

5 Remarque sur L'unité centrale (UC) Abusivement représente le boîtier central d'un micro ordinateur. En fait l'uc = unité de traitement (UT). Remarque : UT = 1 microprocesseur en micro informatique = CPU. UC 5

6 L'unité de calcul (UAL) UAL= ALU, Arithmetic Logic Unit. Partie du microprocesseur effectuant les comparaisons de registres et les opérations arithmétiques. C'est la partie calculateur du micro-processeur. 6

7 L'unité de commande (UCd) Cette unité a pour rôle de gérer le bon déroulement du ou des programmes en cours. C'est à l'intérieur de cette unité de commande que va être placée l'instruction à réaliser et c'est elle qui, en fonction de cette instruction, va répartir les ordres aux divers organes de la machine (lire une information sur le disque, faire un calcul, écrire un texte sur l'écran) 7

8 Les interfaces d'entrées sorties : Permettent l'échange des données entre les périphériques et l'ordinateur, et donc, le dialogue entre la machine et le monde extérieur. Ces interfaces débouchent sur des ports séries ou parallèles en sortie de boîtier pour connecter des périphériques (connecteurs d'interface). 8

9 Tous les organes internes et périphériques fonctionnent sous le contrôle permanent du micro processeur (CPU( CPU). Ils sont reliés entre eux par des lignes de matériaux conducteurs appelés bus, qui servent à transporter les informations sous la forme de signaux électriques. 9

10 Résumé MEMOIRE : Fonction de mémorisation. UNITE CENTRALE : Fonctions de traitement, de contrôle et de commande. INTERFACE : Fonction de communication 10

11 UC = UT Résumé graphique C.P.U M.C. U.Cd. ROM RAM E/S U.A.L. 11

12 Architecture à trois bus Bus d' adresses.. (Address( Bus) Bus de données.. (Data( Bus) Bus de commandes.(.(control Bus) 12

13 C.P.U M.C. U.Cd. ROM RAM E/S U.A.L. 13

14 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. 14

15 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. 15

16 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. BUS d'adresses 16

17 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. BUS d'adresses 17

18 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. BUS d'adresses BUS de COMMANDES 18

19 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. BUS d'adresses BUS de COMMANDES 19

20 C.P.U BUS de DONNEES M.C. U.Cd. ROM RAM E/S U.A.L. BUS d'adresses BUS de COMMANDES 20

21 2. LA MEMOIRE CENTRALE 2.1. L'adresse mémoire Pour être traités par un ordinateur, tous les chiffres, lettres et signes sont représentés sous la forme d'une combinaison de chiffres binaires, notés 0 et 1. L'ordinateur fonctionnant sous courant électrique, le plus petit élément capable de conserver une information est le bit* qui peut prendre la valeur 0 ou 1(système binaire). Pour plus de commodité ces éléments ou digits binaires sont regroupés par paquets de 8 pour former un Octet. Sans entrer dans les détails, nous considérerons qu'un caractère est codé sur 8 bits ou un octet. 21

22 *Bit Contraction de 'binary' digit'. Les bits sont des commutateurs électroniques: 0 pour désactivé, 1 pour activé. 22

23 Dans la mémoire centrale, les informations sont enregistrées dans des mots mémoire.. Pour pouvoir lire ou modifier une donnée mémorisée parmi toutes les autres il faut, par conséquent, repérer la cellule mémoire qui la contient. Le mot mémoire est composé d'un regroupement d'octets dont le nombre fixe, varie en fonction de l'ordinateur utilisé (il représente le nombre de bits traité en une seule fois par le microprocesseur). La mémoire est un ensemble de cellules électroniques numérotées.. Ces numéros qui permettent de repérer ces cellules électroniques sont appelés les adresses. Chaque mot mémoire sera donc identifié par une adresse mémoire. 23

24 Distinction entre adresse et mot-mémoire: L'adresse est attribuée une fois pour toutes Le mot mémoire est le contenu de l'adresse, ce contenu peut varier. Un mot mémoire peut donc se définir comme la plus petite quantité d'informations adressable en mémoire,, le bit étant la plus petite information stockable en mémoire. Afin d'assurer son rôle dans les meilleurs conditions possibles, la mémoire centrale se compose de 2 parties bien distinctes : la mémoire morte destinée à conférer au matériel un minimum d'autonomie au démarrage. la mémoire vive plus spécialement dédiée au service particulier des utilisateurs. 24

25 2.2. Caractéristique d'une mémoire centrale Les performances d'une mémoire sont caractérisées par : La taille d'un mot mémoire ( 1, 2, 3 ou 4 octets). Sa capacité : La capacité d'une mémoire correspond au nombre total d'octets qui peuvent y être enregistrés. La capacité est exprimée en kilo-octets (Ko), en Méga-octets (Mo) ou en Gigaoctets ( Go ) Son temps d'accès : Le temps d'accès à une mémoire correspond à l'intervalle de temps qui s'écoule entre le lancement, par l'organe de commande d'une opération de lecture d'un mot mémoire, et le moment où le contenu de ce mot est disponible à la sortie de la mémoire. Il est de l'ordre de la nanoseconde (60 à 150 ns) Remarque : 1 Mo = 1024 Ko = 1024*1024 o; 1ns = 10-9 s.). 25

26 2.3. La mémoire cache Technique visant à interfacer un µp rapide avec une mémoire plus lente,, ce qui permet d'éviter les états d'attente du processeur. On a observé statistiquement dans le déroulement de tout programme un 'principe de localité': le processeur utilise pendant un certain temps des informations mémorisées à des adresses voisines, puis ce groupe d'adresses change. Les informations les plus probablement utilisées par le processeur seront donc placées dans des tampons spécialisés placés à coté du CPU. Ces tampons seront examinés à chaque fois que le processeur a besoin d'une instruction ou d'une donnée. 26

27 Principe de fonctionnement de la mémoire cache D'après : LE MICRO Comment ça marche? DUNODTECH (Ron White) 27

28 1 CPU Le logiciel, travaillant avec le microprocesseur (CPU), réclame des données ou une autre partie de son propre code pour pouvoir continuer l'exécution. 28

29 2 CPU Le controleur de mémoire cache intercepte la demande lorsqu'elle part vers la RAM. Controleur de cache 29

30 3 CPU Le cache va chercher la donnée en RAM et la livre au CPU. Controleur de cache 30

31 La première fois que la donnée est cherchée, le CPU peut attendre plusieurs cycles avant de pouvoir continuer son travail car le temps d'accès des meilleures mémoires RAM (DRAM) est de l'ordre de 60 ns. 31

32 4 CPU Le cache stocke aussi une copie de la donnée dans sa mémoire ultra rapide (SRAM). Controleur de cache 32

33 5 CPU Controleur de cache 33

34 6 Lorsque le CPU réclame sa prochaine donnée ou instruction, le cache cherche s'il possède déjà celle-ci en mémoire. Si oui, il la donne directement au CPU. CPU Controleur de cache 34

35 CONCLUSION Le CPU attend moins longtemps pour obtenir la donnée car le temps d'accès de la mémoire cache varie entre 7 et 30 ns. 35

36 Le cache peut être externe au processeur ou interne; ; on peut trouver également les deux solutions conjointement. Dans le deuxième cas, il est généralement moins important en taille, 2 x 8 Ko (486), mais plus rapide et il permet de diminuer la charge du bus. En théorie, une grande mémoire cache n'est pas synonyme de meilleure performance. En pratique, les machines présentant 256 Ko de cache externe sont pratiquement toujours les vainqueurs des tests comparatifs publiés. 36

37 Résumé des mémoires RAM Cache Vidéo : DRAM. : SRAM*. : DRAM, VRAM, WRAM. SRAM : Static Random Access Memory. RAM statique très rapide. Le temps d'accès se situe entre 7 et 30 ns. Réservé aux mémoires caches car elle est très chère. 37

38 Remarque sur la mémoire cache Il existe plusieurs types de mémoire cache divisés en deux catégories : La 1ére différencie le mode de mise à jour: "Write through" qui ne cache les données qu'en lecture,. "Write back" qui fonctionne en lecture et en écriture. Aujourd'hui toutes les cartes mères fonctionnent en mode Write back. La 2ième différencie le type de transfert de données Asynchrone (un seul sens à la fois : Lecture ou écriture) Synchrone (Peut lire et écrire en même temps) 38

39 Remarque sur la mémoire cache Le cache synchrone est aussi appelé "pipeline" et on trouve désormais du cache dit "pipeline burst" qui est une extension de ce dernier, avec des performances encore améliorées grâce à un mode d'adressage des données en paquets. 39

40 3. L'ACCES ET LE TRANSFERT DE L'INFORMATION 3.1. Les Bus (Définition) Un bus est un ensemble de fils ou de lignes permettant l'échange et le transport des informations d'un boîtier ou d'un circuit électronique vers un autre. a) Une donnée d est à écrire dans un mot mémoire d'adresse A. 40

41 Le CPU fournit : L'adresse de la cellule mémoire (A)( ) dans laquelle il désire ECRIRE la donnée d La donnée d Un ordre d'ecriture en mémoire centrale CPU A d Ecrire 41

42 3. L'ACCES ET LE TRANSFERT DE L'INFORMATION 3.1. Les Bus (Définition) Un bus est un ensemble de fils ou de lignes permettant l'échange et le transport des informations d'un boîtier ou d'un circuit électronique vers un autre. a) Une donnée d est à écrire dans un mot mémoire d'adresse A. b) Une donnée est lue dans un mot mémoire d'adresse A. 42

43 Le CPU fournit : L'adresse de la cellule mémoire (A)( ) dans laquelle il désire LIRE la donnée d Un ordre de LECTURE en mémoire centrale Le CPU reçoit : La donnée d CPU A d Lire 43

44 Conclusion : Il existe 3 types d'informations transmises. Il existera donc 3 types de bus différents. le bus des adresses, pour le transfert des adresses vers la MC le bus des données, pour l'échange des données entre l'uc et la MC le bus des commandes, pour l'émission des commandes du processeur vers la MC ou vers d'autres boîtiers. 44

45 3.2. Le bus d'adresse Parcouru par les adresses des mots mémoire à lire ou à écrire. Fournit une communication entre le CPU et les mémoires (RAM et ROM) et interfaces.. Il permet à l'unité de Commande de transmettre les adresses des informations à rechercher ou à stocker. Un décodeur d'adresse au niveau de la mémoire centrale permet de décoder c'est à dire de reconnaître l'adresse de la cellule mémoire. L'information circule sur les lignes de bus toujours dans le même sens,, du CPU vers la mémoire.. Ce bus est unidirectionnel. 45

46 3.3. Le bus de données Transmet les informations (instructions d'un programme, données à traiter et résultats) entre la mémoire et le CPU. La donnée à écrire ou à lire en mémoire centrale transite sur le bus des données. L'information chemine sur le bus des données du CPU à la mémoire centrale lors d'une écriture et de la MC vers le CPU lors d'une lecture. On dit que ce bus est bidirectionnel. La donnée provenant du CPU ou de la MC est déposée dans un mot mémoire tampon (registre mot mémoire) avant que l'opération de lecture ou d'écriture soit réalisée ( pour synchronisation ) 46

47 mémoire centrale CPU Bus d'adresses Registre adresse mémoire Registre mot Bus de données 47

48 3.4. Le bus de commande Fait le lien entre l'unité de Commande et les différents composants de la machine : mémoire, interface E/S... Transmet : - les ordres provenant de l'unité de commande (écrire ou lire un mot mémoire). - les signaux de synchronisation nécessaires aux différents organes de la machine. - les signaux de contrôle émis par les organes externes au CPU (demande d'interruption pour traitement prioritaire). 48

49 Bus de commandes mémoire centrale CPU Bus d'adresses Registre adresse mémoire Registre mot Bus de données 49

50 CONCLUSION Il existe 3 types de données mémorisées : les instructions. les informations élémentaires. les informations traitées, résultat des traitements. 50

51 4. Traitement de l'information Rappel : Le Micro processeur est composé de : 51

52 4. Traitement de l'information Rappel : Le Micro processeur est composé de : C.P.U 52

53 4. Traitement de l'information Rappel : Le Micro processeur est composé de : C.P.U U.Cd. L'unité de commande 53

54 4. Traitement de l'information Rappel : Le Micro processeur est composé de : C.P.U U.Cd. L'unité de commande U.A.L. L'unité Arithmétique et logique 54

55 4.1 L'unité de commande Rôle : Gérer le bon déroulement des programmes. Tant Que NON fin ( instruction ) Décoder l'instruction. Lancer les ordres (microcommandes). Chercher l'instruction suivante. Fin Tant Que Elle est composée d'un certain nombre de composants internes qui assurent chacun une fonction bien déterminée. 55

56 Décomposition de l'unité de commande Mémoire Ordinale UCd Instruction Registre d'instruction Registre d'adresse Décodeur Séquenceur +1 Compteur Ordinal µcomdes 56

57 La mémoire Ordinale : Elle mémorise l'instruction en cours d'exécution. L'instruction est découpées en deux parties: Instruction ( Registre d'instruction ) Adresse de la donnée ( Registre d'adresse) Mémoire Ordinale Registre d'instruction Registre d'adresse 57

58 Le décodeur et le séquenceur : Le décodeur décode l'instruction en cours en la transformant en une suite de microcommandes vers les autres composants du système. Le séquenceur émet les microcommandes au rythme de l'horloge interne du système. Décodeur Séquenceur 58

59 Le compteur ordinal : C'est un registre qui, lors du lancement du programme, est initialisé sur l'adresse de la première instruction à traiter. Il est incrémenté à chaque fois qu'une nouvelle instruction se présente dans le registre d'instruction de manière à toujours pointer sur la prochaine instruction à traiter. Compteur Ordinal 59

60 4.2 L'unité arithmétique et logique. Rôle : Réaliser l'ensemble des opérations élémentaires arithmétiques et logiques. Déplacer l'information à l'intérieur d'un registre. Mettre à jour une série d'indicateur dans le registre d'état. 60

61 Décomposition de l'unité aritmétique et logique Bus de Données Accumulateur Entrée 1 Entrée 2 UAL Sortie Registre d'état 61

62 L'Accumulateur : Les données traitées se présentent aux entrées de l'ual, sont traitées, puis le résultat est stocké dans le registre accumulateur. Accumulateur Entrée 1 Entrée 2 UAL Sortie 62

63 Le registre d'etat : L'UAL va mettre à jour le registre d'état ou registre d'indicateurs (flags) qui sont des registres bascules qui vont mémoriser certaines informations générées lors d'une opération arithmétique ou logique. Le contenu du registre d'état permet d'apporter à l'organe de commande les éléments suffisants pour élaborer un diagnostique sur la validité de l'opération effectuée par l'unité de calcul. Entrée 1 Entrée 2 UAL Sortie Registre d'état 63

64 4.3 Execution d'une instruction. Soit l'instruction : LD A F800h 3A F8 00 h "charge la valeur de l'adresse mémoire F800H dans l'accumulateur " On considère que : l'instruction 3A F8 00 h se trouve à l'adresse FB00h. Le compteur ordinal contient cette adresse au chargement du programme. 64

65 UNITE CENTRALE Compteur Ordinal mémoire centrale Registre d'état BUS ADRESSES Bus Cde Séquenceur Décodeur Registre adr UAL Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES 65

66 RECHERCHE DE L'INSTRUCTION 66

67 1 Lecture C.O. F B 0 0 Registre d'état FB00 Séquenceur Décodeur BUS ADRESSES Registre adr UAL Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES

68 2 Pointage sur registre. Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES FB00H UAL Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES

69 3 Recopie dans tampon Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL Code opération Zone adresse 3A F8 00 Accumulateur BUS DE DONNEES

70 4 Lecture Mot Mémoire Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL Code opération Zone adresse 3A F8 00 Accumulateur BUS DE DONNEES 3A F8 00

71 5 Chargement registre instruction Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL 3A F8 00 Zone adresse Registre mot Accumulateur BUS DE DONNEES

72 6 Incrém. C.O. F B 0 1 Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL 3A F8 00 Zone adresse Registre mot Accumulateur BUS DE DONNEES

73 EXECUTION DE L'INSTRUCTION 73

74 1 Chargement de l'adresse Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES F800 Registre adr UAL 3A F8 00 Zone adresse Registre mot Accumulateur BUS DE DONNEES

75 2 Pointage sur registre. Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES F8 00 UAL Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES

76 3 Recopie dans tampon Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr 8 UAL Code opération Zone adresse 8 Accumulateur BUS DE DONNEES

77 4 Lecture Mot Mémoire Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL Code opération Zone adresse 8 Accumulateur BUS DE DONNEES 8

78 5 Chargement Entrée B Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL 8 Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES

79 6 No Opération (NOP) Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr 8 UAL Code opération Zone adresse Registre mot Accumulateur BUS DE DONNEES

80 7 Chargement Registre Accumulateur Compteur Ordinal Registre d'état Séquenceur Décodeur BUS ADRESSES Registre adr UAL Code opération Zone adresse Registre mot 8 BUS DE DONNEES

81 FIN DE L'EXECUTION DU PROGRAMME 81