Allocation mémoire. I- Allocation de la mémoire centrale et multiprogrammation.

Transcription

1 Allocatio mémoire Ce cours s'itéresse aux différetes méthodes permettat l'allocatio de l'espace mémoire aux programmes à exécuter. Il aborde les différetes méthodes d'allocatio et otammet les mécaismes de pagiatio et de segmetatio I- Allocatio de la mémoire cetrale et multiprogrammatio. I.1-Présetatio du problème Nous commeços par u bref rappel du cocept de mémoire au iveau matériel. La mémoire physique est costituée d'u esemble de mots mémoire cotigus désigés chacu par ue adresse physique. Le processeur accède aux mots de la mémoire cetrale par le biais de deux registres, le registre Adresse RAD et le registre doée RDO. Le registre RAD cotiet l'adresse du mot à lire ou l'adresse du mot où écrire tadis que le registre RDO cotiet soit la doée à écrire, soit la doée lue. Les liges d'adresses, de doées et de commades du bus fot la liaiso etre les registres processeur et la mémoire. Das u système e mooprogrammatio, la mémoire cetrale est occupée d'ue part par les procédures du système d'exploitatio, d'autre part par u seul programme utilisateur. Comme ous l'avos vu plusieurs fois déjà, l'occurrece d'opératios d'etrées/sorties demadées par le processus peut etraîer ue iactivité du processeur si celles-ci sot gérées par DMA. Par exemple, avec u processus effectuat 5 % de calcul et 5 % d'etrées/sorties, le processeur est iactif durat 5% du temps. Ue telle iactivité du processeur 'est pas souhaitable : o place doc u secod programme e mémoire cetrale de même profil. Le processeur est maiteat occupé à 1 % (cas idéal et o réel) car il exécute le secod processus durat l'etrée/sortie du premier processus. Le système est maiteat multiprogrammé. Degré de multiprogrammatio : o défiit le degré de multiprogrammatio comme état le ombre de processus présets e mémoire cetrale. Le schéma ci-dessous représete le taux d'activité du processeur e foctio du ombre de processus présets e mémoire cetrale et e foctio du temps d'etrée-sortie de ces processus.

2 Multiprogrammatio Le degré de multiprogrammatio est défii par ombre de processus présets e mémoire cetrale Fig 1 : Degré de multiprogrammatio Das u système multiprogrammé, trois problèmes sot à résoudre vis-à-vis de la mémoire cetrale : - Il faut défiir u espace d'adressage idépedat pour chaque processus - Il faut protéger les espaces d'adressage des processus les us vis-à-vis des autres - Il faut allouer de la mémoire physique à chaque espace d'adressage. I.2- Différetes méthodes d'allocatio mémoire Les méthodes d'allocatio mémoire peuvet être divisées e deux grades familles : - pour la première famille, u programme est u esemble de mots cotigus isécable. L'espace d'adressage du processus est liéaire. O trouve ici les méthodes d'allocatios e partitios variables que ous allos étudier e premier. - pour la secode famille, u programme est u esemble de mots cotigus sécable, c'est-à-dire que le programme peut être divisé e plus petits morceaux, chaque morceau état lui-même u esemble de mots cotigus. Chaque morceau peut alors être alloué de maière idépedate. O trouve ici les mécaismes de segmetatio et de pagiatio.. I.2.1- Allocatio mémoire d'u seul teat. Das cette méthode d'allocatio, le programme est cosidéré comme u espace d'adressage isécable. La mémoire physique est découpée e zoes disjoites de taille variable, adaptables à la taille des programmes : ces zoes sot appelés des partitios. Iitialemet, la mémoire cetrale est uiquemet occupée par les procédures du système d'exploitatio. La zoe réservée aux programmes utilisateurs est vide et costitue ue uique zoe libre. Au fur et à mesure des chargemets de programmes, la zoe libre va se réduire et à l'istat t, elle 'occupe plus qu'ue fractio de la mémoire cetrale (mémoire basse).

3 Lorsque l'exécutio des programmes se termie (ici P2 et P4), la mémoire est libérée : il se crée alors pour chaque zoe libérée, ue ouvelle zoe libre. Fialemet, la mémoire cetrale se retrouve costituée d'ue esemble de zoes allouées et de zoes libres réparties das toute la mémoire. Les zoes libres sot orgaisées e ue liste chaîée de zoes libres repérée par ue tête de liste. La mémoire est formée d'u esemble de zoes libres et de zoes occupées (partitios allouées) Programme 1 Programme 1 ZONE LIBRE Chargemet Programme 2 Programme 4 Fi P2, P4 Iitialemet ZONE LIBRE à l'istat t à l'istat t' Fig 2 : Allocatio e partitios variables Das ce cotexte, charger u ouveau programme cosiste à trouver ue zoe libre suffisammet grade pour pouvoir y placer le programme. Ue première stratégie pour trouver et choisir cette zoe libre est de predre la première zoe libre suffisammet grade trouvée au cours du parcours de la mémoire (parcours de la liste chaîée) : c'est la stratégie First Fit. Ici, doc, le programme 7 est placée das la zoe libre de 12K ce qui crée ue ouvelle zoe libre résiduelle de 4K.

4 Allocatio First Fit Programme 6 6K 8K Programme 6 6K 12K Programme 7 Programme 7 4K 1K 1K 15K 15K Fig 3 : Stratégie First Fit Ue secode stratégie pour trouver et choisir cette zoe libre est de predre la zoe libre dot la taille est la plus proche de celle du programme à allouer, doc celle egedrat le plus petit trou résiduel : c'est la stratégie Best Fit. Ici, doc, le programme 7 est placée das la zoe libre de 1K ce qui crée ue ouvelle zoe libre résiduelle de 2K. Allocatio Best Fit Programme 6 6K 8K Programme 6 6K 12K Programme 7 12 K 1K Programme 7 2K 15K 15K

5 Fig 4 : Stratégie Best Fit Au fur et à mesure des opératios d'allocatios et de désalocatios, la mémoire cetrale deviet composée d'u esemble de zoes occupées et de zoes libres éparpillées das toute l'étedue de la mémoire cetrale. Ces zoes libres peuvet deveir trop petites pour permettre l'allocatio de ouveaux programmes (problème de fragmetatio de la mémoire). Par exemple, sur la figure 5, la mémoire cetrale comporte 3 zoes libres mais aucue d'elles 'est assez grade pour coteir u programme 8 de 18K. Pourtat l'esemble des 3 zoes libres forme u espace de = 35K suffisat pour le programme 8. Pour permettre l'allocatio du programme 8, il faut doc réuir l'esemble des zoes libres pour e former plus qu'ue zoe libre suffisate : c'est l'opératio de compactage de la mémoire cetrale. Compactage de la mémoire Programme 6 6 K 12 K 18K Programme 8 Programme 6 Programme 7 Programme 7 2K 15K 35 K Fragmetatio Fig 5 : Fragmetatio et compactage de la mémoire cetrale Fragmetatio : Allocatios et désallocatios successives des programmes e mémoire cetrale créet des trous, c'est-à-dire des zoes libres de taille isuffisate e mémoire cetrale : la mémoire cetrale est alors fragmetée. Compactage de la mémoire cetrale : Le compactage de la mémoire cetrale cosiste à déplacer les programmes e mémoire cetrale de maière à e créer qu'ue seule et uique zoe libre. Le compactage de la mémoire cetrale est ue opératio coûteuse. Il 'existe pas d'algorithme simple permettat d'optimiser le ombre d'octets déplacés lors d'ue telle opératio. Par ailleurs elle suppose ue traslatio des adresses dyamiques. Das le mécaisme de chargemet dyamique, les adresses du programme chargé e mémoire cetrale e sot pas traslatées de la valeur de l'adresse d'implatatio au momet du chargemet, mais seulemet au momet de l'exécutio. L'adresse d'implatatio du programme est coservée das u

6 registre processeur le registre de traslatio -.Aisi lors de l'opératio de compactage, déplacer u programme cosiste seulemet à chager la valeur d'adresse d'implatatio à charger das le registre de traslatio. L'allocatio e mémoire cetrale d'u seul teat souffre doc de deux défauts pricipaux : - Elle écessite ue opératio de compactage de la mémoire qui est ue opératio très coûteuse - Elle exige d'allouer le programme e ue zoe d'u seul teat. Ue solutio est de diviser le programme e portios de taille fixe et égales à l'uité d'allocatio de la mémoire cetrale. O dit alors que le programme est découpé e pages. Le mécaisme d'allocatio associé s'appelle la pagiatio. I.2.2- La pagiatio I Pricipe : Das le mécaisme de pagiatio, l'espace d'adressage du programme est découpé e morceaux liéaires de même de taille : la page. L'espace de la mémoire physique est lui-même découpé e morceaux liéaires de même taille : la case. La taille d'ue case est égale à la taille d'ue page. Das ce cotexte, charger u programme e mémoire cetrale cosiste à placer les pages das 'importe quelle case dispoible. La pagiatio Mémoire Page 4 Page 1 Page 3 Page 2 Espace d'adressage du programme Page 1 Page 3 Page 2 Page 4 Case1 Case 2 Case 3 Case 4 Case 5 Case 6 Case 7 Fig 6 : Pricipe de la pagiatio Traductio de l'adresse pagiée vers l'adresse physique.

7 L'espace d'adressage du processus état découpé e pages, les adresses géérées das cet espace d'adressage sot des adresses pagiées, c'est-à-dire qu'u octet est repéré par so emplacemet relativemet au début de la page à laquelle il appartiet. L'adresse d'u octet est doc formé par le couple < de page à laquelle appartiet l'octet, déplacemet relativemet au début de cette page >. Les octets das la mémoire physique eux e peuvet être adressés au iveau matériel que par leur adresse physique. Pour toute opératio cocerat la mémoire, il faut doc covertir l'adresse pagiée géérée au iveau du processeur e ue adresse physique équivalete. L'adresse physique d'u octet s'obtiet à partir de so adresse virtuelle e remplaçat le uméro de page de l'adresse virtuelle par l'adresse physique d'implatatio de la case coteat la page et e ajoutat à cette adresse physique d'implatatio le déplacemet de l'octet das la page. C'est la MMU (Memory Maagemet Uit) qui est chargée de faire cette coversio. Il faut doc savoir pour toute page, das quelle case de la mémoire cetrale celle-ci a été placée : cette correspodace s'effectue grâce à ue structure particulière appelée la table de pages. Das ue première approche, la table des pages est ue table coteat autat d'etrées que de pages das l'espace d'adressage d'u processus. Chaque processus a sa propre table des pages. Chaque etrée de la table est u couple < de page, de case physique das laquelle la page est chargée >. Das l'exemple de la figure ci-dessous, le processus a 4 pages das so espace d'adressage, doc la table des pages a 4 etrées. Chaque etrée établit l'équivalece de page, de case relativemet au schéma de la mémoire cetrale. Table des pages : La table des pages est ue table coteat autat d'etrées que de pages das l'espace d'adressage d'u processus. Chaque processus a sa propre table des pages. Chaque etrée de la table est u couple < de page, de case physique das laquelle la page est chargée >.

8 La mémoire pagiée Mémoire Page 1 Table des pages Numéro page Numéro case Page 1 Case1 Case 2 Page Page 3 Case 3 Page Case 4 Case 5 Page Page 2 Case 6 Espace d'adressage du programme Page 4 Case 7 Fig 7 : Table des pages Puisque chaque processus dispose de sa propre table des pages, chaque opératio de commutatio de cotexte se traduit égalemet par u chagemet de table des pages, de maière à ce que la "table active" correspode à celle du processus élu. Deux approches existet pour la réalisatio de la table des pages : - à l'aide de registres du processeur : la table des pages est sauvegardée avec le cotexte processeur das le PCB du processus. - placer les tables des pages e mémoire cetrale : la table active est repérée par u registre spécial du processeur le PTBR. Chaque processus sauvegarde das so PCB la valeur de PTBR correspodat à sa table. Das la première approche accéder à u emplacemet mémoire écessite seulemet u accès à la mémoire : celui écessaire à la lecture ou l'écriture de l'octet recherché puisque la table des pages est stockée das des registres du processeur. Das la deuxième approche accéder à u emplacemet mémoire à partir d'ue adresse pagiée <p,d> écessite au cotraire deux accès à la mémoire : - u premier accès permet de lire l'etrée de la table des pages correspodat à la page cherchée : c'est l'opératio (p + adresse table) qui délivre ue adresse physique de page das la mémoire cetrale. - u secod accès est écessaire à la lecture ou l'écriture de l'octet recherché à l'adresse <adresse physique > + d.

9 Implémetatio de la table des pages temps d'accès à u emplacemet mémoire d'u programme : deux accès mémoire Adresse logique p d Adresse phy sique adresse table + + adr page Table des pages Fig 8 : Traductio d'ue adresse pagiée e adresse physique Pour accélérer les accès à la mémoire cetrale et compeser le coût lié à la pagiatio, u cache associatif est placé e amot de la mémoire cetrale. Ce cache associatif cotiet les couples < de page, adresse d'implatatio de la case> les plus récemmet accédés. Lorsque la MMU doit effectuer ue coversio d'adresse pagiée, elle cherche tout d'abord das le cache si la correspodace de page, adresse d'implatatio de la case recherchée 'est pas das le cache. Si o, elle accède à la table des pages e mémoire cetrale et place le ouveau couple référecé das le cache. Si oui, elle effectue directemet la coversio : u seul accès mémoire est alors écessaire pour accéder à l'octet recherché.

10 Implémetatio de la table des pages U cache associatif coteat les deriers couples <page, case> accédés est placé e amot de la table des pages Adresse logique p d o trouvé trouvé adresse table Adresse phy sique + <p, adr page> + adr page Table des pages Fig 9 : Traductio d'ue adresse pagiée e adresse physique avec ajout d'u cache associatif I.2.3- La segmetatio I Pricipe La pagiatio costitue u découpage de l'espace d'adressage du processus qui e correspod pas à l'image que le programmeur a de so programme. Pour le programmeur, u programme est gééralemet costitué des doées maipulées par ce programme, d'u programme pricipal, de procédures séparées et d'ue pile d'exécutio. La segmetatio est u découpage de l'espace d'adressage qui cherche à coserver cette vue du programmeur. Aisi, lors de la compilatio, le compilateur associe u segmet à chaque morceau du programme compilé. U segmet est u esemble d'emplacemets mémoire cosécutifs o sécable. A la différece des pages, les segmets d'u même espace d'adressage peuvet être de taille différete. D''ue maière géérale, o trouvera u segmet de code, u segmet de doées et u segmet de pile. Traductio de l'adresse segmetée vers l'adresse physique. D'ue maière similaire à ce qui se passe avec la pagiatio, la segmetatio de l'espace d'adressage d'u processus géère des adresses segmetées, c'est-à-dire qu'u octet est repéré par so emplacemet relativemet au début du segmet auquel il appartiet. L'adresse d'u octet est doc formé par le couple < de segmet à laquelle appartiet l'octet, déplacemet relativemet au début du segmet >. Pour toute opératio cocerat la mémoire, il faut ici ecore covertir l'adresse segmetée géérée au iveau du processeur e ue adresse physique équivalete.

11 L'adresse physique d'u octet s'obtiet à partir de so adresse segmetée e remplaçat le uméro de segmet de l'adresse segmetée par l'adresse physique d'implatatio du segmet e mémoire cetrale et e ajoutat à cette adresse physique d'implatatio, le déplacemet de l'octet das le segmet. C'est la MMU (Memory Maagemet Uit) qui est chargée de faire cette coversio. Il faut doc coaitre pour tout segmet, l'adresse d'implatatio das la mémoire cetrale du segmet : cette correspodace s'effectue grâce à ue structure particulière appelée la table des segmets. La mémoire segmetée Mémoire Segmet 1 2K Table des segmets Numéro Positio Segmet 1 5K Segmet 2 25K 1 5 K K Segmet 3 95K Segmet 3 15K Segmet 4 1K Espace d'adressage du programme K 15 K Segmet 4 Segmet 2 15 K 195 K Fig 1 : Table des segmets Das ue première approche, la table des segmets est ue table coteat autat d'etrées que de segmets das l'espace d'adressage d'u processus. Chaque etrée de la table est u couple < de segmet, adresse d'implatatio du segmet >. Ici le processus a 4 segmets das so espace d'adressage, doc la table des segmets a 4 etrées. Chaque etrée établit l'équivalece de segmet, adresse d'implatatio du segmet relativemet au schéma de la mémoire cetrale. Table des segmets : La table des segmets est ue table coteat autat d'etrées que de segmets das l'espace d'adressage d'u processus. Chaque etrée de la table est u couple < de segmet, adresse d'implatatio du segmet >. Plus précisémet la coversio d'ue adresse segmetée <s,d> avec s, uméro de segmet et d déplacemet das le segmet suit les étapes suivates, e mettat e jeu u registre processeur qui cotiet e partie haute, le ombre maximal de segmets de l'espace d'adressage courammet actif (LT) et e partie basse l'adresse de la table des segmets de l'espace d'adressage courammet actif.

12 - s est comparé à LT. Si s >= à LT alors il y a erreur : le segmet adressé 'existe pas. - sio s est additioé à l'adresse de la table des segmets de maière à idexer l'etrée de la table cocerat le segmet s. O récupère alors l'adresse d'implatatio du segmet s e mémoire cetrale (adr début) - Ue iformatio sur la taille du segmet peut être coservée das la table : d est alors comparé à cette iformatio. Si d est supérieure à l'iformatio taille, alors ue erreur est géérée car le déplacemet est e dehors du segmet. Sio, le déplacemet d est ajouté à l'adresse d'implatatio du segmet pour géérer l'adresse physique. La mémoire segmetée Mémoire s d < Registre adresse Table des Segmets LT adresse table + < + oui taille adr debut Table des segmets Fig 11 : Traductio d'ue adresse segmetée e adresse physique L'allocatio des segmets e mémoire cetrale s'effectue selo le même pricipe que pour l'allocatio de partitios variables. Pour allouer u segmet de taille S, il faut trouver ue zoe libre dot la taille soit au mois égale à la taille du segmet S. Elle egedre les mêmes problèmes de fragmetatio. Ue solutio, très largemet répadue, est de combier pagiatio et segmetatio, c'est-à-dire de pagier les segmets. I.2.4- Segmetatio et Pagiatio Das la cas où pagiatio et segmetatio sot simultaémet employées, ue table des segmets est défiie pour chaque segmet de l'espace d'adressage du processus. Chaque segmet est à so tour pagié, il existe doc ue table des pages pour chaque segmet. Aisi ue etrée de la table des segmet e cotiet plus l'adresse du segmet correspodat e mémoire physique mais cotiet l'adresse de la table des pages e mémoire physique pour ce segmet. L'adresse d'u octet das l'espace d'adressage du processus est u couple <s,d>, le déplacemet d état à so tour iterprété comme u couple uméro de page p, déplacemet d'

13 das cette page. Les mécaismes de traductio d'adresses vus das les paragraphes précédets se superposet l'u à l'autre. s La mémoire segmetée pagiée d oui d < p d' Mémoire Registre adresse Table des Segmets LT adresse table + c + < + oui taille Adresse table des pages Table des segmets Fig 12 : Traductio d'ue adresse segmetée et pagiée e adresse physique