Architecture des ordinateurs TD 1

Transcription

1 Architecture des ordinateurs TD 1 ENSIMAG 1 re année April 29, 2008 Imprimer pour chaque étudiant le listing des instructions (page 36 de la doc, ou page 2 du chapitre 7). Pas la peine de tout imprimer. 1 Découverte du processeur Soit un processeur, équipé de 4 registres internes de 8 bits (nommés r0, r1, r2 et r3) et d un bus adresse sur 16 bits. Son jeu d instruction est le suivant : st stocke la valeur du registre ri dans l octet d ; ri stocke le contenu de l octet d dans le registre ri ; op rs, rd stocke le résultat de l opération dans le registre rd, avec op appartenant à : add : rd = rs + rd ; sub : rd = rd rs (Attention au sens des opérandes!) ; and : rd = rs & rd ; or : rd = rs rd ; xor : rd = rsˆrd; not : rd = rd ; shl : rd = rd << 1 ; shr : rd = rd >> 1 (décalage arithmétique). On veut écrire un programme destiné à ce processeur et qui réalise le calcul : A = 2 (B + C) 18. On pose que le contenu de la variable A est à l adresse 0x1230, celui de B à l adresse 0x1231 et celui de C à l adresse 0x1232. On peut stocker des constantes à partir de l adresse 0x2000. Question 1 Quel doit être le contenu de la mémoire avant l exécution du programme si on veut que B soit égal à 10 et C à 26? Adresse Valeur Note 0x1230 non-définie variable A 0x variable B 0x variable C 0x constante Question 2 Ecrire un programme utilisant le jeu d instruction du processeur et calculant A = 2 (B + C) 18. 1

2 ld 0x1231, r0 ld 0x1232, r1 add r1, r0 shl r0, r0 ld 0x2000, r1 sub r0, r1 st r0, 0x1230 Question 3 Proposer un codage astucieux de chaque instruction en minimisant la taille d une instruction. Calculons l espace nécessaire pour une instruction : pour coder le numéro d un registre, on a besoin de 2 bits ; si on décompose les instructions en deux catégories (opérations et autres), on a besoin d un bit pour la décomposition et de 3 bits pour les opérations (il y en a 8) ; pour coder une adresse mémoire, on a besoin de 2 octets. On choisit d avoir des instructions de tailles variables selon si l instruction accède ou pas à la mémoire. Pour une opération comme add r0, r1 par exemple, on va avoir besoin de = 8 bits (1 bit pour dire qu il s agit d une opération, 3 pour coder l opération, 2 pour chaque registre). Pour une instruction n étant pas une opération (i.e. st et ld dans notre cas), on choisit de «gâcher» de la place dans le codop de façon à avoir une taille d instruction égale à un nombre entiers d octets. On peut donc proposer le codage suivant : Opérations : catégorie (= 0) action registre source registre destination Autres : catégorie (= 1) action registre adresse (1 er octet) adresse (2 e octet) Pour les opérations, on peut par exemple choisir les codages suivants pour le champ action : add : 000, sub : 001, shl : 110, etc. Pour les accès mémoire, on pose par exemple st : et ld : Noter qu on peut choisir l ordre de stockage des deux octets de l adresse pour les instructions st et ld : big-endian (i.e. l octet de poids fort en premier) ou little-endian (i.e. l octet de poids faible en premier). Question 4 Combien de combinaisons reste-t-il au maximum pour coder d autres instructions? Si on décide par exemple d utiliser le codage (resp ) pour l instruction st (resp. ld), on peut utiliser toutes les autres valeurs disponibles pour les bits 6, 5, 4, 3 et 2, soit valeurs. De plus, si les instructions ajoutées n utilisent pas de registre, on peut récupérer les bits 1 et 0 pour coder les instructions. Il reste donc au maximum (2 5 2) 2 2 = 120 valeurs possibles. Question 5 En supposant que le processeur va chercher la 1 re instruction du programme à l adresse 0x4000, donner le contenu de la mémoire avant l exécution du programme. On décide par exemple que les adresses sont codées en big-endian dans les instructions. Adresse Valeur Instruction 0x4000 0x84 ld 0x1231, r0 0x4001 0x12 0x4002 0x31 0x4003 0x85 ld 0x1232, r1 0x4004 0x12 0x4005 0x32 0x4006 0x04 add r1, r0 2 Adresse Valeur Instruction 0x4007 0x60 shl r0, r0 0x4008 0x85 ld 0x2000, r1 0x4009 0x20 0x400A 0x00 0x400B 0x11 sub r0, r1 0x400C 0x80 st r0, 0x1230 0x400D 0x12 0x400E 0x30

3 Question 6 Dessiner un chronogramme pour l exécution des deux premières instructions ld ainsi que pour le st final, sur lequel apparaitront les adresses auxquelles le processeur va lire les données, les données lues et les signaux de commande à destination de la mémoire. On note fetch l action «lire l instruction en mémoire» et exec l action «exécuter l instruction». fetch "ld 0x1231, r0" exec "ld 0x1231, r0" fetch "ld 0x1232, r1" exec "ld 0x1232, r1" Adresse (16 bits) 0x4000 0x4001 0x4002 0x1231 0x4003 0x4004 0x4005 0x1232 Donnée (8 bits) 0x84 0x12 0x x85 0x12 0x32 26 Commande R R R R R R R R exec "st r0, 1230" Temps fetch "st r0, 0x1230" Adresse 0x400C 0x400D 0x400E 0x1230 Donnée 0x80 0x12 0x30 54 Commande R R R W Question 7 Compléter le pseudo-algorithme donné ci-dessous et qui décrit le comportement du processeur. PC := 0x4000; while True loop... case IR[codop] is when ADD =>... end case; PC := PC + 1; 3

4 PC := 0x4000; while True loop Bus adresse PC; IR Bus donnée; case IR[codop] is when ADD rd := rs + rd; when SUB rd := rs - rd;... when LD PC := PC + 1; Bus adresse PC; ADH := Bus donnée; PC := PC + 1; Bus adresse PC; ADL := Bus donnée; Bus address ADHL; ri Bus donnée; when ST PC := PC + 1; Bus adresse PC; ADH := Bus donnée; PC := PC + 1; Bus adresse PC; ADL := Bus donnée; Bus address ADHL; Bus donnée ri; end case; PC := PC + 1; Avec : PC : le program counter est un registre 16 bits contenant l adresse de l instruction courante ; IR : registre 8 bits interne pour stocker le 1 er octet de l instruction courante ; ADHL : registre 16 bits interne pour stocker une adresse et pouvant être accédé comme 2 registres 8 bits avec les mnémoniques ADH (partie haute) et ADL (partie basse). Question 8 Quelle est la valeur de Res à la fin de l exécution du programme ci-dessous? Cpt := B; Res := 0; while Cpt /= 0 loop Res := Res + A; Cpt := Cpt - 1; Res = A B Question 9 Quelles instructions élémentaires doit-on rajouter pour pouvoir écrire ce programme avec le jeu d instruction proposé? Écrire le programme avec ces instructions. Il manque des instructions de branchement, par exemple qui branche toujours vers l et qui provoque un branchement à l si le résultat de l opération précédente est nul. Supposons qu on a le couplage mémoire suivant : Adresse Valeur Note 0x1230 non-définie variable Cpt 0x1231 non-définie variable Res 0x2000 A constante 0x2001 B constante 0x constante 4

5 On donne la tradution systématique (non optimisée) du code : -- Cpt := B ld 0x2001, r0 st r0, 0x Res := 0 xor r0, r0 st r0, 0x1231 L0: -- while Cpt /= 0 loop ld 0x1230, r0 xor r1, r1 sub r0, r1 jz L1 -- Res := Res + A ld 0x1231, r0 ld 0x2000, r1 add r0, r1 st r1, 0x Cpt := Cpt - 1 ld 0x1230, r0 ld 0x2002, r1 sub r0, r1 st r0, 0x1230 jmp L0 L1: 2 Microprocesseurs spécialisés On utilise couramment des processeurs spécialisés pour réaliser des tâches spécifiques, comme par exemple des DSP spécialisés dans le traitement du signal audio, ou des microcontrôleurs intégrant à la fois un processeur et tous ses périphériques sur une seule puce. On utilise ici le microcontrôleur 16F84 vu en TP pour réaliser le décodage d une trame PS/2 (issue d un clavier ou d une souris). On donne l algorithme de décodage suivant (qui n a aucun sens sorti de son contexte comme c est le cas ci-dessous, mais le but n est pas de comprendre son fonctionnement) : Debut loop loop if PORTB[1] = 0 then exit; end if; Res := 0; if PORTB[0] = 0 then exit; end if; for I in loop Res := Res / 2; while PORTB[1] = 0 loop null; while PORTB[1] = 1 loop null; 5

6 Res := OR(Res, PORTB[0] * 128); PORTA <- Res; On décide de coupler les variables de ce programme comme suit : I est stockée dans le registre 0x11 ; Res est stockée dans le registre 0x12 ; C, la retenue d une opération arithmétique et logique, est stockée dans le bit 0 du registre STATUS ; Z, le drapeau indiquant si la dernière opération a eu pour résultat 0, est stocké dans le bit 2 du registre STATUS ; PORTA et PORTB sont des registres accessibles normalement par le programmeur. Question 10 Localiser les tests effectués dans ce programme. Quelles instructions permettent de coder ces tests? Il y a des tests dans les lignes : if PORTB[1] = 0 if PORTB[0] = 0 for I in while PORTB[1] = 0 while PORTB[1] = 1 Pour coder ces tests, on va utiliser les instructions btfss et btfsc. Question 11 Quelles instructions permettent de coder la ligne Res := 0; et l initialisation de I à 0? On utilise les instructions clrf Res et clrf I. Question 12 Quelles instructions permettent de coder la ligne Res := Res / 2;? On utilise l instruction rrf Res, F, en prennant soin de mettre C à 0 avant à l aide de l instruction bcf STATUS, C. Question 13 Quelles instructions permettent de coder la ligne Res := OR(Res, PORTB[0] * 128);? Cette ligne revient à mettre à 1 le bit 7 de Res ssi PORTB[0] vaut 1, on utilise donc la séquence d instructions : btfsc PORTB, 0 bsf Res, 7 Question 14 Ecrire en assembleur les lignes ci-dessous. Debut loop if PORTB[1] = 0 then exit; end if; 6

7 Debut btfsc PORTB, 1 goto Debut Question 15 Donner le contenu de la mémoire contenant le code ci-dessus, en supposant que l adresse de début est 0x24 et que chaque instruction est codée sur 14 bits. Il faut bien noter que les adresses ici ne correspondent pas à un déplacement en octet mais en mot de 14 bits (on peut faire un parallèle avec l arithmétique des pointeurs en C). On a les schémas suivants pour les instructions btfsc et goto : Bit btfsc f, b b b b f f f f f f f goto k k k k k k k k k k k k Soit dans notre cas (puisque PORTB est le registre numéro 6) : Bit btfsc 6, goto 0x On obtient donc le contenu mémoire suivant : Adresse Valeur Note 0x24 0x1886 btfsc PORTB, 1 0x25 0x2824 goto 0x24 Question 16 Traduire le programme complet en assembleur. Debut btfsc PORTB, 1 goto Debut clrf Res btfsc PORTB, 0 goto Debut clrf I L0 movlw 8 subwf I, W btfsc STATUS, Z goto L3 bcf STATUS, C rrf Res, F L1 btfss PORTB, 1 goto L1 L2 btfsc PORTB, 1 goto L2 btfsc PORTB, 0 bsf Res, 7 incf I, F goto L0 L3 movf Res, W movwf PORTA 7