Contrôle Architecture des microprocesseurs Durée 2 heures

Transcription

1 Contrôle Architecture des microprocesseurs Durée 2 heures Tous les documents personnels (cours, TD, TP) sont autorisés. La machine à calculer est autorisée. La qualité de la présentation sera prise en compte dans le barème de notation. Les trois parties de ce contrôle sont totalement indépendantes. Il vous est demandé de rédiger chacune des parties sur une copie séparée. Pensez à rappeler le numéro des questions auxquelles vous répondez. N oubliez pas de joindre tous les documents réponses à votre copie. Partie A Architecture du microprocesseur de MOTOROLA Décodage d adresses Une carte micro-programmée comporte un composant RAM et un composant EPROM câblés sur le bus d adresse comme indiqué ci-dessous : (A0 A15) (A0 A15) E1 U1 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 CE OE WE RAM: 6132 D0 D1 D2 D3 D4 D5 D6 D7 Bus d adresse (D0 D7) A 15 U3 1 74LS04 E2 0V U2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 CE V PP EPROM: 2764 D0 D1 D2 D3 D4 D5 D6 D7 Bus de données A.1. Etude du composant RAM (U1) (3 points / 8mn) A.1.1) Indiquer le rôle de l entrée E1. Quel doit être l état actif de cette entrée pour effectuer une écriture d une donnée dans la RAM (U1). A.1.2) Déterminer la capacité du composant U1 en Kbits et en Ko. A.1.3) En supposant que les lignes A15, A14, A13 et A12 du bus d adresse sont à l état logique bas, déterminer la plage d adresse occupée par le composant U1. A.2. Etude du composant EPROM (U2) (2 points / 8mn) A.2.1) Déterminer la capacité du composant U2 en Kbits et en Ko. A.2.2) Sachant que le bit A15 du bus d adresse est inversé puis connecté à l entrée E2 du composant U2, déterminer la plage d adresse occupée par le composant U2 1/7

2 Partie B Programmation dans le langage assembleur du microprocesseur de MOTOROLA B.1. Généralités (3 points / 14mn) B.1.1) Donnez le nom d une mémoire volatile. B.1.2) Quels sont les différents bits du registre de code condition? B.1.3) Proposez une solution permettant de mettre à zéro le cinquième bit du registre de code condition en partant de la droite. Décrivez convenablement votre solution. B.1.4) Convertir la valeur $EF en binaire. B.1.5) Décrire la fonction de la ligne suivante dans un programme écrit en langage assembleur DC.L 2 B.1.6) Quel est le rôle du registre PC du processeur 68000? B.1.7) Montrez que l instruction, dbf est équivalente à l instruction dbra Info: consulter la description de l instruction «DBcc» dans le document annexe/jeu d instructions. B.1.8) Indiquer de manière simplifiée les différentes étapes pour l enregistrement d une donnée dans la pile. B.1.9) Décrire les modes d adressages mis en œuvre dans les deux instructions suivantes pour chacun des opérande s et donner le contenu de chacun des registres 32 bits et de la mémoire exécution : MOVEA #$9123, A0 MOVE A0, (A0) B.2. Création d un programme. (5 points / 40mn) Objectif : Ecrire un programme permettant de trier les valeurs (8 octets) d un tableau VAL de façon à séparer les nombres pairs des nombres impairs comme suit : Le tableau "VAL" se situe à l adresse $3000 Le tableau "PAIR" qui recevra les nombres pairs se situe à l adresse $3100 Le tableau "IMPAIR" qui recevra les nombres impairs se situe à l adresse $3200 B.2.1) En quelques mots, indiquer une méthode permettant de déterminer si un nombre est pair ou impair en utilisant la notion de décalage. B.2.2) Sur quel indicateur d état, le test doit-il agir pour définir la parité du nombre? En déduire le nom en langage assembleur des 2 tests qu il est possible de mettre en œuvre. B.2.3) Ecrire le programme en langage assembleur à partir de l adresse $1000, correspondant au cahier des charges décrit ci-dessus. Vous considèrerez un tableau VAL de 8 octets défini comme suit : VAL DC.B $12, $C9, $5F, $FC, $A2, $52, $3B, $FD Vous utiliserez les registres suivants : D0 Contient le nombre d octet de la chaîne VAL, initialisé à la valeur 8. D1 Contient successivement les valeurs de la chaîne VAL. A0 Pointe la chaîne VAL. A1 Pointe la chaîne PAIR. A2 Pointe la chaîne IMPAIR. 2/7

3 Partie C Analyse d un programme en langage assembleur pour le microprocesseur de MOTOROLA C.1. Compréhension d un programme en langage assembleur (7 points / 50mn) Le programme suivant réalise une opération sur deux opérandes de deux digits codés en BCD. Remarque : Vous considèrerez donc pour ces deux opérandes la représentation BCD et pas hexadécimale : Oubliez le «$» marqué devant l opérande mais ne l enlevez pas. Si on ne met pas le «$», le logiciel d assemblage fait la conversion décimal? hexadécimal * ECE Mars 2003 * INGE3 - PREPA MASTER * Contrôle Architecture des microprocesseurs * J. FRANCOMME - * Etat initial du registre des flags : X N Z V C tous à 0. * Assignations DEBPROG EQU $1000 VAL1 EQU $35 VAL2 EQU $11 efface_x EQU $EF * Initialisation des vecteurs de démarrage ORG $0 DC.L $8000 Pointeur de pile un reset DC.L DEBPROG Compteur de programme (PC) un reset * Programme principal ORG DEBPROG * Bibliothèque de sous-programmes CLR.W D6 BRA SUITE ANDI #efface_x,ccr ABCD D0,D6 BCC ADD.W #$0100,D6 DBF D5,SUITE D6PLUSD7 ANDI ABCD ROR.W ROR.W ABCD ROR.W END #efface_x,ccr D7,D6 #8,D6 #8,D7 D7,D6 #8,D6 MOVE.W #VAL1,D0 MOVE.W #VAL2,D1 ANDI #$0F,D5 BSR MOVE.W D6,D7 LSR.B #4,D5 ANDI.W #$0F,D5 BSR LSL.W #4,D6 BSR D6PLUSD7 FIN BRA FIN 3/7

4 C.1.1) Complétez les documents réponses joints pages 5 et 6 en vous aidant des remarques suivantes ; Aide pour compléter les documents réponses : Vous remarquerez que le sous-programme D0FOISD5 est appelé deux fois et que le sous-programme D6PLUSD7 est appelé une seule fois à la fin de l application. Vous trouverez donc le groupe d instructions de chaque sous-programme autant de fois que celui-ci est appelé, sur les documents réponses. Après l exécution de chaque instruction, donnez le contenu de tous les registres cités dans le tableau, sur la même ligne ; c'est-à-dire : D0, D1, D5, D6, D7, les bits X et C du registre de code condition puis le contenu du registre PC. Comme cela est indispensable, le fichier listing vous est fourni en annexe 1. Toutes les valeurs négatives du tableau seront notées en complément à 2. C.1.2) Après avoir complété les documents réponses joints, il vous est demandé de déduire l opération effectuée par cette application sur les deux opérandes. C.1.3) Pour vérification, posez l opération sur votre copie et décrivez le processus pour obtenir le résultat. C.1.4) Quelle sera la différence dans l exécution du sous-programme D0FOISD5 si l opérande VAL2 = 12 (ie : nombre de boucle)? C.1.5) La procédure D6PLUSD7 est constituée d un certain nombre d instructions de rotation «ROR» C.1.5.1) Expliquez ce que fait l instruction «ROR» sur la donnée dont le format est celui donné dans ce sous-programme (.W). C.1.5.2) Indiquez la raison de cette manipulation en utilisant le rappel sur les opérations en BCD donné ci-dessous. C.1.6) Justifier la valeur $FFF0 de la ligne 103C du fichier listing donné en annexe 1. C.1.7.synthèse) Ne répondre à cette question que si vous avez répondu à toutes les questions précédentes ; Proposez une modification du programme donné dans cette partie C afin de pouvoir faire la même opération sur des opérandes de 32 bits Remarque : Le résultat tient sur un format plus grand que celui d origine que vous considèrerez afin de toujours obtenir un résultat valide. Rappel : Opération sur les chiffres décimaux codés en binaire (BCD). ABCD? Addition décimale sur un octet utilisant le bit X (extended carry). Syntaxe utilisée : ABCD Dy, Dx Additionne l opérande source et l opérande destination avec le contenu du bit X et enregistre le résultat dans le registre de destination. Registre de code condition : X : Positionné à la même valeur que la retenue C N : Non utilisé Z : Mis à zéro si le résultat est différent de zéro, sinon inchangé. V : Non utilisé C : Mis à un si une retenue décimale est générée, sinon mis à zéro. That s all Folks La correction de ce contrôle sera sur Internet à l adresse suivante dans la rubrique Informatique Industrielle, 68000, cours. Bon courage 4/7

5 Nom : Contrôle «Architecture des microprocesseurs» ECE INGE3 / PREPA MASTER VAL1 EQU $35 VAL2 EQU $11 efface_x EQU $EF FIN SUITE Instructions MOVE.W #VAL1,D0 MOVE.W #VAL2,D1 ANDI #$0F,D5 BSR MOVE.W D6,D7 LSR.B #4,D5 ANDI.W #$0F,D5 BSR LSL.W #4,D6 BSR D6PLUSD7 BRA FIN Lors du premier appel de la procédure D0FOISD5 CLR.W D6 BRA ANDI #efface_x,ccr ABCD D0,D6 BCC ADD.W #$0100,D6 DBF D5,SUITE Registres Registres A0 D0 A1 D1 A2 D5 A3 D0 D6 D7 Bit N Bit C Bit X xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx PC 5/7

6 Nom : Contrôle «Architecture des microprocesseurs» ECE INGE3 / PREPA MASTER SUITE Instructions Registres Registres A0 D0 A1 D1 A2 D5 A3 D0 D6 D7 Bit N Bit C Bit X Lors du deuxième appel de la procédure D0FOISD5 CLR.W D6 BRA ANDI #efface_x,ccr ABCD D0,D6 BCC ADD.W #$0100,D6 DBF D5,SUITE PC D6PLUSD7 Lors de l appel de la procédure D6PLUSD7 ANDI #efface_x,ccr ABCD D7,D6 ROR.W #8,D6 ROR.W #8,D7 ABCD D7,D6 ROR.W #8,D6 6/7

7 Annexe 1 Fichier listing de l application partie C ********************* * ECE Mars * INGE3 - PREPA MASTER * Contrôle Architecture des microprocesseurs * J. FRANCOMME * Etat initial du registre des flags : X N Z V C tous à ********************* ********************* * Assignations ********************* = DEBPROG EQU $ = VAL1 EQU $ = VAL2 EQU $ =000000EF 15 efface_x EQU $EF ********************* * Initialisation des vecteurs de démarrage ********************* ORG $ DC.L $8000 Pointeur de pile un reset DC.L DEBPROG Compteur de programme (PC) un reset ********************* * Programme principal ********************* ORG DEBPROG * Charger un registre d'adresse (A1) avec adresse de la zone des données * Utilisation de l'adressage indirect pour le lecture des données C MOVE.W #VAL1,D C MOVE.W #VAL2,D A A F 38 ANDI #$0F,D E BSR E06 40 MOVE.W D6,D A E80D 42 LSR.B #4,D F 43 ANDI.W #$0F,D C A 44 BSR E94E 45 LSL.W #4,D E 46 BSR D6PLUSD FE 47 FIN BRA FIN * pour éviter l'exécution des codes qui se trouvent * le programme dans la mémoire ********************* * Bibliothèque de sous-programmes ********************* CLR.W D A BRA E 023C 00EF 56 SUITE ANDI #efface_x,ccr CD00 57 ABCD D0,D BCC ADD.W #$0100,D C 51CD FFF0 60 DBF D5,SUITE E D6PLUSD C 00EF 64 ANDI #efface_x,ccr CD07 65 ABCD D7,D E05E 66 ROR.W #8,D A E05F 67 ROR.W #8,D C CD07 68 ABCD D7,D E E05E 69 ROR.W #8,D E END 7/7