ARCHITECTURE D'UN ORDINATEUR

Transcription

1 Les Mémoires

2 ARCHITECTURE D'UN ORDINATEUR Ecran Carte mère CPU Mémoire vive ( RAM) Cartes périphériques Alimentation Lecteur CD Disque Dur Souris Clavier

3 CARTE MERE µprocesseur Chipset Slots Mémoire Port Vidéo Port IDE ( disque dur ) Connecteur ATX ( Alimentation ) Ports SATA ( disque dur ) Connecteurs PCI ( extensions ) Connecteur Floppy ( disquette ) Connecteur boitier

4 Sur la carte mère on trouve : Central Process Unit : effectue les calculs Stocke les programmes et les données Enregistre les résultats intermédiaires et finaux Enre En entrée : Clavier, souris, disque dur... En sortie : Carte graphique, disque dur.

5 Bus Système et communication avec le CPU Bus mémoire : communication avec la mémoire Bus AGP ou PCI : Communication avec la carte graphique Bus PCI : carte réseau, son. Bus de communication avec les périphériques de stockage ( DD, CD.. ) : ATA, SATA, PCI Connexion de périphériques extérieurs : USB.

6 Dispositif interconnectant tous ces Bus Pont Nord : pour les Bus rapides Pont Sud : pour les Bus lents Pont NORD Pont SUD

7 Dispositif capable d'enregistrer de conserver et de restituer des informations Informations binaires sur un ordinateur Leur caractéristiques : capacité, débit, temps d'accès... Leur type d'accès : séquentiel, direct... Leur technologie : RAM ROM

8 Le plus petit élément de stockage Groupe de 8 bits 7, 8 ou 16 bits Codage suivant un standard : ex ASCII Groupe d'octets ( 8, 16, 32, 64...) Unité d'information adressable en mémoire Bloc de données Ensemble d'enregistrements

9 32kbits=32768 bits. Cette mémoire aura 4096 mots de 8 bits, 2048 mots de 16 bits, 1024 mots de 32 bits ou encore 512 mots de 64 bits 16*1024 = mots de 32 bits 32 bits par mots adresses différentes

10 16384 adresses différentes Puisque 8 bits = 1 octet, la capacité = 216 * 1 = 64 Ko

11 Address inputs : A0-A14 soit 15 fils Data inputs : Q0-Q7 soit 8 fils 15 fils 2 valeurs par fil = 2 15 = adresses La première adresse a pour valeur La dernière adresse a pour valeur fils de 2 valeurs par fil = 2 8 = 256 valeurs

12 Valeur numérique ( hexa ) indiquant l'emplacement d'une donnée Nombre d'informations que peut stocker une mémoire : en bit, octet, mots. Temps mis entre la demande de lecture / écriture et son exécution

13 Temps minimal entre 2 accès en mémoire Nombre d'information lues ou écrites /s Conservation ou non des informations sans alimentation électrique

14 Pour accéder à une information on doit parcourir toutes les informations précédentes Chaque information à une adresse propre

15

16 Accès intermédiaire entre direct et séquentiel EX : disque dur : - accès direct au cylindre. - accès séquentiel au secteur Un information est identifié par une clé. Ex : mémoire cache

17 1-Mémoires non volatiles : ROM ( Read Only Memory ) ou mémoires mortes Leur contenu est fixe ( ou presque,,,) et conservé hors tension. 2-Mémoires volatiles : RAM ( Random Acces Memory ) ou mémoires vives. Leur contenu est modifiable mais est perdu en cas de coupure d'alimentation.

18 Câblage en «dur» de l'information ( transistor ou bascules ) Programmable une seule fois Effaçable par Ultra Violet Effaçable électriquement ( ex Bios d'un PC )

19 Le CD Le DVD Le Blue Ray - laser bleu/violet au lieu de laser infrarouge ==> gravure + fine

20

21 - DRAM : Dynamique Ram nécessitent une ré écriture périodique des données. peu coûteuses mais peu rapides - SRAM : Static Ram -- ne nécessitent pas de rafraîchissement des données. Beaucoup plus rapides que la DRAM mais beaucoup plus chères Cas particulier : les NOVRAM ( Ram non volatiles ) - En commerce : ram avec pile intégrée

22 Registre Mémoire cache Mémoire centrale Mémoire de mase

23

24 La mémoire cache est intégré dans le processeur et fonctionne à la même fréquence Accélère la vitesse de lecture des informations par le CPU En les plaçant à l'avance dans le cache.

25 SDRAM-DDR 2100 AMD Athlon XP2200+ (1,8GHz) Lecture de mots de 64 bits -Fréquence 133MHz -DDR => 2 accès par cycle d'horloge. - Débit Théorique = 133M x 64 x 2 =1,7Go/s Cache L1 => 10x HCPU Cache L2 => 5xHCPU -Débit cache L1= 10x1,8G=18Go/s -Débit cache L2= 5x1,8G=9Go/s

26 - Un bit = 1 transistor + 1 condensateur -Le condensateur stocke la valeur binaire - Fuites du condensateur => la valeur doit être rafraichit régulièrement - Un bit = 4 transistors + 2 portes NOR

27 ORDRE DE GRANDEUR DES TEMPS D'ACCES

28 Plusieures centaines de Mo à plusieures centaines de Go Stockage même sans alimentation -Disque Dur -DVD ou CD -Bande Magnétiques

29 Les Disques Durs Tête de lecture Tête de lecture Champ magnétique Plateau Moteur positionnement tête Disque magnétique Moteur rotation plateaux

30 FIN