MAC-TC: programmation d un plate forme DSP-FPGA

MAC-TC: programmation d un plate forme DSP-FPGA Tanguy Risset avec l aide de: Nicolas Fournel, Antoine Fraboulet, Claire Goursaud, Arnaud Tisserand - p. 1/42

Plan Partie 1: le système Lyrtech Introduction systèmes Introduction system on chip (exemple Da Vinci) Programmation d un système de calcul embarqué Architecture et chaîne de compilation de la carte Lyrtech Un exemple simple sur la carte Partie 2: Conception de circuit Présentation des architectures FPGA Rappel sur les circuits intégrés Présentation rapide de Vhdl - p. 2/42

Économie des semi-conducteurs Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé Un poids croissant dans l économie Rapport de coût exponentiellement décroissant depuis 40 ans : 1 Mbit de mémoire en 1973 : 75000 Euros 1 Mbit de mémoire aujourd hui : 0,05 Euros Extension prévisible Marchés émergents (Asie) Technologie pervasive 1/20éme de la valeur d un téléviseur en 1960, 1/6éme aujourd hui 15% de la valeur d un PC en 1990, 40% aujourd hui - p. 3/42

Part de marché Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé Quel est le le microprocesseur le plus vendu? Réponse classique: "Le Pentium: 92% du marché" Faux!... En fait les Pentium ne représentent que 2% des microprocesseurs vendus dans le monde. - p. 4/42

Part de marché Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé - p. 5/42

importance des CPUS Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé Chip Category Embedded 4-bit Embedded 8-bit Embedded 16-bit Embedded 32-bit DSP Number Sold 2000 million 4700 million 700 million 400 million 600 million Desktop 32/64-bit 150 million Source: David Tennenhouse (Intel Director of Research). Keynote Speech at the 20th IEEE Real-Time Systems Symposium (RTSS 99), December 1999 - p. 6/42

Variété des processeurs Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé Les applications sont plus variées que pour les ordinateurs Beaucoup de processeurs sont des processeurs de bureau qui n ont pas percés (MIPS, 68K, SPARC, ARM, PowerPC) - p. 7/42

Les CPUs utilisés pour l embarqué Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé 32-bit Family ARM Motorola 68k MIPS Hitachi SuperH x86 PowerPC Intel i960 SPARC AMD 29k Number Sold 151 million 94 million 57 million 33 million 29 million 10 million 8 million 3 million 2 million Motorola M-Core 1 million source: T. R. Halfhill. Embedded Market Breaks New Ground. Microprocessor Report, January 2000 - p. 8/42

En résumé Économie des semi-conducteurs Part de marché importance des CPUS Variété des processeurs Les CPUs utilisés pour l embarqué En résumé Secteur très important économiquement, spécialement en Rhônes Alpes avec ST-microelectronics, le CEA, Minatech, l usine Crolles II etc. La loi de Moore est toujours vraie (bien qu en ralentissement progressif) Évolution des circuits intégrés 1970 2000 prix 10 6 transistors 10 000$ 1$ Taille d un masque 12 mm 2 200 mm 2 taille de gravure 10 µm 0.15 µm nombre de couche de métal 1 8 Transistors par puces 2 300 64 000 000 Aujourd hui: conception de systems on chip (SOC) Demain: MPSoC (100 processeurs sur une puce) Nanotechnologies(électronique moléculaire) - p. 9/42

Qu est ce qu un SoC Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel "System" : une collection d éléments en interaction. "On Chip" : sur un seul circuit. Mais tous les circuits intégrés ne sont pas des SOC, Un SOC implémente une fonction "complète" Décodeur MPEG2 vidéo + audio + système + transport + graphique + interface utilisateur Terminal GSM : tout sauf la RF - p. 10/42

Exemple de Soc: Da Vinci (TMS320DM6446) Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Un DSP VLIW C64x Un ARM 9 (control du DSP) Un sous-système de communication vidéo (VPS) Toute une série de pérphérique Déjà utilisé dans de nombreux produits: - p. 11/42

Architecture Da Vinci Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel - p. 12/42

Les technologies employées Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Technologie: une façon d accomplir un tâche en utilisant des procédés techniques, des méthodes ou de la connaissance. Quatres technologies clés pour les systèmes : Processeurs Circuits intégrés Conception Logiciel (programmation, compilation, OS) - p. 13/42

Technologie clé: Processeurs Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Grande variété d architecture de processeurs Un processeur n est pas nécessairement programmable On distingue généralement Les processeurs à usage généraux (GPP) Les processeurs spécifiques à certaines applications (Application Specific Processor, ex: DSP) les processeurs dédiés à une tache (single purpose processor, ASIC) - p. 14/42

Processeurs à usage général Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Processeur programmable utilisé pour de nombreuses applications (aussi appelé microprocesseur) Caractéristiques Une mémoire pour le programme Un chemin de donné (datapath) généraliste comprenant un unité arithmétique et logique (ALU) puissante et un gros banc de registre controller Control logic and State registers IR Program memory Assembly code PC Datapath Register File General ALU Data memory intérêt : Time to market et coût flexibilité Exemple: Pentium, PowerPC, ARM, MIPS, etc. - p. 15/42

Processeurs dédiés Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Circuits intégrés destinés à exécuter exactement un programme: coprocesseur, accélérateur matériel ou périphérique. caractéristiques: Contient seulement les composants nécessaires à l exécution du programme concerné en général pas de mémoire de programme controller Control logic State registers Dedicated Datapath Data memory Intérêt : Rapidité Faible consommation Surface Exemple: unité de calcul flottant, contrôleur USB, PCMCIA, decoder MPEG, etc. - p. 16/42

Processeurs spécifiques Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Processeur programmable optimisé pour une classe particulière d applications (ASIP: Application Specific Integrated Processor). Caractéristiques: Mémoire de programme Chemin de donnée optimisé Unités fonctionnelles spécifiques controller Control logic and State registers IR Program memory Assembly code PC Datapath Register File Dedicated ALU Data memory Intérêt : Flexibilité performances: surface, rapidité, consommation Exemple: DSP, micro-controleur (processeur 4bits, 8bits). - p. 17/42

Technologies clé: logiciel Qu est ce qu un SoC Exemple de Soc: Da Vinci (TMS320DM6446) Architecture Da Vinci Technologie clé: Processeurs Technologies clé: logiciel Logiciel embarqué: domaine en pleine explosion Aujourd hui le développement d un SoC demande plus de travail logiciel que matériel En Rhône-Alpes EmSOC : Embedded System On Chip. Regroupement académiques-industriels au sein du pôles de compétitivité Micro-nanotechnologies (Grenoble). Très faible standardisation (logiciel proprietaire, firmware) Systèmes d exploitation Contraintes spécifiques: petite taille, contrainte temps réèl Encore assez peu utilisés Compilation pour systèmes Compilation très optimisée (code exécutable embarqué) Contraintes spécifique: taille de code, accès mémoire - p. 18/42

- p. 19/42

Le code embarqué Programmation d architecture exotiques (DSP, VLIW, microcontroller) Programmation mixte langage haut niveau / assembleur Écriture de pilotes (driver) Code exécutable embarqué souvent non modifiable Durée de vie longue Compromis difficile entre ré-utilisabilité et performances - p. 20/42

Compilation et interprétation Langage de haut niveau int a,b,c; a = b + c; Assembleur load R0, @b load R1, @c add R3,R0,R1 store R3, @a Binaire 01001011...10101 01001010...10001... 10010011...00011 - p. 21/42

Chaîne logicielle code compilateur asm assembleur obj édition des liens Exécution Simulation chargement exe - p. 22/42

Systèmes d exploitation Soit pas de système Boucle infinie Soit un système leger Windows CE Wind River VxWorks Symbian Qnx Green Hills Integrity Linux, µclinux, RTLinux... Sur la plate forme lyrtech: Pas d os sur le DSP Integrity sur l Arm pour la gestion de la plate-forme - p. 23/42

Systèmes d exploitation Système applicatifs : API de manipulation de matériel, une seule application Systèmes à commutation de tâches : temps partagé entre plusieurs programmes coopératif, préemptif tables des tâches statique / dynamique gestion de priorité / temps réél Ajout d une interface homme-machine Prise en compte des interactions, interruptions Ajout d un système de fichier / support de stockage Possibilité de rajouter des programmes (et de les charger) Ajout d une topographie mémoire (segmentation / pagination) mémoire virtuelle protection mémoire entre applications Unix - p. 24/42

Systèmes multitâches Coopératif L application rend la main Appels système bloquants (mutex par exemple) Demande explicite Préemptif Un timer matériel génère une interruption périodique Le rôle du gestionnaire d interruption est de choisir le prochain processus à être exécuté Gestions de priorité Notions de temps réel - p. 25/42

Interconnexion des Entrées / proc. mémoire Comment accéder aux différents connectés sur le bus? - p. 26/42

Interconnexion des Entrées / proc. mémoire écran mémoire 2 dma réseaux Comment accéder aux différents connectés sur le bus? - p. 26/42

Interconnexion des Entrées / Choix architecturaux: Instructions d E/S Instructions spéciales (in, out) Espace d adressage séparé de la mémoire de données Exemple : intel x86 E/S mappées en mémoire Une tranche d adresse est allouée à chaque périphérique Utilisation des instructions de lecture, écriture Cas le plus souvent rencontré - p. 27/42

Interconnexion des Entrées / contrôleur proc. mémoire écran mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Lecture à l adresse 0x0000FC contrôleur proc. mémoire écran mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Lecture à l adresse 0x0000FC 1: 2: 0x00000C 0x00FFFC 0x02000FC 0x020FFFC contrôleur proc. mémoire 3: 5 4 3 0x02300FC 0x025FFFC... écran mémoire 2 dma réseaux 1 2 - p. 28/42

Interconnexion des Entrées / Lecture à l adresse 0x0000FC 1: 0x00000C proc. mémoire écran 0x00FFFC 2: 0x02000FC 0x020FFFC 3: 0x02300FC 0x025FFFC contrôleur 1 2 3: 5 4 3... mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Ecriture à l adresse 0x02301FF contrôleur proc. mémoire écran mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Ecriture à l adresse 0x02301FF 1: 0x00000C 0x00FFFC 2: 0x02000FC 0x020FFFC 3: 0x02300FC 0x025FFFC... contrôleur proc. mémoire écran 1 2 5 4 3 mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Ecriture à l adresse 0x02301FF 1: 0x00000C 0x00FFFC 2: 0x02000FC 0x020FFFC 3: 0x02300FC 0x025FFFC... contrôleur proc. mémoire écran 1 2 5 4 3 mémoire 2 dma réseaux - p. 28/42

Interconnexion des Entrées / Rôle de l arbitre de bus (contrôleur) : Gérer les accès si plusieurs composants veulent écrire simultanément sur le bus Gérer la destination des écriture en fonction des adresses Le contrôleur connaît donc la cartographie mémoire (mapping) distribuée entre les composants Cette carte mémoire est définie lors de la conception du système Le logiciel doit connaître ces adresses pour accéder aux et les contrôler - p. 29/42

Mapping Memoire de la carte Lyrtech Connaître le mapping mémoire de Da Vinci Connaître les connections sur la carte (schéma de la carte), pour accéder au hors du SoC (FPGA par exemple). SFF SDR EVM-DP - Users guide.pdf (p16): Adress range DMP SoC memory map 0x02000000-0x02FFFFFFF 0x04000000-0x04FFFFFFF 0x04000000-0x04FFFFFFF Description NAND Flash memory FPGA DDR2 SDRAM Da Vinci datasheet (p 20) Da Vinci memory map Start Adress end Adress size ARM C64x EDMA... 0x2000 0000 0x2000 7FFF 32K DDR2 Control Registers DDR2 Control Registers DDR2 Control Registers 0x2000 8000 0x41FF FFFF 544M-32k Reserved Reserved Reserved 0x4200 0000 0x4FFF FFFF 224M Reserved EMIFA/VLYNQ Shadow EMIFA/VLYNQ Shadow... - p. 30/42

Périphériques bus système registres de donnée registres d état électronique de contrôle E/S - p. 31/42

Périphériques Un périphérique est un bloc pouvant être manipulé par l intermédiaire de ses registres de contrôle et de données. Il existe différents type de maîtres : peuvent initier une communication sur le bus esclave : ne peuvent que répondre à une requête de lecture et/ou d écriture certains composants peuvent avoir les deux interfaces (DMA par exemple) - p. 32/42

Communication avec les Scrutation, attente active le processeur est en boucle de lecture sur un registre d état la valeur de ce registre indique si le périphérique peut accepter une nouvelle lecture ou écriture #define OUT_DATA 0x1000 #define STATUS_REG 0x1001 char s[]="hello."; char *ptr = s; while (*ptr!= 0) { write(out_data,*ptr); while (read(status_reg)!= 0); ptr++; } - p. 33/42

Communication avec les Les communications par scrutation sont simples à programmer Le débit de transfert des E/S est limité par la vitesse du processeur La latence de traitement dépend de la période de scrutation du périphérique Le processeur prend en charge tout le transfert - p. 34/42

Communication avec les Mécanisme d interruptions Le périphérique peut signaler au processeur qu il a fini une action Nécessite un cablâge supplémentaire pour la signalisation Une interruption peut arriver à n importe quel moment dans le déroulement du programme s exécutant sur le processeur Changements de contextes 1. Terminaison de l instruction en cours 2. Sauvegarde de l état du processeur 3. Exécution du gestionnaire d interruption 4. Restauration de l état précédent 5. Reprise du fonctionnement normal - p. 35/42

Communication avec les bus données interruption acquittement registres de donnée registres d état électronique de contrôle E/S - p. 36/42

Communication avec les Programme utilisateur Gestionnaire d interruption...... arrivée interruption Changements de contextes... - p. 37/42

Changement de contexte La gestion des interruptions nécessite un support du processeur. Le processeur empile son registre PC et son registre d état dans une pile d exécution à l adresse [base] et [base+4] Le registre CP est modifié pour pointer sur une adresse prédéfinie : le gestionnaire d interruption Le code ainsi appelé commence par sauvegarder les registres du processeur dans la mémoire store r0, [base+8] store r1, [base+12]... store r31, [base+132] - p. 38/42

Changement de contexte Le gestionnaire d interruption peut alors appeler la fonction prévue pour traiter l interruption. Lorsque le traitement est terminé, on restaure le contenu des registres sauvegardés dans la pile La dernière action à effectuer est la restauration du registre d état suivie d un saut à l adresse [base]. - p. 39/42

Communication avec les Les changements de contextes ont un coût non négligeable en nombre de cycles. Il est parfois plus avantageux, pour les petits transferts de données, de faire de la scrutation. Les interruptions permettent de libérer le processeurs en attendant qu un périphérique ne se signale Il faut une ligne d interruption par périphérique Ces lignes sont connectées sur un contrôleur d interruption mise en place de priorités vectorisation des interruptions : le processeur demande au contrôleur quelle est le périphérique qui a généré l interruption La mise en place de gestionnaire d interruption sera trop complexe sur la plate-forme Lyrtech, on se contentera de faire de la scrutation (polling). - p. 40/42

Periphérique Lyrtech Les que nous seront amenés à manipuler sur la carte Lyrtech (doc SFF SDR EVM-DP - DSP API.pdf): : Les LED, accessibles par les fonctions FPGA_LEDS, FPGA_LEDClear, FPGA_LEDWrite,... Les boutons accessibles par les fonctions FPGA_ButtonGet,... Les port Audio accessibles par les fonctions (pcm3008 est un codec 16 bits de TI: 2 ADC et 2 DAC pouvant convertir du signal audio entre 8kHz et 48kHz de fréquence d échantillonnage) pcm3008_samplingfrequency, pcm3008_init, pcm3008_rxdma, pcm3008_txdma - p. 41/42

- p. 42/42