GELE5340 Circuits ITGÉ (VLSI) Chapitre 8: Mémoires semi-conducteur
|
|
- Laurence Bonin
- il y a 8 ans
- Total affichages :
Transcription
1 GELE5340 Circuits ITGÉ (VLSI) Chapitre 8: Mémoires semi-conducteur
2 Contenu du chapitre Ce chapitre comprend une introduction aux mémoires à base de semi-conducteurs dans les circuits intégrés. ROM ROM NOR, NAND Mémoires Flash RAM RAM statique (SRAM) RAM dynamique (DRAM) GELE5340 Gabriel Cormier, Université de Moncton 2
3 Classification des mémoires Mémoire Lecture / Écriture (Read-Write Memory) Mémoire Lecture / Écriture Non-Volatile Mémoire Lecture seulement (Read-only memory) Accès aléatoire SRAM Accès nonaléatoire FIFO EPROM EEPROM Flash ROM programmable par masque DRAM LIFO Registre GELE5340 Gabriel Cormier, Université de Moncton 3
4 Contrôle Sortie Architecture d une mémoire La mémoire dans un circuit intégré doit être facilement accessible. On a besoin d un système qui permet d aller chercher les bits voulus le plus rapidement possible. Mémoire GELE5340 Gabriel Cormier, Université de Moncton 4
5 Architecture d une mémoire M bits N mots S 0 S 1 S 2 S i S N-2 S N-1 Mot 0 Mot 1 Mot 2 Mot N 2 Mot N 1 Entrée / Sortie M bits Cellule de stockage Dans ce cas-ci, on a un signal de sélection pour chaque mot. Pour une mémoire de MxN, il faut N entrées de sélection. Ex: si on veut une mémoire de 1MB, il faut 2 20 signaux de sélection. On se rend compte assez facilement qu on a trop de signaux de sélection. Il faut utiliser une autre méthode: un décodeur. GELE5340 Gabriel Cormier, Université de Moncton 5
6 Architecture d une mémoire M bits A 0 A 1 A k-1 k = log 2 N S 0 Mot 0 Mot 1 Mot 2 Mot N 2 Mot N 1 Cellule de stockage Un décodeur permet de réduire le nombre de signaux nécessaires. Ex: si on veut une mémoire de 1MB, il faut 20 signaux de sélection (k = log = 20). Entrée / Sortie M bits GELE5340 Gabriel Cormier, Université de Moncton 6
7 Architecture à base de matrice On a réglé le problème de sélection, mais il reste un problème à régler: Hauteur >> Largeur Dans notre exemple précédent, pour une mémoire à 8bits, la hauteur de la cellule est environ plus grande que la largeur (si la cellule de stockage est carrée). Ceci implique de très long fils (verticaux), et donc une mémoire qui est très lente. Pour régler ce problème, on design des mémoires de sorte qu elles soient carrées (ou le plus près possible). GELE5340 Gabriel Cormier, Université de Moncton 7
8 Architecture à base de matrice A K A K+1 A L-K Décodeur de rang Ligne de bit Ligne de mot Le mot de sélection est divisé en deux parties: 1) 0 à K 1: bits pour décoder la rangée. 2) K 1 à L: bits pour décoder la colonne. A 0 A 1 A K-1 Driver Décodeur de colonne Entrée / Sortie Si on reprend l exemple d une mémoire de 1 MB, on pourrait avoir une mémoire de 4096 x 2048: Chacune des 4096 rangées a 256 mots de 8 bits. On a donc 12 bits de sélection de rangée, et 8 bits de sélection de colonne. GELE5340 Gabriel Cormier, Université de Moncton 8
9 Architecture hiérarchique Les mémoires à base de matrice sont performantes pour des mémoires plus petites que 64Kbits à 256 Kbits. Des mémoires plus grosses que ceci commencent à avoir des problèmes de vitesse parce que la longueur des fils est importante. Pour obtenir des mémoires encore plus grandes, on rajoute une dimension de plus. GELE5340 Gabriel Cormier, Université de Moncton 9
10 Architecture hiérarchique Adresse rangée Bloc 0 Bloc i Bloc P 1 Adresse colonne Adresse bloc Chaque bloc est semblable à ceux dans la mémoire à base de matrice. Amplificateur global Entrée / Sortie Une entrée active seulement 1 bloc: on économise de la puissance. GELE5340 Gabriel Cormier, Université de Moncton 10
11 Cellule de stockage Dans des grandes mémoires, la superficie est dominée par la dimension de la cellule de stockage. Il faut donc avoir des cellules les plus petites possibles. Quelques possibilités: Bascule D: nécessite 10 transistors Cellule SRAM: 6 transistors Cellule DRAM: 1 transistor Pour obtenir des cellules de stockage de dimension minimum, on va accepter des circuits moins performants (marges de bruit plus faibles, vitesse plus faible, variation de tension, etc.) GELE5340 Gabriel Cormier, Université de Moncton 11
12 Mémoire ROM
13 Mémoire ROM Le premier type de cellule de stockage qu on étudiera est pour les mémoire à lecture seulement (read-only memory: ROM). Dans ce cas-ci, le contenu de la cellule est fixe, ce qui simplifie le design. Exemple d application: Calculatrice, machine à laver, jeux vidéo GELE5340 Gabriel Cormier, Université de Moncton 13
14 Cellules ROM BL BL BL 1 WL WL V DD WL BL BL BL 0 WL WL WL V DD GND Diode ROM ROM MOS 1 ROM MOS 2 GELE5340 Gabriel Cormier, Université de Moncton 14
15 ROM MOS OR BL [0] BL [1] BL [2] BL [3] Exemple: matrice 4x4 WL [0] WL [1] WL [2] V DD V DD WL [3] V bias Charges de mise à terre GELE5340 Gabriel Cormier, Université de Moncton 15
16 ROM MOS NOR V bias WL [0] WL [1] V DD Exemple: matrice 4x4 GND WL [2] WL [3] GND BL [0] BL [1] BL [2] BL [3] GELE5340 Gabriel Cormier, Université de Moncton 16
17 Topologie: ROM MOS NOR On a quelques possibilités pour réaliser la topologie de la mémoire MOS. On peut programmer la mémoire à l aide du niveau ACTIVE. On peut programmer la mémoire à l aide du niveau CONTACT. GELE5340 Gabriel Cormier, Université de Moncton 17
18 Topologie (1): ROM MOS NOR BL[0] BL[1] BL[2] BL[3] Cellule: WL[0] WL[1] GND Les transistors sont créés en utilisant la zone ACTIVE. WL[2] WL[3] GND Polysilicone ACTIVE Métal 1 Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 18
19 Topologie (2): ROM MOS NOR BL[0] BL[1] BL[2] BL[3] Cellule: 11 7 WL[0] WL[1] GND Les transistors sont créés en utilisant les CONTACT. WL[2] WL[3] GND Polysilicone ACTIVE Métal 1 Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 19
20 Topologies La topologie ACTIVE est environ 15% plus petite que la topologie CONTACT. Cependant, le contact est fabriqué après le niveau active, ce qui permet de fabriquer plus de circuits avant de programmer la mémoire. C est donc plus rapide pour le client. Aussi, le GND est routé par la zone active. Généralement, c est une grosse erreur. Mais pour réduire la dimension des mémoires, on accepte cette méthode. GELE5340 Gabriel Cormier, Université de Moncton 20
21 ROM MOS NAND V DD Exemple: matrice 4x4 V bias WL [0] WL [1] BL[0] BL[1] BL[2] BL[3] WL [2] Toutes les WL sont 1, sauf le mot qu on veut lire. WL [3] GELE5340 Gabriel Cormier, Université de Moncton 21
22 Topologie: ROM MOS NAND On a quelques possibilités pour réaliser la topologie de la mémoire MOS NAND. On peut programmer la mémoire à l aide du niveau Métal 1. On peut programmer la mémoire à l aide d une étape de processus additionnelle: l implantation d ions. GELE5340 Gabriel Cormier, Université de Moncton 22
23 Topologie (1): ROM MOS NAND BL[0] BL[1] BL[2] BL[3] Cellule: 8 7 WL[0] WL[1] WL[2] WL[3] Aucun contact à V DD ou GND nécessaire. Dimensions réduites. Moins bonne performance que le ROM MOS NOR. Polysilicone ACTIVE Métal 1 sur ACTIVE GELE5340 Gabriel Cormier, Université de Moncton 23
24 Topologie (2): ROM MOS NAND BL[0] BL[1] BL[2] BL[3] Cellule: 5 6 WL[0] WL[1] On utilise une implantation d ions pour créer des FET où V t < 0. Ce type de FET est donc toujours ON. WL[2] WL[3] Polysilicone ACTIVE Ions GELE5340 Gabriel Cormier, Université de Moncton 24
25 Modèle transitoire: ROM NOR V DD Parasites de la ligne du mot: Capacitances de grille et de fil WL r word C bit BL Résistance du polysilicone Parasites de la ligne du bit: c word Capacitances de grille et drain On peut approximer le délai: Résistance n est pas dominante (métal) t word 0.38( r c ) M word word 2 où M est le nombre de bits. t phl 0.69( Rn // Rp) C t plh R p C bit M bit M GELE5340 Gabriel Cormier, Université de Moncton 25
26 Modèle transitoire: ROM NAND V DD Parasites de la ligne du mot: Semblables au NOR r bit C L Parasites de la ligne du bit: Capacitances de grille et drain WL r word c bit Résistance de FETs en série c word On peut approximer le délai: t word 0.38( r c ) M word word 2 où M est le nombre de bits. t t phl plh 0.38( r c )( M 1) bit bit 0.69Rp(( M 1) cbit ) 2 GELE5340 Gabriel Cormier, Université de Moncton 26
27 Modèles transitoires r word c word C bit r bit c bit NOR fF 0.89fF NAND fF 8.7k 0.85fF Paramètres typiques pour les cellules ROM du processus générique 0.25μm GELE5340 Gabriel Cormier, Université de Moncton 27
28 Mémoires non-volatiles La structure d une mémoire non-volatile ressemble beaucoup à celle d un ROM. La mémoire est composée d une série de transistors placés sur un quadrillage bit / mot. La différence avec le ROM est que les transistors sont programmables: la tension seuil du transistor est modifiée, et cette modification est retenue même quand l alimentation est éteinte. Pour reprogrammer la mémoire, il faut effacer la valeur dans le transistor: c est le facteur principal qui distingue les mémoires non-volatiles. GELE5340 Gabriel Cormier, Université de Moncton 28
29 Transistor à grille flottante: FAMOS Le transistor à grille flottante (FAMOS: Floating-Gate Avalanche-Injection MOS) est le type le plus commun de transistor programmable. Le FAMOS a deux grilles superposées: une qui sert comme une grille normale, et l autre qui n est branchée à rien. L application d une haute tension permet d attraper des électrons sur cette grille flottante, ce qui augmente la tension seuil. GELE5340 Gabriel Cormier, Université de Moncton 29
30 Transistor à grille flottante: FAMOS Grille flottante Grille D Source Drain t ox G n + Substrat p t ox n +_ S Vue de coupe Symbole Grille flottante: Augmente la tension seuil et réduit la transconductance du FET. GELE5340 Gabriel Cormier, Université de Moncton 30
31 Programmation du FAMOS 20V 0V 5V 10V 5V 20V - 5V 0V - 2.5V 5V S D S D S D Injection avalanche Lorsqu on enlève la tension de programmation, la charge reste coincée sur la grille flottante. La programmation augmente la tension seuil. GELE5340 Gabriel Cormier, Université de Moncton 31
32 Programmation du FAMOS Une tension élevée est nécessaire pour programmer le FAMOS. Dans les mémoires récentes, une tension de 12.5V environ est suffisante pour la programmation. La charge stockée sur la grille flottante peut demeurer pour plusieurs années, parce que le SiO 2 est un très bon isolant. GELE5340 Gabriel Cormier, Université de Moncton 32
33 EPROM Une lumière UV est utilisée pour effacer la valeur stockée sur la grille flottante. La lumière UV rend le SiO 2 un peu conducteur, permettant d effacer la mémoire. Cependant, le nombre d opérations effacer / programmer est limité (max 1000), ce qui limite l utilité. Les mémoires EPROM sont plutôt désuètes maintenant. GELE5340 Gabriel Cormier, Université de Moncton 33
34 EEPROM La mémoire EEPROM est une mémoire dont l opération effacer est faite électriquement, et non par lumière UV. On utilise le phénomène de tunneling (ou Fowler-Nordheim tunneling). On crée une zone de la grille flottante où la distance entre la grille et le drain est très faible (<10 nm). Les électrons peuvent alors passer du drain à la grille avec l application d un champ électrique assez élevé (10 9 V/m, ou 10V). GELE5340 Gabriel Cormier, Université de Moncton 34
35 EEPROM: FLOTOX Grille flottante Grille I Source Drain -10V n + Substrat p n +_ 10nm 10V V GD Transistor FLOTOX GELE5340 Gabriel Cormier, Université de Moncton 35
36 Cellule EEPROM BL WL Le FLOTOX a quand même un problème: si on enlève trop de charge (lorsqu on efface la mémoire), on crée un transistor qui est toujours ON. V DD On ajoute donc un FET en série avec le FLOTOX, ce qui permet de contrôler correctement la cellule. Le FLOTOX sert de stockage, et le FET contrôle l accès. On a donc une cellule à 2 transistors: plus gros, plus dispendieux. GELE5340 Gabriel Cormier, Université de Moncton 36
37 Mémoire Flash La mémoire Flash fut introduite pour la première fois en 1988 par Intel. C est un type de mémoire très populaire (USB flash memory stick). La mémoire Flash est une combinaison des mémoire EPROM et EEPROM: on utilise une grille flottante, avec un oxyde très mince (10nm). GELE5340 Gabriel Cormier, Université de Moncton 37
38 Mémoire Flash Grille flottante Source effaçage n + programmation Substrat p Grille n +_ Drain Oxyde très mince La mémoire flash fonctionne comme le FAMOS: Une tension de 12V à la grille et au drain permet d écrire un «1» dans la mémoire. Une tension de 12V à la source (avec une grille et un drain à GND) permet d effacer la valeur. GELE5340 Gabriel Cormier, Université de Moncton 38
39 Vues de coupe de mémoires Flash EPROM GELE5340 Gabriel Cormier, Université de Moncton 39
40 Opération de la mémoire Flash Effaçage Cellule BL[0] BL[1] 12V G 0V WL[0] S D 12V 0V WL[1] ouvert On efface toutes les cellules simultanément. GELE5340 Gabriel Cormier, Université de Moncton 40
41 Opération de la mémoire Flash Écriture Cellule BL[0] BL[1] 12V G 6V 12V WL[0] S D 0V 0V WL[1] 6V 0V Dans ce cas-ci, on applique un «1» au bit 0 et un «0» au bit 1 du mot 0. GELE5340 Gabriel Cormier, Université de Moncton 41
42 Opération de la mémoire Flash Lecture Cellule BL[0] BL[1] 5V G 1V 5V WL[0] S D 0V 0V WL[1] 1V 0V Dans ce cas-ci, on lit la valeur des bits 0 et 1 du mot 0. GELE5340 Gabriel Cormier, Université de Moncton 42
43 Mémoire Flash NAND On peut aussi utiliser des mémoires Flash NAND. L opération est semblable aux mémoires ROM NAND: des FLOTOX en série. Ce genre de mémoire est plus petit (40%) que la mémoire Flash NOR, mais la lecture est plus lente. GELE5340 Gabriel Cormier, Université de Moncton 43
44 Comparaison des mémoires Mécanisme Alimentation # de transistors Superficie p.r EPROM Effaçage Écriture Effaçage Écriture # de cycles ROM 1T (NAND) V DD 0 EPROM 1T 1 UV Hot electrons V pp V DD ~100 EEPROM 2T 3 5 Tunneling Tunneling V pp V DD Flash 1T 1 2 Tunneling Hot electrons V pp V DD Tunneling Tunneling V pp V DD GELE5340 Gabriel Cormier, Université de Moncton 44
45 Mémoire Lecture-Écriture RAM
46 RAM Il y a 2 types de RAM (Random-Access Memory) RAM Statique (SRAM) Les données sont stockées aussi longtemps qu il y a de l alimentation. Rapide Large: 6 transistors par cellule RAM Dynamique (DRAM) Rafraîchissement périodique de la valeur requis Petit: 1 3 transistors / cellule Plus lent GELE5340 Gabriel Cormier, Université de Moncton 46
47 Cellule SRAM 6T La cellule de base du SRAM a 6 transistors. Le circuit ressemble beaucoup à la bascule SR. On a un signal WL qui permet d activer la cellule, et deux signaux BL: BL et BL. Les deux signaux BL permettent d améliorer les marges de bruit. GELE5340 Gabriel Cormier, Université de Moncton 47
48 Cellule SRAM 6T Ligne de mot WL Ligne de bit BL BL GELE5340 Gabriel Cormier, Université de Moncton 48
49 Cellule SRAM 6T WL V DD M 2 M 4 M 5 Q Q M 6 M 1 M 3 BL BL GELE5340 Gabriel Cormier, Université de Moncton 49
50 Cellule SRAM 6T: Analyse (lecture) BL WL V DD BL On suppose qu un 1 est stocké en mémoire (Q = 1). Les lignes de bit sont préchargées à V DD. M 5 Q=0 M 4 Q=1 M 6 On applique WL = 1 pour activer. C bit M 1 V DD C bit La tension sur BL ne variera pas, mais la tension BL variera. La combinaison série de M 5 et M 1 déchargera la valeur sur BL, ce qui fera monter la tension au nœud Q temporairement. GELE5340 Gabriel Cormier, Université de Moncton 50
51 Cellule SRAM 6T: Analyse (lecture) BL M 5 Q=0 WL V DD M 4 Q=1 M 6 BL Cependant, si le nœud Q devient trop élevé, les transistors M 3 et M 4 sont activés, et le nœud Q pourrait se décharger, ce qui voudrait dire qu on lirait la mauvaise valeur. C bit M 1 V DD M 3 C bit Pour calculer la valeur maximale permise au nœud Q, on fait les calculs en disant I 5 = I 1 à une tension V au nœud Q. GELE5340 Gabriel Cormier, Université de Moncton 51
52 Cellule SRAM 6T: Analyse (lecture) V DD I I D5 D1 C bit V DD k ' n W L 5 5 V 2 W Dsatn ' 1 V 2 DD V Vtn VDsatn kn VDD Vtn V L 1 2 V 2 Q On obtient: M 1 V DD V V Dsatn CR V 2 2 V V 1 CR CR V V DD tn Dsatn CR DD tn 2 où W CR W 1 5 / / L L 1 5 GELE5340 Gabriel Cormier, Université de Moncton 52
53 Cellule SRAM 6T: Analyse (lecture) Tension V W CR1 W W CR0 W / / / / L L 1 5 L L CR Pour limiter la tension V à 0.4V (où le NMOS M 3 devient ON), il faut que CR > 1.2. GELE5340 Gabriel Cormier, Université de Moncton 53
54 Cellule SRAM 6T: Analyse (écriture) On peut faire la même analyse pour la cellule SRAM 6T pour l opération d écriture. De la même façon que la lecture, il faut s assurer que l opération d écriture permet de stocker la valeur correcte dans la cellule. Il y aura aussi un rapport de transistor à respecter. GELE5340 Gabriel Cormier, Université de Moncton 54
55 Cellule SRAM 6T: Analyse (écriture) BL WL V DD M 4 BL On suppose qu un «1» est stocké initialement. On veut stocker un «0»: On applique un 0 à BL et un 1 à BL. M 5 Q=0 Q=1 M 6 C bit M 1 V DD C bit Il faut décharger le nœud Q à travers M 6 de sorte que M 1 devienne OFF. GELE5340 Gabriel Cormier, Université de Moncton 55
56 GELE5340 Gabriel Cormier, Université de Moncton 56 Cellule SRAM 6T: Analyse (écriture) M 6 Q V DD 0 V DD 6 D4 D I I ' ' Dsatp Dsatp tp DD p Q Q tn DD n V V V V L W k V V V V L W k ' ' 2 Dsatp Dsatp tp DD n p tn DD tn DD Q V V V V PR k k V V V V V On obtient: où / / L W L W PR
57 Cellule SRAM 6T: Analyse (écriture) V Q W PR0 W W PR1 W / / / / L L L L PR Pour que V Q soit au moins 0.4V (où le NMOS M 1 devient OFF), il faut que PR < 1.8. GELE5340 Gabriel Cormier, Université de Moncton 57
58 Performance du SRAM 6T L opération de lecture est l opération critique dans le SRAM 6T. Il faut décharger la capacitance C bit de BL ou BL. Cette capacitance peut être de l ordre du pf. Pour accélérer l opération de lecture, on utilise un amplificateur de sens pour détecter la différence entre BL et BL. Lorsque la différence est assez grande (ex: 250mV), l amplificateur de sens est activé. GELE5340 Gabriel Cormier, Université de Moncton 58
59 SRAM 6T: topologie M2 M4 V DD Q Q M1 M3 M5 M6 GND WL BL BL GELE5340 Gabriel Cormier, Université de Moncton 59
60 DRAM Le RAM dynamique (DRAM) utilise le même principe que la logique dynamique: la charge est stockée sur une capacitance. À cause des fuites, cette valeur doit être réécrite périodiquement pour maintenir la bonne valeur dans la cellule. Typiquement, l opération refresh devrait avoir lieu à tous les 1 à 4 ms. GELE5340 Gabriel Cormier, Université de Moncton 60
61 DRAM 3T WWL RWL BL1 M 3 BL2 Une valeur est écrite sur C S en appliquant un «1» à WWL (write word-line). La valeur est appliquée à BL1, et sera stockée sur C S. M 1 M 2 C S Pour la lecture, on charge BL2 à V DD, RWL est activée (read word-line), et donc M 3 est ON. La sortie est Si un 1 est stocké, M 2 est ON, et on décharge BL2. l inverse de la Si un 0 est stocké, M 2 est OFF, et BL2 garde sa valeur. valeur stockée. GELE5340 Gabriel Cormier, Université de Moncton 61
62 Propriétés du DRAM 3T Contrairement au SRAM 6T, il n y a aucune contrainte de dimensionnement des FET. On peut donc faire les transistor de dimension minimale (pour minimiser la topologie) ou les faire plus gros (pour augmenter la vitesse). La lecture de la valeur dans la cellule ne détruit pas cette valeur. La valeur maximale stockée sur C S est V WWL V tn (et il ne faut pas négliger l effet du substrat). GELE5340 Gabriel Cormier, Université de Moncton 62
63 DRAM 3T: topologie BL2 BL1 GND RWL M3 M2 WWL M1 GELE5340 Gabriel Cormier, Université de Moncton 63
64 DRAM 1T WL BL M 1 C S Pour écrire une valeur dans la cellule, on applique V DD à WL et la valeur à écrire sur BL («0» ou «1»). Selon la valeur sur BL, C S est chargé ou déchargé. La valeur maximale est V DD V tn (où il ne faut pas négliger l effet du substrat). C BL Pour la lecture, on précharge BL à une tension V PRE. Lorsqu on active WL, il y a redistribution de charge. Si un «1» est stocké, V BL augmente, et un «1» est détecté. Si un «0» est stocké, V BL diminue, et un «0» est détecté. V V BL V PRE V BIT V PRE C S CS C BL GELE5340 Gabriel Cormier, Université de Moncton 64
65 DRAM 1T: propriétés On a besoin d un amplificateur de sens pour détecter la valeur stockée, à cause de la redistribution de charge. Il n y a qu une ligne de bit. La lecture de la cellule est destructive; il faut réécrire la valeur dans la cellule. Il faut explicitement créer le condensateur C S. Certains designs utilisent une tension plus élevée que V DD pour écrire un «1» dans la cellule, à cause de la perte due à V tn. GELE5340 Gabriel Cormier, Université de Moncton 65
66 Amplificateur de sens V BL V (1) V PRE V (1) V (0) Amplificateur de sens activé WL activé t GELE5340 Gabriel Cormier, Université de Moncton 66
67 Exemple: Cellules DRAM 1T GELE5340 Gabriel Cormier, Université de Moncton 67
68 10.7mm Charge pump 2kB Page buffer & cache 125mm 2 1Gbit Flash NAND 32 word lines x 1024 blocks De [Nakamura02] bit lines 11.7mm GELE5340 Gabriel Cormier, Université de Moncton 68
69 125mm 2 1Gbit Flash NAND Technologie 0.13m p-sub CMOS triple-well 1poly, 1polycide, 1W, 2Al Dimension, cellule 0.077m 2 Dimension, puce 125.2mm 2 Organisation 2112 x 8b x 64 page x 1k block Alimentation 2.7V-3.6V Cycle 50ns Lecture 25s Programmation 200s / page Effaçage 2ms / block GELE5340 Gabriel Cormier, Université de Moncton 69
70 Conclusion On a présenté les différents types de mémoires. ROM NAND, NOR Flash RAM SRAM DRAM GELE5340 Gabriel Cormier, Université de Moncton 70
Circuits intégrés micro-ondes
Chapitre 7 Circuits intégrés micro-ondes Ce chapitre sert d introduction aux circuits intégrés micro-ondes. On y présentera les éléments de base (résistance, capacitance, inductance), ainsi que les transistors
Plus en détailOn distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)
Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de
Plus en détailConception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Plus en détailLES MÉMOIRES FLASH : ENTRE MÉMOIRE VIVE ET MÉMOIRE DE STOCKAGE. Etienne Nowak 12 mars 2015. Etienne Nowak - 12 mars 2015 - GIS-SPADON
LES MÉMOIRES FLASH : ENTRE MÉMOIRE VIVE ET MÉMOIRE DE STOCKAGE Etienne Nowak 12 mars 2015 PRÉSENTATION ETIENNE NOWAK
Plus en détailChapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Plus en détailHiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Plus en détailLes transistors à effet de champ.
Chapitre 2 Les transistors à effet de champ. 2.1 Les différentes structures Il existe de nombreux types de transistors utilisant un effet de champ (FET : Field Effect Transistor). Ces composants sont caractérisés
Plus en détailContribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension
Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension Cyril BUTTAY CEGELY VALEO 30 novembre 2004 Cyril BUTTAY Contribution à la conception
Plus en détailELP 304 : Électronique Numérique. Cours 1 Introduction
ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux
Plus en détailIntroduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Plus en détailInformatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Plus en détailCircuits RL et RC. Chapitre 5. 5.1 Inductance
Chapitre 5 Circuits RL et RC Ce chapitre présente les deux autres éléments linéaires des circuits électriques : l inductance et la capacitance. On verra le comportement de ces deux éléments, et ensuite
Plus en détail2.1 Le point mémoire statique Le point mémoire statique est fondé sur le bistable, dessiné de manière différente en Figure 1.
Mémoires RAM 1. LOGIUE STATIUE ET LOGIUE DYNAMIUE Le point mémoire est l élément de base, capable de mémoriser un bit. Il y a deux approches possibles. L approche statique est fondée sur la l'utilisation
Plus en détailFiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Plus en détailSur un ordinateur portable ou un All-in-One tactile, la plupart des éléments mentionnés précédemment sont regroupés. 10) 11)
1/ Généralités : Un ordinateur est un ensemble non exhaustif d éléments qui sert à traiter des informations (documents de bureautique, méls, sons, vidéos, programmes ) sous forme numérique. Il est en général
Plus en détailCours 9. Régimes du transistor MOS
Cours 9. Régimes du transistor MOS Par Dimitri galayko Unité d enseignement Élec-info pour master ACSI à l UPMC Octobre-décembre 005 Dans ce document le transistor MOS est traité comme un composant électronique.
Plus en détailAiguilleurs de courant intégrés monolithiquement sur silicium et leurs associations pour des applications de conversion d'énergie
Aiguilleurs de courant intégrés monolithiquement sur silicium et leurs associations pour des applications de conversion d'énergie ABDELILAH EL KHADIRY ABDELHAKIM BOURENNANE MARIE BREIL DUPUY FRÉDÉRIC RICHARDEAU
Plus en détailLes transistors à effet de champ
etour au menu! Les transistors à effet de champ 1 tructure A TANITO à JONCTION (JFET) Contrairement aux transistors bipolaires dont le fonctionnement repose sur deux types de porteurs les trous et les
Plus en détailComme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:
Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.
Plus en détailEléments constitutifs et synthèse des convertisseurs statiques. Convertisseur statique CVS. K à séquences convenables. Source d'entrée S1
1 Introduction Un convertisseur statique est un montage utilisant des interrupteurs à semiconducteurs permettant par une commande convenable de ces derniers de régler un transfert d énergie entre une source
Plus en détailEP 2 339 758 A1 (19) (11) EP 2 339 758 A1 (12) DEMANDE DE BREVET EUROPEEN. (43) Date de publication: 29.06.2011 Bulletin 2011/26
(19) (12) DEMANDE DE BREVET EUROPEEN (11) EP 2 339 758 A1 (43) Date de publication: 29.06.2011 Bulletin 2011/26 (21) Numéro de dépôt: 09179459.4 (51) Int Cl.: H04B 1/69 (2011.01) H03K 5/08 (2006.01) H03K
Plus en détailAlchin Couderc Flambard TBSEID 2
Alchin Couderc Flambard Lycée Charles Blanc TBSEID 2 2008/2009 Depuis le début de notre formation en électronique en lycée professionnel nous avons vu plusieurs domaines d'intervention tel que le brun,
Plus en détailEMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006
EMETTEUR ULB Architectures & circuits David MARCHALAND STMicroelectronics 26/10/2006 Ecole ULB GDRO ESISAR - Valence 23-27/10/2006 Introduction Emergence des applications de type LR-WPAN : Dispositif communicant
Plus en détailMétriques de performance pour les algorithmes et programmes parallèles
Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and
Plus en détailSQL Server 2008 et YourSqlDba
SQL Server 2008 et YourSqlDba Le futur de la maintenance des bases de données et la haute-disponibilité Par : Maurice Pelchat Société GRICS Survol du sujet Haute disponibilité (HD) Assurer la disponibilité
Plus en détailTout sur l USB L USB (Universal Serial Bus) a été élaboré en 1996 par Intel, Compaq,Digital,IBM,Microsoft,NEC et NorthTelec (USB 1.0).
Tout sur l USB L USB (Universal Serial Bus) a été élaboré en 1996 par Intel, Compaq,Digital,IBM,Microsoft,NEC et NorthTelec (USB 1.0). Deux systèmes munis d un port (entrée-sortie) sont reliés par un câble.
Plus en détailChapitre 7. Circuits Magnétiques et Inductance. 7.1 Introduction. 7.1.1 Production d un champ magnétique
Chapitre 7 Circuits Magnétiques et Inductance 7.1 Introduction 7.1.1 Production d un champ magnétique Si on considère un conducteur cylindrique droit dans lequel circule un courant I (figure 7.1). Ce courant
Plus en détailGELE5222 Chapitre 9 : Antennes microruban
GELE5222 Chapitre 9 : Antennes microruban Gabriel Cormier, Ph.D., ing. Université de Moncton Hiver 2012 Gabriel Cormier (UdeM) GELE5222 Chapitre 9 Hiver 2012 1 / 51 Introduction Gabriel Cormier (UdeM)
Plus en détailQUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Plus en détailARDUINO DOSSIER RESSOURCE POUR LA CLASSE
ARDUINO DOSSIER RESSOURCE POUR LA CLASSE Sommaire 1. Présentation 2. Exemple d apprentissage 3. Lexique de termes anglais 4. Reconnaître les composants 5. Rendre Arduino autonome 6. Les signaux d entrée
Plus en détailCours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
Plus en détailErreur statique. Chapitre 6. 6.1 Définition
Chapitre 6 Erreur statique On considère ici le troisième paramètre de design, soit l erreur statique. L erreur statique est la différence entre l entrée et la sortie d un système lorsque t pour une entrée
Plus en détailLe transistor bipolaire
IUT Louis Pasteur Mesures Physiques Electronique Analogique 2ème semestre 3ème partie Damien JACOB 08-09 Le transistor bipolaire I. Description et symboles Effet transistor : effet physique découvert en
Plus en détailLa carte à puce. Jean-Philippe Babau
La carte à puce Jean-Philippe Babau Département Informatique INSA Lyon Certains éléments de cette présentation sont issus de documents Gemplus Research Group 1 Introduction Carte à puce de plus en plus
Plus en détailCHAPITRE 4 LA MÉMOIRE DE L'ORDINATEUR
CHAPITRE 4 LA MÉMOIRE DE L'ORDINATEUR 1. Les différents types de mémoires Un ordinateur est composé de plusieurs types de mémoire. À première vue, on peut d'abord distinguer la mémoire principale à l'interne
Plus en détailGuide des mémoires Flash. Mémoires Flash portables pour ordinateurs, appareils photos numériques, téléphones portables et autres dispositifs
Mémoires Flash portables pour ordinateurs, appareils photos numériques, téléphones portables et autres dispositifs Kingston, le plus grand fabricant indépendant mondial de produits de mémoire, offre une
Plus en détailStructure et Technologie des Ordinateurs A. Oumnad
Structure et Technologie des Ordinateurs par A. OUMNAD Structure et Technologie des Ordinateurs A. Oumnad Structure et Technologie des Ordinateurs par A. OUMNAD 2 Plan du cours I Introduction...4 I. Architecture
Plus en détailLa solution à vos mesures de pression
Mesure de force linéique La solution à vos mesures de pression Sensibilité Répétabilité Stabilité Le système X3 de XSENSOR propose un concept innovant spécialement adapté pour vos applications de mesure
Plus en détailConvertisseurs statiques d'énergie électrique
Convertisseurs statiques d'énergie électrique I. Pourquoi des convertisseurs d'énergie électrique? L'énergie électrique utilisée dans l'industrie et chez les particuliers provient principalement du réseau
Plus en détail500 W sur 13cm avec les modules PowerWave
500 W sur 13cm avec les modules PowerWave Philippe Borghini / F5jwf f5jwf@wanadoo.fr Janvier 2012 Introduction Tout le monde a déjà vu au moins une fois, sur les puces, ces fameuses platines PowerWave
Plus en détailLimitations of the Playstation 3 for High Performance Cluster Computing
Introduction Plan Limitations of the Playstation 3 for High Performance Cluster Computing July 2007 Introduction Plan Introduction Intérêts de la PS3 : rapide et puissante bon marché L utiliser pour faire
Plus en détailModules d automatismes simples
Modules d automatismes simples Solutions pour automatiser Modules d'automatismes Enfin, vraiment simple! Un concentré de solution Pour vos petites applications d'automatismes millenium gère : Temporisations
Plus en détailLeçon 1 : Les principaux composants d un ordinateur
Chapitre 2 Architecture d un ordinateur Leçon 1 : Les principaux composants d un ordinateur Les objectifs : o Identifier les principaux composants d un micro-ordinateur. o Connaître les caractéristiques
Plus en détailTP1 Initiation à la conception de circuits intégrés analogiques.
CAO TP1 Initiation Cadence 2015 2016 IC 615 / AMS 4.1 1 TP1 Initiation à la conception de circuits intégrés analogiques. L objectif de ce document est de présenter de façon succincte les principales fonctionnalités
Plus en détailRéférences pour la commande
avec fonction de détection de défaillance G3PC Détecte les dysfonctionnements des relais statiques utilisés pour la régulation de température des éléments chauffants et émet simultanément des signaux d'alarme.
Plus en détailLa technologie Java Card TM
Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages
Plus en détailSpectrophotomètres. Spectrophotomètres modèle 6700. Les spectrophotomètres Série 67 : 3 modèles uniques
Spectrophotomètres Les spectrophotomètres Série 67 : 3 modèles uniques Forte de son expérience en spectrophotométrie, la société Jenway a mis au point une série de spectrophotomètres nouvelle génération.
Plus en détailFiche technique CPU 315SN/PN (315-4PN33)
Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)
Plus en détailTS 35 Numériser. Activité introductive - Exercice et démarche expérimentale en fin d activité Notions et contenus du programme de Terminale S
FICHE Fiche à destination des enseignants TS 35 Numériser Type d'activité Activité introductive - Exercice et démarche expérimentale en fin d activité Notions et contenus du programme de Terminale S Compétences
Plus en détailCours 3 : L'ordinateur
Cours 3 : L'ordinateur Abdelkrim Zehioua 2éme année Licence Gestion Faculté des sciences Économiques et sciences de Gestion Université A, Mehri - Constantine 2 Plan du cours 1.Définitions de l'ordinateur
Plus en détailSérie 77 - Relais statiques modulaires 5A. Caractéristiques. Relais temporisés et relais de contrôle
Série 77 - Relais statiques modulaires 5A Caractéristiques 77.01.x.xxx.8050 77.01.x.xxx.8051 Relais statiques modulaires, Sortie 1NO 5A Largeur 17.5mm Sortie AC Isolation entre entrée et sortie 5kV (1.2/
Plus en détailLes liaisons SPI et I2C
DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création
Plus en détailPrésenté par : Sous la direction de :
ANNEE UNIVERSITAIRE 2006 2007 LAYOUT DE SWITCHS RF STAGE EFFECTUE A ST MICROELECTRONICS GRENOBLE Rapport de stage de licence professionnelle EISI option microélectronique microsystèmes Présenté par : Sous
Plus en détailDécharge électrostatique
Décharge électrostatique F. Rachidi École Polytechnique Fédérale de Lausanne Groupe Compatibilité Électromagnétique Farhad.Rachidi@epfl.ch http://emcwww.epfl.ch 1 Contenu Génération des charges statiques
Plus en détailDUPLICATEUR DE DISQUE DUR D INTEGRAL GUIDE DE DEMARRAGE RAPIDE
DUPLICATEUR DE DISQUE DUR D INTEGRAL GUIDE DE DEMARRAGE RAPIDE Modèle: INSSDHDDSATACOPY DE FR ES NL PL RU PT IT WWW.INTEGRALMEMORY.COM/DOWNLOADS 1 DUPLICATEUR DE DISQUE DUR INTEGRAL - INSTRUCTIONS ET GARANTIE
Plus en détailPrésentation du système informatique utilisé et éléments d architecture des ordinateurs
TP informatique PTSI-PT Semestre 1 Lycée Gustave EIFFEL, BORDEAUX Présentation du système informatique utilisé et éléments d architecture des ordinateurs GL, SV, VB Objectif(s) Se familiariser aux principaux
Plus en détailqwertyuiopasdfghjklzxcvbnmqwerty uiopasdfghjklzxcvbnmqwertyuiopasd fghjklzxcvbnmqwertyuiopasdfghjklzx cvbnmqwertyuiopasdfghjklzxcvbnmq
qwertyuiopasdfghjklzxcvbnmqwerty uiopasdfghjklzxcvbnmqwertyuiopasd fghjklzxcvbnmqwertyuiopasdfghjklzx COURS DE PERFECTIONNEMENT cvbnmqwertyuiopasdfghjklzxcvbnmq L ordinateur et Windows 2014-2015 wertyuiopasdfghjklzxcvbnmqwertyui
Plus en détailChoix d'un serveur. Choix 1 : HP ProLiant DL380 G7 Base - Xeon E5649 2.53 GHz
Choix d'un serveur Vous êtes responsable informatique d'une entreprise. Vous devez faire un choix pour l'achat d'un nouveau serveur. Votre prestataire informatique vous propose les choix ci-dessous Vous
Plus en détailSpécifications détaillées
Hewlett Packard HP ProLiant ML110 G5 Serveur micro tour 4U 1 voie 1 x Xeon E3110 / 3 GHz RAM 1 Go Disque dur 1 x 250 Go DVD RW Gigabit Ethernet Moniteur : aucun(e) Le serveur HP ProLiant ML110 G5 offre
Plus en détailWWW.ELCON.SE Multichronomètre SA10 Présentation générale
WWW.ELCON.SE Multichronomètre SA10 Présentation générale Le SA10 est un appareil portable destiné au test des disjoncteurs moyenne tension et haute tension. Quoiqu il soit conçu pour fonctionner couplé
Plus en détailStructure du format BMP, sa lecture, sa construction et son écriture
Structure du format BMP, sa lecture, sa construction et son écriture Claude Parisel Mars 2003 Table des matières : 1. Le choix du format 2. Commentaires sur les autres formats 3. Format BMP pour noir&blanc,
Plus en détailLogique binaire. Aujourd'hui, l'algèbre de Boole trouve de nombreuses applications en informatique et dans la conception des circuits électroniques.
Logique binaire I. L'algèbre de Boole L'algèbre de Boole est la partie des mathématiques, de la logique et de l'électronique qui s'intéresse aux opérations et aux fonctions sur les variables logiques.
Plus en détailGuide Mémoire NETRAM
Guide Mémoire NETRAM Types de mémoires vives On distingue généralement deux grandes catégories de mémoires vives : Mémoires dynamiques (DRAM, Dynamic Random Access Module), peu coûteuses. Elles sont principalement
Plus en détail1. PRESENTATION DU PROJET
Bac STI2D Formation des enseignants Jean-François LIEBAUT Denis PENARD SIN 63 : Prototypage d un traitement de l information analogique et numérique (PSoC) 1. PRESENTATION DU PROJET Les systèmes d éclairage
Plus en détailGestion et entretien des Installations Electriques BT
Durée : 5 jours Gestion et entretien des Installations Electriques BT Réf : (TECH.01) ² Connaître les paramètres d une installation basse tension, apprendre les bonnes méthodes de gestion et entretien
Plus en détailStructure de base d un ordinateur
Structure de base d un ordinateur 1-Définition de l ordinateur L ordinateur est un appareil électronique programmable qui traite automatiquement les informations. Il est constitué de l unité centrale et
Plus en détailChapitre 4 : Le transistor Bipolaire
LEEA 3 ème A, C. TELLIER, 28.08.04 1 Chapitre 4 : Le transistor Bipolaire 1. Structure et description du fonctionnement 1.1. Les transistors bipolaires 1.2 Le transistor NPN Structure intégrée d'un transistor
Plus en détailVis à billes de précision à filets rectifiés
sommaire Calculs : - Capacités de charges / Durée de vie - Vitesse et charges moyennes 26 - Rendement / Puissance motrice - Vitesse critique / Flambage 27 - Précharge / Rigidité 28 Exemples de calcul 29
Plus en détailMEMOIRES MAGNETIQUES A DISQUES RIGIDES
MEMOIRES MAGNETIQUES A DISQUES RIGIDES PARTIE ELECTRONIQUE Le schéma complet de FP5 est donnée en annexe. Les questions porterons sur la fonction FP5 dont le schéma fonctionnel de degré 2 est présenté
Plus en détailManuel d'utilisation de la maquette
Manuel d'utilisation de la maquette PANNEAU SOLAIRE AUTO-PILOTE Enseignement au lycée Article Code Panneau solaire auto-piloté 14740 Document non contractuel L'énergie solaire L'énergie solaire est l'énergie
Plus en détailOù sont-elles? Presque partout
Les puces Vision historique Fabrication Les circuits numériques Les microprocesseurs Les cartes à puces Les puces d identification Controverses Questions Les puces Où sont-elles? Presque partout Où ne
Plus en détailWindows Server 2008. Chapitre 1: Découvrir Windows Server 2008
Windows Server 2008 Chapitre 1: Découvrir Windows Server 2008 Objectives Identifier les caractéristiques de chaque édition de Windows Server 2008 Identifier les caractéristiques généraux de Windows Server
Plus en détailAnimation pédagogique sur l oscilloscope à mémoire Hameg HM 507
Animation pédagogique sur l oscilloscope à mémoire Hameg HM 507 Les réglages matériels généraux de l oscilloscope Hameg HM 507 Ce sont les réglages qui sont actifs aussi bien en mode Analogique (oscilloscope
Plus en détail1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Plus en détailHP 600PD TWR i34130 500G 4.0G 39 PC
HP 600PD TWR i34130 500G 4.0G 39 PC Réf : 2880117 EAN :888182161739 Réf. Fabricant :E4Z60ET#ABF Poids brut: 12 Kg Spécifications principales Description du produit Facteur de forme Localisation Processeur
Plus en détailTHEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT. Objectifs
Architecture Matérielle des Systèmes Informatiques. S1 BTS Informatique de Gestion 1 ère année THEME 1 : L ORDINATEUR ET SON ENVIRONNEMENT Dossier 1 L environnement informatique. Objectifs Enumérer et
Plus en détailOrdinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 19, Le USB Etienne Tremblay Université Laval, Hiver 2012 Cours 19, p.1 USB signifie Universal Serial Bus USB Le USB a été conçu afin de remplacer le port série
Plus en détailRelais statiques SOLITRON, 1 ou 2 pôles Avec dissipateur intégré
Relais statiques SOLITRON, 1 ou 2 pôles Avec dissipateur intégré Relais statique CA, 1 ou 2 pôles Commutation au zéro de tension pour applications de chauffage et de moteur (RN1A) Commutation instantanée
Plus en détailMODULES ÉLECTRIQUES. - systèmes électriques DC - onduleurs - convertisseurs - interrupteurs statiques. Notre alimentation Votre confiance
MODULES ÉLECTRIQUES - systèmes électriques DC - onduleurs - convertisseurs - interrupteurs statiques Notre alimentation Votre confiance Système Power 1UDC+ Jusqu à 38 redresseurs et un contrôleur, 1266A
Plus en détailCHIPSETS. Qui gère les informations qui circulent au sein de la carte mère?
CHIPSETS Qui gère les informations qui circulent au sein de la carte mère? Quoi qu'on en dise, les processeurs manquent parfois de finesse! Ils ne savent que calculer, encore calculer, toujours calculer,
Plus en détailQuartz et Oscillateurs
Quartz et Oscillateurs Catalogue résumé Quartz HC 49U - Caractéristiques standard (autres spécifications sur demande : gamme de fréquence, tolérance, etc.) Fréquences : 1 à 200 MHz Tolérance à 25 C : 50
Plus en détailArchitecture des ordinateurs Introduction à l informatique
Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la
Plus en détailChapitre 2 : Systèmes radio mobiles et concepts cellulaires
Chapitre 2 : Systèmes radio mobiles et concepts cellulaires Systèmes cellulaires Réseaux cellulaires analogiques de 1ère génération : AMPS (USA), NMT(Scandinavie), TACS (RU)... Réseaux numériques de 2ème
Plus en détailBCI - TPSP - Processeurs et Architectures Numériques
BCI - TPSP - Processeurs et Architectures Numériques Jean-Luc Danger Guillaume Duc Tarik Graba Philippe Matherat Yves Mathieu Lirida Naviner Alexis Polti Jean Provost c 2002-2011 groupe SEN, Télécom ParisTech
Plus en détailCours d électricité. Circuits électriques en courant constant. Mathieu Bardoux. 1 re année
Cours d électricité Circuits électriques en courant constant Mathieu Bardoux mathieu.bardoux@univ-littoral.fr IUT Saint-Omer / Dunkerque Département Génie Thermique et Énergie 1 re année Objectifs du chapitre
Plus en détailOrganisation des Ordinateurs
Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les
Plus en détailIntroduction : Les modes de fonctionnement du transistor bipolaire. Dans tous les cas, le transistor bipolaire est commandé par le courant I B.
Introduction : Les modes de fonctionnement du transistor bipolaire. Dans tous les cas, le transistor bipolaire est commandé par le courant. - Le régime linéaire. Le courant collecteur est proportionnel
Plus en détailBase de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)
Base de l'informatique Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Généralité Comment fonctionne un ordinateur? Nous définirons 3 couches Le matériel
Plus en détailAtelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques
Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques CTIA04 Page 1 1. Les types de données sous S7 300 Il existe plusieurs types de données utilisées pour la programmation
Plus en détailTD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
Plus en détailPrésentation et installation PCE-LOG V4 1-5
PCE-LOG V4 version borne externe type PC50 mesures U, I + 3 TS version coffret mural mesures U, U, I + 3TS PRESENTATION 1-5 1 Presentation PCE-LOG V4 est un datalogger pour la télésurveillance de la protection
Plus en détailElectron S.R.L. - MERLINO - MILAN ITALIE Tel (++ 39 02) 90659200 Fax 90659180 Web www.electron.it, e-mail electron@electron.it
Electron S.R.L. Design Production & Trading of Educational Equipment B3510--II APPLIICATIIONS DE TRANSDUCTEURS A ULTRASONS MANUEL D IINSTRUCTIIONS POUR L ETUDIIANT Electron S.R.L. - MERLINO - MILAN ITALIE
Plus en détail(Exemple ici de calcul pour une Ducati 748 biposto, et également pour un S2R1000, équipé d un disque acier en fond de cloche, et ressorts d origine)
Analyse de la charge transmise aux roulements de la roue dentée, notamment en rajoutant les efforts axiaux dus aux ressorts de l embrayage (via la cloche) (Exemple ici de calcul pour une Ducati 748 biposto,
Plus en détailTP Modulation Démodulation BPSK
I- INTRODUCTION : TP Modulation Démodulation BPSK La modulation BPSK est une modulation de phase (Phase Shift Keying = saut discret de phase) par signal numérique binaire (Binary). La phase d une porteuse
Plus en détailRelais statiques SOLITRON MIDI, Commutation analogique, Multi Fonctions RJ1P
Relais statiques SOLITRON MIDI, Commutation analogique, Multi Fonctions RJ1P Relais statique CA Multi fonctions - 5 sélections de modes de fonctionnement: angle de phase, trains d ondes distribuées et
Plus en détailMICROCONTROLEURS PIC PROGRAMMATION EN C. V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44
MICROCONTROLEURS PIC PROGRAMMATION EN C V. Chollet - cours-pic-13b - 09/12/2012 Page 1 sur 44 Chapitre 1 GENERALITES 1 DEFINITION Un microcontrôleur est un microprocesseur RISC (Reduced Instruction Set
Plus en détailSpécifications détaillées
Hewlett-Packard HP ProLiant DL380 G5 Storage Server 1.8TB SAS Model - NAS - 1.8 To - montage en rack - Serial ATA-150 / SAS - DD 36 Go x 2 + 300 Go x 6 - DVD±RW x 1 - RAID 0, 1, 5, 6 - Gigabit Ethernet
Plus en détailChapitre 22 : (Cours) Numérisation, transmission, et stockage de l information
Chapitre 22 : (Cours) Numérisation, transmission, et stockage de l information I. Nature du signal I.1. Définition Un signal est la représentation physique d une information (température, pression, absorbance,
Plus en détailMachines virtuelles Cours 1 : Introduction
Machines virtuelles Cours 1 : Introduction Pierre Letouzey 1 pierre.letouzey@inria.fr PPS - Université Denis Diderot Paris 7 janvier 2012 1. Merci à Y. Régis-Gianas pour les transparents Qu est-ce qu une
Plus en détailThèse. Présentée à L UNIVERSITE ABOU-BAKR BELKAÏD TLEMCEN. Pour obtenir le grade de. Docteur en Science Physique Option : Physique Electronique.
Thèse Présentée à L UNIVERSITE ABOU-BAKR BELKAÏD TLEMCEN Pour obtenir le grade de Docteur en Science Physique Option : Physique Electronique Par Mme Baba Ahmed (née Ourrad ) Mériem Etude de l'effet de
Plus en détail